Prefacio 25 Organización de la Unidad Didáctica Cómo utilizar el libro Objetivos docentes... 27

Transcripción

1 Prefacio 25 Organización de la Unidad Didáctica Cómo utilizar el libro Objetivos docentes Fundamentos del diseño del hardware digital Introducción Lenguajes para la descripción de hardware Usos de un programa HDL HDL más ampliamente usados Ciclo de diseño de los circuitos digitales Tecnologías de circuitos integrados Clasificación de las tecnologías Comparación entre tecnologías Propiedades de los circuitos digitales Retardo de los dispositivos Ejecución concurrente Diseños marginales Fortaleza de las señales Test de los circuitos Test en manufactura

2 DISEÑO Y ANÁLISIS DE CIRCUITOS DIGITALES CON VHDL Test funcional Programas de test funcional Banco de pruebas Representaciones y niveles de abstracción Representación del sistema Niveles de abstracción VHDL en el flujo de desarrollo Conceptos básicos a través de un ejemplo Comportamiento al nivel de funciones lógicas Descripción de la estructura Descripción abstracta del comportamiento Banco de pruebas Configuración Dos simuladores de VHDL 93: VeriBest y ModelSim Diseño de un buffer triestado Diseño del banco de pruebas Lecturas recomendadas Ejercicios de autocomprobación Soluciones de los ejercicios Conceptos básicos de VHDL Introducción Unidades de diseño Entity Cláusula port Cláusula generic Declaraciones Sentencias

3 Resumen de la sintaxis de la entity Architecture Asignaciones concurrentes Asignaciones concurrentes simples Asignaciones concurrentes condicionales Asignaciones concurrentes de selección Sensibilidad de las sentencias concurrentes Sentencia generate Sentencia generate iterativa Sentencia generate condicional Bloque process Sentencias wait Lista de sensibilidad Código secuencial Asignación secuencial a una señal Asignación secuencial a una variable Sentencia if Sentencia case Bucle for Descripción de la estructura Diseños con estructura regular Parametrización Parametrización del comportamiento Parametrización de la estructura Señales, variables y constantes Tipos de datos y operadores Tipos predefinidos en VHDL

4 DISEÑO Y ANÁLISIS DE CIRCUITOS DIGITALES CON VHDL Tipos del paquete IEEE.std logic Operadores sobre bit vector y std logic vector Tipos del paquete IEEE.numeric std Tipos time y string Tipos definidos por el usuario Atributos Librerías Assert Subprogramas Funciones Procedimientos Diferencias entre funciones y procedimientos Paquetes Lecturas recomendadas Ejercicios de autocomprobación Soluciones de los ejercicios Simulación del código VHDL Introducción Procesamiento del código VHDL Orden de compilación Drivers Inicialización Ejemplo: señal con un driver Ejemplo: señal con dos drivers Atributos de las señales El retardo delta Gestión de la cola de transacciones del driver

5 Ejemplo: simulación de formas de onda con retardo inercial Ejemplo: simulación de formas de onda con retardo de transporte Ejemplo: simulación de un circuito sencillo Lecturas recomendadas Ejercicios de autocomprobación Soluciones de los ejercicios Diseño de lógica combinacional Introducción Diseño para síntesis de lógica combinacional Empleo de sentencias concurrentes Empleo de bloques process Funciones lógicas Diseño del circuito Programación del banco de pruebas Multiplexor de 4 entradas Diseño usando sentencias secuenciales Diseño usando sentencias concurrentes Restador completo de 1 bit Descripción del comportamiento Descripción de la estructura Programación del banco de pruebas Sumador completo de 1 bit Diseño del circuito Banco de pruebas Unidad aritmético lógica Diseño de la ALU Programación del banco de pruebas

6 DISEÑO Y ANÁLISIS DE CIRCUITOS DIGITALES CON VHDL 4.8. Lecturas recomendadas Ejercicios de autocomprobación Soluciones de los ejercicios Registros y memorias Introducción Registro de 4 bits Descripción del comportamiento Banco de pruebas Registro multifunción Descripción del comportamiento Banco de pruebas Registro de desplazamiento Descripción del comportamiento Banco de pruebas Banco de pruebas con acceso a fichero Register file Registro triestado Descripción estructural del register file Drivers y función de resolución Banco de pruebas del register file Descripción del comportamiento del register file Bus bidireccional y memorias Memoria de sólo lectura Memoria de lectura y escritura Bus bidireccional Lecturas recomendadas Ejercicios de autocomprobación

7 5.9. Soluciones de los ejercicios Diseño de lógica secuencial Introducción Diseño de máquinas de estado finito Circuito detector de secuencias Síntesis de lógica secuencial Sentencias condicionales incompletas Sentencias condicionales completas Retardos Inicialización Bloques process Flip-flop JK Diseño del flip-flop Banco de pruebas Máquinas de estado finito de Moore Diseño de la máquina Banco de pruebas Modelado estructural Máquinas de estado finito de Mealy Diseño de la máquina Banco de pruebas Máquinas de estado finito seguras Lecturas recomendadas Ejercicios de autocomprobación Soluciones de los ejercicios Metodología de transferencia entre registros

8 DISEÑO Y ANÁLISIS DE CIRCUITOS DIGITALES CON VHDL 7.1. Introducción Operaciones de transferencia entre registros Operación RT básica Programa RT Máquinas de estado finito con camino de datos Múltiples operaciones RT y camino de datos Lógica de control mediante FSM Diagrama de bloques básico de la FSMD Descripción del programa RT usando VHDL Circuito detector de secuencia Control de una máquina expendedora Protocolo de handshaking Descripción del algoritmo Diseño del circuito de control Programación del banco de pruebas Lecturas recomendadas Ejercicios de autocomprobación Soluciones de los ejercicios APÉNDICES 561 A. VeriBest VB A.1. Instalación A.2. Edición y compilación de un modelo A.2.1. Arranque del simulador VeriBest VHDL A.2.2. Creación de un espacio de trabajo A.2.3. Edición de un fichero A.2.4. Añadir un fichero al espacio de trabajo

9 A.2.5. Compilación de un fichero A.2.6. Banco de pruebas A.3. Simulación y visualización de los resultados A.3.1. Establecer las condiciones de la simulación A.3.2. Activación del simulador A.3.3. Simulación y visualización de los resultados A.4. Depurado usando el debugger B. ModelSim PE Student Edition 577 B.1. Instalación B.2. Edición y compilación de un modelo B.2.1. Arranque del simulador B.2.2. Creación de un proyecto B.2.3. Añadir ficheros al proyecto B.2.4. Compilación de los ficheros B.2.5. Banco de pruebas B.3. Simulación, visualización y depurado B.3.1. Activación del modo simulación B.3.2. Visualización de los resultados B.3.3. Ejecución de la simulación B.3.4. Inserción de puntos de ruptura