Introducción a VHDL. Por: Carlos A. Fajardo UIS - Sistemas Digitales

Transcripción

1 Introducción a VHDL Por: Carlos A. Fajardo cafajar@uis.edu.co

2 Lenguajes de Descripción de Hardware Netlist: conjunto de instrucciones que indican el interconexionado entre los componentes de un diseño (lista de conexiones). HDL: Estos lenguajes permitieron solucionar el problema de describir un circuito NO por sus conexiones (Netlist) sino más bien por su funcionamiento.

3 VHDL Very High Speed Integrated Circuit HDL Un diseño en VHDL está compuesto por: La Entidad (ENTITY): Define el símbolo del circuito, es decir, sus entradas y salidas. Arquitectura (ARCHITECTURE): Permite definir el funcionamiento del módulo.

4 LA ENTIDAD

5 Declaración de Entidades Sumador de un bit

6 Nombre, modo y tipo nombre modo tipo

7 Nombre Letras, números y guión bajo. El primer carácter debe ser una letra. El último carácter no puede ser un guión bajo. No pueden haber dos guiones bajos seguidos. No es sensible a mayúsculas y minúsculas (Salida1 = SALIDA1 = salida1 = SaLiDa1 ).

8 Nombre entrada1 sal#2 prod_ 7seg seg7 salida 1 mem_dir_1

9 Nombre entrada1 sal#2 prod_ 7seg seg7 salida 1 mem_dir_1

10 Modo (Los dos usados en este curso) in : Señales de entrada NO se puede asignarles ningún valor dentro del programa. out : Señales de salida. No pueden leerse, es decir, NO pueden ser usadas a la derecha en una asignacion.

11 Tipo Bit: Toma los valores 0 y 1 lógicos Bit_vector: representa un vector de bits. STD_LOGIC : Standard Logic. STD_LOGIC_VECTOR : Standard Logic Vector.

12 Tipo Bit: Toma los valores 0 y 1 lógicos Bit_vector: representa un vector de bits. STD_LOGIC : Standard Logic. STD_LOGIC_VECTOR : Standard Logic Vector.

13 Standard Logic 0, (Forcing 0): Cero lógico 1, (Forcing 1): Uno lógico Z, (Alta impedancia) - (Don t care) X,(Forcing Unknown) U (Uninitialized) Cuando no se asigna un valor inicial. W,(Weak Unknown) L, (Weak 0) H, ( Weak 1)

14 ENTIDAD DE UN SUMADOR

15 Declaración de Entidades Sumador de cuatro bits

16 Librerías y paquetes Librerías: Colección de unidades de diseño (paquete) compiladas previamente para su posterior uso. Su función es agilizar el diseño

17 Arquitectura Determina el comportamiento del diseño. Se describe usando la sentencias propias del lenguaje VHDL.

18 HOLA MUNDO EN VHDL (COMPUERTA OR)

19

20 Librerías

21 Entidad

22 Arquitectura

23 USO DE SEÑALES

24 El uso de señales (signals) a b f= (a or b) and b

25 Encuentre el error salida_aux a b f

26 Encuentre el error salida_aux b f

27 Encuentre el error salida_aux b f

28 Solución: uso de señales (signals) auxiliar1 b f

29 Solución: uso de señales (signals) auxiliar1 a b f

30 Circuitos Combinacionales en VHDL Circuito combinacional: su salida es sólo función de la entrada. Tres sentencias básicas de asignación concurrente: Sentencia de asignación simple (<=) Sentencia de selección de señal (with select) Sentencia de asignación condicional (when else)

31 Circuitos Combinacionales en VHDL Circuito combinacional: su salida es sólo función de la entrada. Tres sentencias básicas de asignación concurrente: Sentencia de asignación simple (<=) Sentencia de selección de señal (with select) Sentencia de asignación condicional (when else)

32 Asignación Simple salida <= entrada1;

33 Sentencia de selección de señal (with select) Sintaxis: with variable_seleccion select salida <= valor1 when valor_variable1, valor2 when valor_variable2, valor3 when others;

34 Ejemplo 1: Tabla de verdad A1 A0 F

35 Ejemplo 1: Tabla de verdad A1 A0 F

36 Implementación mediante with - select A1 A0 F F A

37 Ejemplo 2: ALU

38 Síntesis de la ALU (with select)

39 Dónde puedo aprender más? RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability. Autor: Pong P. Chu. 39

40 Dime y lo olvido, enséñame y lo recuerdo, involúcrame y lo aprendo. Benjamin Franklin

41 FIN