Practicas tuteladas VHDL (curso 04-05)
|
|
- Martín Gallego Robles
- hace 6 años
- Vistas:
Transcripción
1 Practicas tuteladas VHDL (curso 4-5)
2 Tecnología de computadores. Prácticas de VHDL (Curso 3/4) PRÁCTICA-2: ATRIBUTOS DE SEÑALES ELEMENTOS DE MEMORIA Y REGISTROS OBJETIVOS: Utilizar el paquete de datos estándar IEEE STD_LOGIC_64 Definir elementos básicos de almacenamiento Utilizar los atributos de señales para activar el sincronismo de los elementos de almacenamiento. Construir registros Modelar salidas triestado MUY IMPORTANTE: Las partes (I, II, III y IV) que se detallan a continuación, deberán ser terminadas obligatoriamente por los alumnos, aún en el caso de no poder terminarse en la clase de prácticas. Antes de concluir la clase de prácticas en el laboratorio, no olvide almacenar sus diseños en un disquete, ya que se podrá hacer uso de ellos en prácticas posteriores. El directorio del disco duro con el que Vd. va a trabajar se borrará después de cada clase de prácticas. DESARROLLO:.- Una vez arrancada la herramienta, ha de crearse un espacio de trabajo con el nombre de PRACTICA2. No se olvide que antes de compilar y simular hay que establecer las condiciones en las que éstas se van a realizar (Workspace-Settings)!! Parte I : Realización de un reloj.- Escribir una entidad denominada reloj (reloj_st_ent.vhd), que contenga en su definición el periodo del mismo como un genérico (GENERIC), y cuyo valor inicial sea de ns. El tipo de datos a utilizar será STD_LOGIC_64. CLOCK Figura.. Esquema de bloques de un reloj LIBRARY IEEE; USE ieee.std_logic_64.all; 2
3 ENTITY reloj IS GENERIC (ciclo: TIME:= ns); PORT (clock: OUT STD_LOGIC); END reloj; 2.- Escribir una arquitectura en estilo de descripción algorítmico o de comportamiento, que se denominará simetrica (reloj_st_arq.vhd). ARCHITECTURE simetrica OF reloj IS SIGNAL intermedia: STD_LOGIC := ''; intermedia <= NOT intermedia AFTER ciclo/2; clock <=intermedia; END simetrica; 3.- Establecer las condiciones de simulación (Figura-), y simular el reloj durante ns. Observar si la salida genera la forma de onda programada (Figura-2). Guardar los resultados de simulación de las ondas en forma de tabla (Tabular) (Tabla-). Parte II: Elementos de almacenamiento y atributos de señales - Biestable tipo D, activado por flanco de bajada, y clear síncrono en estilo comportamiento. 4.- Escribir una entidad para un biestable tipo D, que llevará el nombre de biestable_d_clr (biestabled_clr_ent.vhd), que además de las señales de entrada (d), reloj (clock) y salida (q), contenga una señal de puesta a cero, clear. Defínase el tiempo de retardo entre la entrada y la salida como un parámetro genérico, que tomará el valor inicial de ns (retardo: time:= ns). El tipo de datos de todas las señales será STD_LOGIC_64. CLEAR d q Figura.2. Esquema de bloques de un biestable D activo con el flanco de bajada del reloj CLOCK LIBRARY IEEE; USE ieee.std_logic_64.all; ENTITY biestable_d_clr IS GENERIC (retardo:time:= NS); PORT (d, clock,clear: IN STD_LOGIC; q: OUT STD_LOGIC := ''); END biestable_d_clr; 3
4 5.- Escribir una arquitectura en estilo algorítmico o de comportamiento, que active el biestable con el flanco de bajada del reloj. La señal de puesta a cero será activa por nivel alto y actuará de forma síncrona con el flanco del reloj. La arquitectura tendrá el nombre de Bdco_ba_CLsin, (Bdco_Fba_CLsin.vhd). ARCHITECTURE Bdco_ba_CLsin OF biestable_d_clr IS Esta arquitectura implementa un biestable activado por flanco de bajada y clear sincrono Utiliza las funciones de detección de flancos del paquete STD_LOGIC_64 PROCESS WAIT UNTIL (falling_edge (clock)); IF (clear='') THEN q<= '' AFTER retardo; ELSE q<=d AFTER retardo; END IF; END PROCESS; END Bdco_ba_CLsin; - Biestable tipo D, activado por flanco de subida, y clear asíncrono en estilo comportamiento. A continuación se indica la arquitectura en estilo de comportamiento, para la entidad del biestable descrita anteriormente, pero activado por flanco de subida de reloj, y clear asíncrono. En este caso, la detección del flanco se ha realizado utilizando los atributos de las señales (clock = '' AND clock'event)para ver otra forma de modelización. Este fichero puede editarse, compilarse y simularse siguiendo las mismas pautas que para el modelo anterior. ARCHITECTURE BDco_Fsu_CLasin OF biestable_d_clr IS PROCESS (clock, clear) IF (clear = '') THEN q <= '' AFTER retardo; ELSIF (clock = '' AND clock'event) THEN q <= d AFTER retardo; END IF; END PROCESS; END BDco_Fsu_CLasin; 6.- Escribir una entidad, biestabletest_clr (biestabletest_clr_ent.vhd) y una arquitectura biestable_test_general (biestabletest_clr_arq.vhd) para testear el biestable descrito anteriormente. La arquitectura deberá instanciar el reloj diseñado en los apartados anteriores. La señal de entrada tomará los siguientes valores: d <= Valor Tiempo (ns) La señal de clear estará definida por el siguiente driver: 4
5 Clear <= Valor Tiempo (ns) LIBRARY IEEE; USE ieee.std_logic_64.all; ENTITY biestabletest_clr IS END biestabletest_clr; ARCHITECTURE biestable_test_general OF biestabletest_clr IS Declaración de Componentes COMPONENT biestable_d_clr PORT (d, clock, clear: IN STD_LOGIC; q: OUT STD_LOGIC); END COMPONENT; COMPONENT reloj PORT (clock: OUT STD_LOGIC); END COMPONENT; Declaración de Señales SIGNAL d, clock, clear,q: STD_LOGIC; Cuerpo de la arquitectura U: reloj PORT MAP (clock); U: biestable_d_clr PORT MAP (d, clock, clear,q); d<='', ''AFTER 2 NS, ''AFTER 6 NS, ''AFTER 26 NS, ''AFTER 36 NS, ''AFTER 46 NS, ''AFTER 56 NS, ''AFTER 66 NS; clear<= '', ''AFTER 5 NS, ''AFTER 6 NS, '' AFTER 5 NS, '' AFTER 8 NS; END biestable_test_general; 7.- Realizar una unidad de configuración que se denominará bies_clr_ba (conf_d_clear_ba.vhd), asociando a la entidad para test (biestabletest_clr), la arquitectura que acabamos de describir (biestable_test_general), así como las entidades del reloj y del biestable con sus correspondientes arquitecturas. CONFIGURATION bies_clr_ba OF biestabletest_clr IS FOR biestable_test_general FOR U: reloj USE ENTITY WORK.reloj(simetrica); END FOR; FOR U: biestable_d_clr USE ENTITY WORK.biestable_D_CLR(Bdco_ba_CLsin); END FOR; END FOR; END bies_clr_ba; 5
6 8.- A continuación se realizará la simulación durante ns (Figura-3). Se interpretarán los resultados de las formas de onda (Figura-4), que se almacenaran en forma de tabla con el nombre biestable_bajada.txt, observando sobre este fichero los ciclos de simulación. - Biestable tipo D, activado por flanco de subida, clear síncrono en estilo flujo de datos 9.- Escribir una arquitectura en estilo flujo de datos, en la que el biestable se active con el flanco de subida del reloj. (Bflu_Fsu_CLsin). La nueva arquitectura se almacenará en un fichero de nombre (Bflu_Fsu_CLsin.vhd). La señal de clear actuará también a nivel alto y de forma síncrona con el flanco de subida del reloj. Se utilizará la sentencia BLOCK con condición de guarda o vigilancia y asignación concurrente de señal. ARCHITECTURE Bd_Fsu_CLsin OF biestable_d_clr IS ff:block ((clock ='' AND NOT clock'stable)) q <= GUARDED d AFTER retardo WHEN clear = '' ELSE '' AFTER retardo; end BLOCK ff; END Bd_Fsu_CLsin; - Biestable tipo D, activado por flanco de bajada, clear asíncrono en estilo flujo de datos. A continuación se describe una arquitectura en estilo flujo de datos, activado por flanco de bajada de reloj, y clear asíncrono. En este caso, se ha utilizado únicamente la sentencia de asignación concurrente de señal y los atributos de señales. Este fichero, puede editarse, compilarse y simularse siguiendo las mismas pautas que en los modelos de los casos anteriores. ARCHITECTURE Bd_Fba_CLAsin OF biestable_d_clr IS q <= '' AFTER retardo WHEN clear = '' ELSE d AFTER retardo WHEN (clock ='' AND NOT clock'stable); END Bd_FBA_CLAsin;.- Escribir la correspondiente unidad de configuración, para asociar la arquitectura en estilo flujo de datos y flanco de subida con su entidad, así como la entidad y arquitectura para test. Llevará el nombre biest_d_clear_su y será almacenada en el fichero conf_d_clear_su.vhd. CONFIGURATION bies_d_clr_su OF biestabletest_clr IS FOR biestable_test_general FOR U: reloj USE ENTITY WORK.reloj(simetrica); END FOR; FOR U: biestable_d_clr USE ENTIT WORK.biestable_D_CLR(Bd_Fsu_Clsin); END FOR; END FOR; END bies_d_clr_su;.- Realizar la simulación, estudiar los resultados y compararlos con los obtenidos con la arquitectura activada por flanco de bajada (Figuras 5, 6, 7). Parte III: Construcción de Registros 6
7 2.- Escribir la entidad registro_pp (registro_pp_ent.vhd) para un registro de entrada y salida de datos en paralelo. El número de bits de la entrada y salida de datos será un parámetro genérico, que por defecto tomará el valor 4 (num_bits:natural := 4). Los datos de entrada (d, d, d2, d3,..., dn) y de salida (q, q, q 2, q3,..., qn) del registro, se definirán como un vector de bits en orden ascendente, BIT_VECTOR ( TO num_bits -).El tipo de datos para todas las señales de entrada y de salida será del tipo STD_LOGIC_64. LIBRARY IEEE; USE ieee.std_logic_64.all; ENTITY registro_pp IS GENERIC (num_bits:natural:=4); PORT (ent_datos: IN STD_LOGIC_VECTOR( TO num_bits -); clock, clear: IN STD_LOGIC; sal_datos: OUT STD_LOGIC_VECTOR ( TO num_bits -)); END registro_pp; CLEAR d d d2 d3 d q d q d q d q CLOCK q q q2 q3 Figura.3. Esquema de bloques de un registro con entrada y salida de datos en paralelo 3.- Escribir una arquitectura en estilo de descripción estructural denominada regpp_es (regpp_es_arq.vhd), en la que se use el biestable activado por flanco de bajada y clear sincrono, (Bdco_ba_CLsin) diseñado anteriormente. La construcción del registro se realizará instanciando explícitamente cuatro biestables, uno para cada bit del registro. ARCHITECTURE regpp_es OF registro_pp IS COMPONENT biestable_d_clr IS GENERIC (retardo:time:= NS); PORT (d, clock,clear: IN STD_LOGIC; q: OUT STD_LOGIC := ''); END COMPONENT; For all: biestable_d_clr USE ENTITY WORK.biestable_D_CLR(BDco_ba_CLsin); U: biestable_d_clr PORT MAP(ent_datos(),clock,clear,sal_datos()); U: biestable_d_clr PORT MAP(ent_datos(),clock,clear,sal_datos()); U2: biestable_d_clr PORT MAP(ent_datos(2),clock,clear,sal_datos(2)); U3: biestable_d_clr PORT MAP(ent_datos(3),clock,clear,sal_datos(3)); END regpp_es; 4.- Escribir una entidad de test para el registro de desplazamiento de nombre regpptest, que se almacenará con el nombre de regpptest_ent.vhd. LIBRARY IEEE; USE ieee.std_logic_64.all; ENTITY regpptest IS END regpptest 7
8 5.- Escribir una arquitectura asociada a la entidad anterior de nombre S_test_regPP, que almacenaremos con el nombre de fichero G_regPPtest_arq.vhd. Los datos de entrada y la señal de clear tomarán los siguientes valores: ent_datos <= Clear <= Valor Tiempo (ns) Valor Tiempo (ns) ARCHITECTURE S_test_regPP OF regpptest IS COMPONENT registro_pp GENERIC (num_bits:natural:=4); PORT (ent_datos: IN STD_LOGIC_VECTOR( TO num_bits - ); clock, clear: IN STD_LOGIC; sal_datos: OUT STD_LOGIC_VECTOR ( TO num_bits - )); END COMPONENT; COMPONENT reloj PORT (clock: OUT STD_LOGIC); END COMPONENT; SIGNAL ent_datos:std_logic_vector( TO 3); SIGNAL clock, clear: STD_LOGIC; SIGNAL sal_datos: STD_LOGIC_VECTOR( TO 3); U: reloj PORT MAP (clock); U: registro_pp PORT MAP (ent_datos, clock, clear,sal_datos); ent_datos <= ('','','','') AFTER NS, ('','','','') AFTER 2 NS, ('','','','') AFTER 6 NS, ('','','','') AFTER 26 NS, ('','','','') AFTER 36 NS, ('','','','') AFTER 46 NS, ('','','','') AFTER 56 NS, ('','','','') AFTER 66 NS, ('','','','') AFTER 87 NS; clear<= '' AFTER 5 NS, '' AFTER 6 NS, '' AFTER 5 NS, '' AFTER 8 NS; END S_test_regPP; 6.- Escribir la correspondiente unidad de configuración para testear el registro, que llevará el nombre reg_pp_s, y se almacenará en un fichero de nombre conf_regpp_clsin.vhd CONFIGURATION reg_pp_s OF regpptest IS FOR S_test_regPP FOR U: reloj USE ENTITY WORK.reloj(simetrica); END FOR; FOR U: registro_pp USE ENTITY WORK.registro_pp(regPP_es); END FOR; END FOR; END reg_pp_s; 8
9 7.- Simular el circuito y estudiar los resultados (Figuras 8, 9,). 8.- Modificar la arquitectura regpp_es (regpp_es_arq.vhd) para que la construcción del registro se realice mediante la sentencia GENERATE. La nueva arquitectura se denominará regpp_es_gene (regpp_esg_arq.vhd) ARCHITECTURE regpp_es_gene OF registro_pp IS COMPONENT biestable_d_clr IS GENERIC (retardo:time:= NS); PORT (d, clock,clear: IN STD_LOGIC; q: OUT STD_LOGIC := ''); END COMPONENT; G: FOR i IN TO num_bits - GENERATE B: biestable_d_clr PORT MAP (ent_datos(i), clock,clear,sal_datos(i)); END GENERATE; END regpp_es_gene; 9.-Escribir el correspondiente fichero de configuración, que llevará por nombre conf_registropp_g.vhd. La escritura del código se deja como ejercicio a los alumnos. A continuación se procederá a realizar la simulación, y se contrastarán los resultados con los del apartado anterior, que deberán ser idénticos (Figura. ). Parte IV: Salidas triestado 2.- El fragmento de código que se presenta a continuación, contiene la entidad triestado, y una arquitectura asociada a ella denominada comportamiento, la cual modela una salida triestado mediante la utilización de la sentencia LOOP, asignando el valor Z a cada una de las componentes de la salida. En este caso, la entidad y la arquitectura se encuentran en el mismo fichero (tries_separa.vhd). LIBRARY IEEE; USE IEEE.STD_LOGIC_64.ALL; m longitud de la entrada y la salida; ENTITY triestado IS GENERIC (m : IN INTEGER); PORT (tri_control: IN STD_LOGIC; data_in: IN STD_LOGIC_VECTOR ((m - ) DOWNTO ); data_out: OUT STD_LOGIC_VECTOR ((m - ) DOWNTO )); END triestado; 9
10 ARCHITECTURE comportamiento OF triestado IS PROCESS (tri_control, data_in) IF (tri_control = '') THEN data_out <= data_in; ELSE FOR i IN TO (m - ) LOOP data_out (i) <= 'Z'; END LOOP; END IF; END PROCESS; END comportamiento; 2.- Testear la arquitectura anterior con el siguiente fichero, que ha sido denominado tries_test.vhd. Debe prestarse especial atención a la forma en que se han escrito los valores de los vectores de los datos de entrada, así como a dichos valores, en contraste con el test realizado en el apartado 5. Se recomienda que cuando se visualice la simulación, se vean las componentes individuales del vector de entrada (Figura ). LIBRARY IEEE; USE IEEE.STD_LOGIC_64.ALL; ENTITY testtriestado IS END testtriestado; - ARCHITECTURE triestado_test OF testtriestado IS COMPONENT triestado GENERIC (m : IN INTEGER := 4); PORT (tri_control: IN STD_LOGIC; data_in: IN STD_LOGIC_VECTOR ((m - ) DOWNTO ); data_out: OUT STD_LOGIC_VECTOR ((m - ) DOWNTO )); END COMPONENT; SIGNAL tri_control: STD_LOGIC := ''; SIGNAL data_in, data_out : STD_LOGIC_VECTOR (3 DOWNTO ) := ""; U: triestado PORT MAP (tri_control, data_in, data_out); tri_control <= '', '' AFTER NS, '' AFTER 2 NS, '' AFTER 3 NS, '' AFTER 4 NS; data_in <= "", "" AFTER 25 NS, "LHX" AFTER 35 NS, "LW" AFTER 5 NS; END triestado_test; 22.- El fragmento de código que se muestra a continuación representa una arquitectura de la misma funcionalidad que la indicada anteriormente, pero realizada utilizando únicamente una sentencia de asignación condicional de señal y la clausula OTHERS, se deja como ejercicio testear esta arquitectura. ARCHITECTURE simple OF triestado IS data_out <= (OTHERS => 'Z') WHEN tri_control = '' ELSE data_in; END simple; NOTA: No es necesario entregar memoria de esta práctica
11 CUESTIONARIO PARA AUTOEVALUACION DEL ALUMNO Se puede entregar opcionalmente este cuestionario como ejercicio de clase (consulte con su profesor) ) Por qué no es necesario escribir un programa de test para comprobar el funcionamiento del reloj? 2) Qué parte del código realizado para el reloj modificaría para conseguir que la duración de su periodo fuese 2 seg.? 3) Cómo especificaría el flanco de bajada de una señal utilizado las facilidades del paquete STD_LOGIC_64? 4) Simular la arquitectura del biestable_d activado por flanco de subida y asíncrono en estilo de comportamiento inicializando el parámetro retardo a 2 nseg. Modificar los ficheros que se consideren necesarios, realizar la simulación y a analizar los resultados. 5) Escribir una entidad y una arquitectura para diseñar un registro de entrada y salida de datos serie de 4 bits, así como las unidades de diseño necesarias para testear y configurar este componente. 6) Describir una entidad y una arquitectura de un registro de desplazamiento hacia la derecha, y tenga salida triestado. Las especificaciones adicionales que se necesiten serán decididas por el alumno.
12 Figura-. Establecimiento de las condiciones de simulación para el reloj. Figura-2. Formas de onda resultantes de la simulación del reloj. 2
13 VeriBest VHDL Version Dump signal values from ns to ns ns Delta CLOCK INTERMEDIA U Tabla- Resultados de la simulación del reloj. 3
14 Figura-3. Establecimiento de las condiciones de simulación para el biestable D activado por flanco de bajada y clear síncrono. Arquitectura en estilo comportamiento. Figura-4. Formas de onda resultantes de la simulación del biestable D activado por flanco de bajada y clear síncrono. Arquitectura en estilo comportamiento. 4
15 Figura-5. Establecimiento de las condiciones de simulación para el biestable D activado por flanco de subida y clear síncrono. Arquitectura Flujo de datos. Figura-6. Selección de las señales a visualizar durante la simulación del biestable D activado por flanco de subida y clear síncrono. Obsérvese la indicación expresa de del bloque FF de la arquitectura. 5
16 Figura-7. Resultados de la simulación de la biestable D activado por flanco de subida y clear síncrono. Arquitectura Flujo de datos. Figura-8. Establecimiento de las condiciones de simulación para el registro paralelo/paralelo utilizando biestables tipo D activados por flanco de subida y clear síncrono. 6
17 Figura-9. Selección de las señales a visualizar durante la simulación del registro paralelo/paralelo utilizando biestables tipo D activados por flanco de bajada y clear síncrono. Observe las instancias de los biestables y sus correspondientes arquitecturas asociadas. Figura-. Resultados de la simulación del registro paralelo/paralelo utilizando biestables tipo D activados por flanco de bajada y clear síncrono. Observe que las componentes del vector SAL_DATOS han sido visualizadas independientemente, mientras que el vector ENT_DATOS ha sido visualizado de forma global, mediante su valor en decimal. 7
18 Figura-. Selección de las señales a visualizar durante la simulación del registro paralelo/paralelo utilizando biestables tipo D activados por flanco de bajada y clear síncrono utilizando la sentencia GENERATE. Observe las instancias de los biestables y sus correspondientes arquitecturas asociadas. Figura-2. Visualización durante la simulación de la simulación de la salida triestado. Observe los valores de los datos de entrada y los de salida. 8
Sistemas Electrónicos Digitales Curso de adaptación al Grado
Práctica Práctica 2 Sistemas Electrónicos Digitales Curso de adaptación al Grado Sistemas combinacionales con VHDL Universidad de Alicante Ángel Grediaga 2 Índice INTRODUCCIÓN... 3 2 CIRCUITOS COMBINACIONALES...
Más detallesLABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO
LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO Práctica 3: Memorias Objetivos Comprender qué es y cómo funciona un banco de registros Comprender cómo se realiza
Más detalles4. SUMADORES EN BINARIO PURO (I)
TEMA 3: SISTEMAS ARITMÉTICOS Introducción y objetivos (3). Representación y codificación de la información (4-7) 2. Sistemas numéricos posicionales. Binario, hexadecimal, octal, y BCD. (8-33) 3. Números
Más detallesPRÁCTICA: LENGUAJE VHDL
PRÁCTICA: LENGUAJE Introducción Los lenguajes permiten manejar mejor grandes tamaños Los lenguajes son más flexibles que las tablas Los lenguajes son légibles por las máquinas más fácilmente que los gráficos
Más detallesTema 2 Descripción de VHDL (2/2)
TECNOLOGÍA DE COMPUTADORES Tema 2 Descripción de VHDL (2/2) Agustín Álvarez Marquina Tipos de sentencias en VHDL Sentencias concurrentes PROCESS Asignación de señal BLOCK Llamadas a procedimientos Llamadas
Más detallesVHDL. Carlos Andrés Luna Vázquez. Lección 5. Sentencias concurrentes
VHDL Carlos Andrés Luna Vázquez Lección 5 Sentencias concurrentes Índice Introducción Niveles de abstracción del modelado con HDL Estilos descriptivos del modelado con HDL Ventajas y limitaciones de los
Más detallesCONTADORES. Definición. Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos.
CONTADORES Definición Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos Descripción VHDL Ejercicios Definición Un contador es un circuito digital
Más detallesElectrónica Digital Departamento de Electrónica VHDL. Bioingeniería Facultad de Ingeniería - UNER
Electrónica Digital Departamento de Electrónica VHDL Bioingeniería Facultad de Ingeniería - UNER VHDL VHSIC Hardware Design Language VHSIC Very High Speed Integrated Circuits Verilog Handel C Celóxica
Más detallesINGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2013
Solución al examen de Septiembre 2013 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales clk, x, a, b, c e y entre los instantes 0 y 1000
Más detallesSimulación avanzada con TestBench en HDL. Ing. Andrés Miguel Airabella. Ing. Facundo Aguilera.
Simulación avanzada con Ing. Andrés Miguel Airabella. Ing. Facundo Aguilera. Desc. del Problema Descripción HDL Synthesis Place and Route / Fit 2 - Generalidades - Generación de Estímulos Agenda - Asignaciones
Más detallesGUÍA PRÁCTICA DEL SOFTWARE ACTIVE-HDL.
24/9/2013 ÁREA DE TECNOLOGÍA ELECTRÓNICA UBU GUÍA PRÁCTICA DEL SOFTWARE ACTIVE-HDL. Manual de Inicio Miguel Ángel Lozano Pérez Contenido 1.1 GUÍA DE SOFTWARE... 3 1.1.1 Primer paso: crear un diseño nuevo...
Más detallesVI. Especificación del Comportamiento
VI. Especificación del Comportamiento 1 Introducción El objetivo de un sistema electrónico es transformar datos de entradas en resultados como salidas, esta clase de actividad es conocida como Comportamiento
Más detallesDESCRIPCIÓN DE CIRCUITOS DIGITALES
DESCRIPCIÓN DE CIRCUITOS DIGITALES Circuitos combinacionales Circuitos secuenciales Organización del diseño. Diseño genérico Operaciones iterativas Autores: Luis Entrena, Celia López, Mario García, Enrique
Más detallesPráctica I Modelado y simulación de una máquina expendedora de refrescos
Práctica I Modelado y simulación de una máquina expendedora de refrescos Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 2 1.1. Objetivos. En esta práctica vamos a modelar
Más detalles1. Módulo de desarrollo Spartan 3 STARTER KIT con un FPGA xc3s200 ft256 2. Software de diseño XILINX ISE versión 10.1
Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC1723, Circuitos Digitales Trimestre Septiembre-Diciembre 2008 Realización: Semana 8. Miércoles 5 de Noviembre Laboratorio Práctica 4:
Más detallesINGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2013
Solución al Trabajo Práctico - Junio de 2013 EJERCICIO 1 En la Figura 1.1 se muestra el símbolo lógico de un circuito digital cuya función es encender una luz de aviso de un coche. Este circuito enciende
Más detallesUNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA ELECTRONICA ESCUELA DE ELECTRONICA
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA ELECTRONICA ESCUELA DE ELECTRONICA LABORATORIO Nª2: Descripciòn VHDL utilizando el Estilo Algoritmico 1.-Implemente y simule el circuito
Más detallesPráctica 6. Diseño Lógico Digital mediante VHDL
Práctica 6. Diseño Lógico Digital mediante VHDL 6.1. Objetivos Aprender a diseñar circuitos lógicos digitales mediante el uso de lenguajes de descripción de hardware como VHDL. 6.2. Introducción al VHDL
Más detalles+ Máquinas de Estado Finitas
+ Máquinas de Estado Finitas Las máquinas de estado pueden ser: SÍNCRONAS: Necesitan de la intervención de un pulso de reloj. Si la entrada participa también en la salida se denomina Máquina de estado
Más detallesTutorial de ModelSim PE Student Edition
Tutorial de ModelSim PE Student Edition Instalación Ir a http://portal.model.com/modelsim/downloads/license_agreement_form_gen.asp Rellenar los datos y selecionar Request Download Seleccionar el enlace
Más detalles9. Dibujar el diagrama de tiempos de las siguientes asignaciones de señales.
Sistemas Digitales (66.17) Práctica 2 - VHDL 1. Crear un paquete de utilidades al cual se le vayan agregando todas las funciones, procedimientos y declaración de tipos, constantes, etc., que se creen en
Más detallesSistemas Electrónicos Digitales. PRACTICA nº 7
PRACTICA nº 7 Diseño de Memorias RAM y ROM. Síntesis e implementación sobre dispositivos FPGA. Síntesis empleando FFs y síntesis utilizando bits de RAM dedicados Objetivos: Descripción y síntesis de memorias
Más detallesObjetos de VHDL.! Un objeto en VHDL es un elemento que contiene. un valor de tipo específico de dato
Objetos de VHDL! Un objeto en VHDL es un elemento que contiene un valor de tipo específico de dato Objetos que se pueden manipular en VHDL y sus tipos -3 clases principales de objetos: SEÑALES: similares
Más detallesArquitectura de Computadores. Práctica 1: Diseño Hardware de Procesadores. Práctica 1/1
Arquitectura de Computadores Práctica 1: Diseño Hardware de Procesadores Práctica 1/1 Práctica 1 Ejercicio 1: Modelado VHDL de la etapa IF en el procesador DLX32 Ejercicio 2: Ampliación Y Especialización
Más detallesTEMA IV: SÍNTESIS HARDWARE
TEMA IV: SÍNTES HARDWARE Especificaciones Formato intermedio Partición HW/SW LA SÍNTES HARDWARE ES LA TAREA DE PASAR DE UN DOMINIO DE ABSTRACCIÓN A OTRO COMPORTAMIENTO -> ESTRUCTURA Código Implementación
Más detallesDecodificadores/Demultiplexores. Grupo 9 Javier de Gregorio Menezo Laro de la Fuente Lastra Raúl Fernández Díaz
Decodificadores/Demultiplexores Grupo 9 Javier de Gregorio Menezo Laro de la Fuente Lastra Raúl Fernández Díaz Decodificadores Un decodificador (DEC) es un circuito combinacional que convierte un código
Más detallesGenerador de Secuencia Binaria Pseudo Aleatoria
Generador de Secuencia Binaria Pseudo Aleatoria Nota Técnica 12 Cristian Sisterna Introducción La generación de una secuencia pseudo aleatoria de números binarios es muy útil en ciertas ambientes de test
Más detallesLABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO
LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO Práctica 2: La Unidad Aritmético - Lógica Objetivos Comprender cómo se realiza un sumador con propagación de acarreo
Más detallesCODIFICADORES CON PRIORIDAD. Grupo 2
CODIFICADORES CON PRIORIDAD Grupo 2 Descripción Los codificadores son circuitos combinacionales generalmente de 2 N entradas y N salidas, donde las salidas son el código binario correspondiente al valor
Más detallesFPGA: Herramientas de diseño
FPGA: Herramientas de diseño Proceso diseño Design and implement a simple unit permitting to speed up encryption with RC5-similar cipher with fixed key set on 8031 microcontroller. Unlike in the experiment
Más detallesDISEÑO DE SISTEMAS ELECTRÓNICOS DIGITALES AVANZADOS
Práctica 2 DISEÑO DE SISTEMAS ELECTRÓNICOS DIGITALES AVANZADOS Controlador de teclado Universidad de Alicante Curso 2013/14 Práctica 2 Práctica 2 Control del teclado 1. Introducción Esta práctica plantea
Más detallesManual de referencia de la tarjeta BASYS 2
Universidad Politécnica de Madrid ETSI de Telecomunicación Departamento de Ingeniería Electrónica Circuitos Electrónicos (Plan 2010) Curso 2012-2013 Manual de referencia de la tarjeta BASYS 2 Álvaro de
Más detalles2384-27. ICTP Latin-American Advanced Course on FPGADesign for Scientific Instrumentation. 19 November - 7 December, 2012
2384-27 ICTP Latin-American Advanced Course on FPGADesign for Scientific Instrumentation 19 November - 7 December, 2012 Sequential Logic Described in VHDL - A Design Example ARTECHE DIAZ Raul Center of
Más detallesIntroducción a la simulación con ModelSim.
Introducción a la simulación con ModelSim. Este es un resumen de la funcionalidad básica del simulador ModelSim. Model Sim permite muchas cosas más. Puede encontrar más información en Help->PDF Documentation->Tutorial
Más detallesDiseño VHDL de módulos combinacionales básicos
GRUPO DE DISEÑO HARDWARE SOFTWARE DIET ESCET URJC W H S W Informe técnico: 001_01 Fecha: 03-03-2006 Proyecto: Subproyecto: Herramientas software: Componentes hardware: Docencia VHDL Veribest Ad-hoc IT_001_01
Más detallesPráctica III Introducción a la descripción VHDL del procesador DLX
Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 3 Práctica III Introducción a la descripción VHDL del procesador DLX 3.1. Implementación del procesador DLX La configuración
Más detallesPRÁCTICA 4. CONTADORES
PRÁCTICA 4. CONTADORES 1. Objetivo En esta práctica se va a estudiar el funcionamiento de los circuitos secuenciales, tomando como ejemplo varios contadores. 2. Material necesario La práctica se realizará
Más detallesVHDL y el método de diseño basado en descripción y síntesis. RESUMEN.
VHDL y el método de diseño basado en descripción y síntesis. AUTOR : Pablo Mazzara. Grupo de Microelectrónica del IIE. Facultad de Ingeniería. Montevideo. Uruguay. e-mail mazzara@iie.edu.uy RESUMEN. Una
Más detallesIntroducción al lenguaje VHDL
Introducción al lenguaje VHDL Very High Speed Integrated Circuit Hardware Description Language (VHSIC HDL) Fernando Nuño García Área de Tecnología Electrónica Universidad de Oviedo 1 ÍNDICE 1.- Elementos
Más detallesVHDL. Lenguaje de descripción hardware Tipos de datos
VHDL. Lenguaje de descripción hardware Tipos de datos 2007 A.G.O. All Rights Reserved Tipos de objetos y datos VHDL predefine un conjunto relativamente limitado de tipos de datos, pero dispone de gran
Más detallesINTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX
INTRODUCCIÓN AL SOFTWARE ISE (Integrated Software Environment) DE XILINX Índice GUÍA DE INICIO AL SOFTWARE ISE DE XILINX... 1 1. Introducción... 1 2. Inicio del software ISE (Integrated Software Environment)
Más detallesHardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux
Hardware Libre: Clasificación y desarrollo de hardware reconfigurable en entornos GNU/Linux Iván González, Juan González, Francisco Gómez-Arribas Escuela Politécnica Superior Universidad Autónoma de Madrid
Más detallesCircuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Descripciones funcionales y estructurales
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Descripciones funcionales y estructurales Descripciones funcionales y estructurales. Introducción al lenguaje
Más detallesDECODIFICADORES. Para cualquier código dado en las entradas solo se activa una de las N posibles salidas. 2 N
DECODIFICADORES Tienen como función detectar la presencia de una determinada combinación de bits en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida. Un decodificador
Más detallesDiseño Lógico I Facultad de Ciencias Exactas y Tecnología UNT. LENGUAJES DE DESCRIPCIÓN DE HARDWARE
LENGUAJES DE DESCRIPCIÓN DE HARDWARE METODOS PARA DESCRIBIR CIRCUITOS LÓGICOS Descripción verbal Tablas de verdad Diagrama esquemático Expresiones del álgebra booleana Diagrama de tiempos Lenguajes de
Más detallesABSTRACCIONES DE UN SISTEMA DIGITAL
ABSTRACCIONES DE UN SISTEMA DIGITAL T O P D O W N FUNCIONAL ARQUITECTURAL FÍSICO Algoritmos y funciones que indican la relación E/S Componentes funcionales interconectados que definen la arquitectura Materialización
Más detallesCurso a distancia: INTRODUCCIÓN AL DISEÑO LÓGICO PROGRAMABLE CON VHDL. Capítulo 3. Codificadores
Curso a distancia: INTRODUCCIÓN AL DISEÑO LÓGICO PROGRAMABLE CON VHDL Capítulo 3 Codificadores Codificadores binarios y codificadores de prioridad. Codificadores de 3 a 2 líneas y de 4 a dos líneas. Detector
Más detallesCorrecto uso de Reset en FPGAs y su Codificación en VHDL
Correcto uso de Reset en FPGAs y su Codificación en VHDL Nota Técnica 10 Cristian Sisterna Introducción En esta nota técnica se describirán con bastante detalle los distintos tipos de reset que se pueden
Más detallesTutorial I Diseño de una máquina de refrescos utilizando el WebPack de XILINX TM
Tutorial I Diseño de una máquina de refrescos utilizando el WebPack de XILINX TM Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 2 1.1. Introducción Al ejecutar el software
Más detallesDiseño de una calculadora
DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA INFORMÁTICA Diseño de una calculadora Sistemas Digitales Avanzados 1. Introducción y objetivos El propósito general de esta
Más detallesIntroducción n al diseño lógico con VHDL
Seminario de extensión de la cátedra de Introducción a los Sistemas Lógicos y Digitales Introducción n al diseño lógico con VHDL Sergio Noriega 13 de Noviembre del 2008 VHDL : Very High Speed Integrated
Más detallesCompuerta OR-Exclusiva y descripción estructural. Oscar Alvarado Nava. 16-Primavera, mayo de 2016
Diseño Lógico Compuerta OR-Exclusiva y descripción estructural Oscar Alvarado Nava oan@correo.azc.uam.mx Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma Metropolitana,
Más detallesSimulación de Diseños VHDL con Software Libre: La Herramienta GHDL
Simulación de Diseños VHDL con Software Libre: La Herramienta GHDL González-Gómez J. Escuela Politécnica Superior, Universidad Autónoma de Madrid, España, {Juan.Gonzalez, Eduardo.Boemo}@ii.uam.es http://www.eps.uam.es
Más detallesFigura 0-1: Lista de palabras reservadas del VHDL A continuación se dará una serie de ejemplos de diseños VHDL de dificultad incremental
El VHDL es un lenguaje muy amplio y fue concebido inicialmente para modelado y simulación, no para síntesis. Por tanto, no todas las descripciones VHDL son sintetizables, esto es, no todas las descripciones
Más detallesELEMENTOS Y TIPOS DE DATOS
1 ELEMENTOS Y TIPOS DE DATOS ELEMENTOS Y TIPOS DE DATOS Elementos Tipos de datos Librerías Std_logic y Std_logic_vector 2 ELEMENTOS Y TIPOS DE DATOS ELEMENTOS Elementos del VHDL: Comentarios Palabras reservadas.
Más detalles3.1 Introducción a VHDL
Capítulo 3 Implementación en VHDL A continuación se va a explicar brevemente el funcionamiento de VHDL y las componentes de programación para poder entender mejor el programa. Una vez explicado esto, se
Más detallesEL LENGUAJE VHDL CONCEPTOS BÁSICOS
EL LENGUAJE VHDL CONCEPTOS BÁSICOS Introducción Entidades y arquitecturas Sentencias y procesos Objetos Tipos de datos y operadores Autores: Luis Entrena Arrontes, Celia López, Mario García, Enrique San
Más detallesV. Elementos de la Arquitectura
V. Elementos de la Arquitectura 1 Tipos de Datos Todos los sistemas digitales manejan la información como bits o vectores de bits. Sin embargo no es posible ni conveniente usar sólo estos tipos para todos
Más detallesLenguaje VHDL. Código para representar sistemas digitales en VHDL JJVS-09
Lenguaje VHDL Código para representar sistemas digitales en VHDL 1 Las secciones fundamentales que forman el código en VHDL son: librería (LIBRARY), entidad (ENTITY) y arquitectura (ARCHITECTURE). LIBRARY:
Más detallesDepuración de señales CIRCUITOS SISO. Circuito SISO. Circuito SIPO. Circuito PISO
Depuración de señales CIRCUITOS SISO Circuito SISO Circuito SIPO Circuito PISO DEPURACIÓN DE SEÑALES Cuando tenemos muchas señales (o cables) es difícil depurar el comportamiento del sistema simplemente
Más detallesHardware Libre: la Tarjeta Skypic, una Entrenadora para Microcontroladores PIC
Hardware Libre: la Tarjeta Skypic, una Entrenadora para Microcontroladores PIC Juan González Gómez Escuela Politécnica Superior Universidad Autónoma de Madrid Andrés Prieto-Moreno Torres Ifara Tecnologías,
Más detallesCi A B S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
SEMI-SUMDOR SUMNDOS SUM CRREO B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 SUM BINRI B S = B S =. B SUMDOR TOTL Ejemplo de suma B Ci Ci 1 1 0 0 1 i 1 1 1 0 1 Bi 1 0 0 1 Si 1 0 0 1 1 0 Co 1 1 0 0 1 Σ S Co Ci B
Más detallesVHDL. Lenguaje de descripción hardware Introducción e historia
VHDL. Lenguaje de descripción hardware Introducción e historia 2007 A.G.O. All Rights Reserved s descriptivos y niveles de abstracción s descriptivos: Comportamiento Se realiza la función sin información
Más detallesDATOS DE IDENTIFICACIÓN DEL CURSO DEPARTAMENTO:
DATOS DE IDENTIFICACIÓN DEL CURSO DEPARTAMENTO: ELECTRONICA ACADEMIA A LA QUE SISTEMAS DIGITALES AVANZADOS PERTENECE: NOMBRE DE LA MATERIA: DISEÑO DIGITAL ASISTIDO POR COMPUTADORA CLAVE DE LA MATERIA:
Más detalles//Sección de manejo de excepciones. Las rutinas de manejo de errores //aparecen aqui
PL/SQL - Oracle PL/SQL (Procedural Language/SQL) es una extensión de SQL, que agrega ciertas construcciones propias de lenguajes procedimentales, obteniendose como resultado un lenguaje estructural mas
Más detallesSistemas Secuenciales
Electrónica Básica Sistemas Secuenciales Electrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC CIRCUITOS SECUENCIALES Combinacional: las salidas dependen de las
Más detallesImplementación de una ALU de 8 bits en lenguaje VHDL
Implementación de una ALU de 8 bits en lenguaje VHDL AUTORS: Jordi Pons Albalat. DIRECTORS: Enric Cantó Navarro. DATA: Febrer / 2002. 1. Introducción... 4 2. El lenguaje VHDL... 5 2.1 VHDL describe estructura
Más detallesPráctica 3. Paso de parámetros entre subrutinas. 3. Consideraciones sobre el paso de parámetros
Práctica 3. Paso de parámetros entre subrutinas 1. Objetivo de la práctica El objetivo de esta práctica es que el estudiante se familiarice con la programación en ensamblador y el convenio de paso de parámetros
Más detallesManual de Usuario. Aplicación de Autoevaluación de Centros
Manual de Usuario Aplicación de Autoevaluación de Centros Índice Antes de Comenzar 3 Requisitos del Sistema 4 Instalación de la Aplicación 5 Pasos Previos 5 Manejo de la Aplicación 6-2 - Antes de Comenzar
Más detallesEjercicios. Arquitectura de Computadoras. José Garzía
jercicios de rquitectura de Computadoras José Garzía n la figura se representa el diagrama de flujo de un algoritmo. B X Y +B í + 7=? No B B+ C +B Los registros, B y C tienen una longitud de 8 bits. 7
Más detallesTema 4. Elementos Lógicos Secuenciales
Tema 4. Elementos Lógicos ecuenciales Introducción a los circuitos secuenciales síncronos y asíncronos. Latch -. Flip-flops de tipo clocked-latch. Flip-flops D, T, J-K. onversiones entre flip-flops. Estructuras
Más detallesLATCHES, FLIP FLOPS, CONTADORES Y REGISTROS
PONIFICIA UNIVEIA CAÓLICA EL PEÚ EUIO GENEALE CIENCIA ANIEL LLAMOCCA LACE, FLIP FLOP, CONAOE Y EGIO e empieza describiendo el Latch con habilitador y la derivación del Latch tipo a partir del Latch. Posteriormente
Más detallesEscala San Martín. InstruccIones para la aplicación InformátIca. Evaluación de la Calidad de Vida de Personas con Discapacidades Significativas
Escala San Martín Evaluación de la Calidad de Vida de Personas con Discapacidades Significativas InstruccIones para la aplicación InformátIca Guía rápida INICO - FOSM 2014 INFORMACIÓN GENERAL La presente
Más detallesImplementación de Filtros Digitales Tipo FIR en FPGA
Implementación de Filtros Digitales Tipo FIR en FPGA Jesús Antonio Álvarez Cedillo, Klauss Michael Lindig Bos, Gustavo Martínez Romero Resumen En este artículo se hace la descripción del diseño de un filtro
Más detallesPráctica 7. Circuitos Contadores
I. Ejercicios teóricos Práctica 7. Circuitos Contadores 1. Dibujar el circuito equivalente al 7490 y sobre él, aplicar las conexiones que se indican, evaluar el circuito y obtener el cronograma de la señal
Más detallesMICROCONTROLADORES PIC
MICROCONTROLADORES PIC LOS TIMER DE LOS 16F87x TEMA EL TIMER 1 CCFF D.P.E. MÓDULO DE PROYECTOS 1 Diagrama de Bloques del TIMER1 CCFF D.P.E. MÓDULO DE PROYECTOS 2 INTRODUCCIÓN El módulo TIMER1 es un temporizador/contador
Más detallesRegistros de desplazamiento
Registros de desplazamiento Definición de registro de desplazamiento básico Tipos de registro de desplazamiento Configuraciones específicas Aplicaciones más típicas VHDL Ejercicio propuestos Definición
Más detallesDepartamento de Tecnología Electrónica Universidad de Sevilla. Circuitos Electrónicos Digitales. Análisis y diseño de circuitos secuenciales
Circuitos Electrónicos Digitales Análisis y diseño de circuitos secuenciales Contenidos 1.Introducción 2.Biestables 3.Máquinas de estados finitos y circuitos secuenciales síncronos (CSS) 4.Diseño de CSS
Más detallesTema 14: Sistemas Secuenciales
Tema 14: Sistemas Secuenciales Objetivos: (CONTADORES) Introducción. Características de los contadores. Contadores Asíncronos. Contadores Síncronos. 1 INTRODUCCIÓN Los contadores son sistemas secuenciales
Más detallesPRÁCTICA 4 Montaje y evaluación de sistemas secuenciales.
Montaje y evaluación de sistemas secuenciales. 1.- Objetivos: El objetivo de este módulo es familiarizar al alumno con los sistemas secuenciales partiendo del más sencillo (un biestable) para llegar al
Más detallesTema 6. Elementos Lógicos Secuenciales
Tema 6. Elementos Lógicos ecuenciales ircuitos asíncronos/síncronos. Latch -. Flip-flops de tipo clocked-latch. Flip-flops D, T, J-K. onversiones entre flip-flops. Estructuras de reloj síncrono: master-slave,
Más detallesCircuitos Secuenciales: concepto de estado
Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos
Más detallesCRISTÓBAL GARCÍA PÉREZ CRISTIAN EDWIN ARBOLEDA VALENCIA
IMPLEMENTACIÓN DE TÉCNICAS DE GENERACIÓN DE MODULACIÓN POR ANCHO DE PULSO (PWM) UTILIZANDO DISPOSITIVOS DE LÓGICA PROGRAMABLE (FIELD-PROGRAMMABLE GATE ARRAY) PARA EL CONTROL DE INVERSORES TRIFÁSICOS CRISTÓBAL
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detallesIntroducción al Lenguaje de Descripción Hardware VHDL
Introducción al Lenguaje de Descripción Hardware VHDL Arquitectura y tecnología de Computadores (Informática) Fundamentos de Computadores (Teleco) Juan González (juan.gonzalez@uam.es) (C) Sergio López
Más detallesDepartamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 1. Manual de Prácticas
Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 1 Manual de Prácticas 1. Introducción. División de las prácticas. Debido al número limitado de elementos de laboratorio, las
Más detallesLaboratorio de Dispositivos Integrados Especializados / Diseño de Circuitos y Sistemas Electrónicos
Práctica 1 Tutorial Objetivo Usando un diseño especialmente simple, seguir con él el flujo básico, descargando el diseño sobre la placa y verificando en ella su funcionamiento. Circuito utilizado Se trata
Más detallesAspectos a tener en cuenta en la utilización de los recursos de Moodle. Introducción
Aspectos a tener en cuenta en la utilización de los recursos de Moodle Programa Integración de Tecnologías a la Docencia Universidad de Antioquia Introducción En este documento se encuentra una recopilación
Más detallesTRABAJO DE FINAL DE CARRERA
TRABAJO DE FINAL DE CARRERA TÍTULO DEL TFC: TITULACIÓN: AUTOR: DIRECTOR: Introducción al diseño de sistemas digitales reconfigurables en FPGA con VHDL y la tarjeta Spartan-3AN de Xilinx Ingeniería Técnica
Más detallesImplementación de efectos acústicos
Práctica 3: Implementación de efectos acústicos 3.0.- Objetivos Al finalizar esta práctica, el alumno debe ser capaz de: Grabar una señal de voz procesarla en Matlab. Añadir un eco, con diferente amplitud
Más detallesMANUAL DE INSTALACIÓN DE LA MONITORIZACIÓN DE INTERNET POR SATÉLITE UNIDIRECCIONAL MONOPUESTO
MANUAL DE INSTALACIÓN DE LA MONITORIZACIÓN DE INTERNET POR SATÉLITE UNIDIRECCIONAL MONOPUESTO Índice de Contenidos 1 REQUISITOS DE INSTALACIÓN... 1-1 1.1 HERRAMIENTA DE DIAGNÓSTICO DEL USUARIO... 1-1 2
Más detallesSENTENCIAS SECUENCIALES Y CONCURRENTES DE VHDL
SENTENCIAS SECUENCIALES Y CONCURRENTES DE VHDL SENTENCIA IF sentencia_if::= [etiqueta:] if condicion(boolean) then {sentencias_secuenciales} {elsif condicion then {sentencias_secuenciales}} [else {sentencias_secuenciales}]
Más detallesInstalación de la aplicación
Ogasun, Finantza eta Aurrekontu Saila Departamento de Hacienda Finanzas y Presupuestos www.araba.eus Ogasun Zuzendaritza Dirección de Hacienda Instalación de la aplicación Patrimonio 2015 REQUERIMIENTOS
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detallesTeoría de Diseño lógico
Teoría de Diseño lógico Diseño lógico EUI ULPGC Jose Torres 1 de 45 1. Dispositivos de lógica programable Son circuitos integrados cuyas funciones lógicas se pueden reprogramar, es decir, se puede modificar
Más detallesWorkManager E.D. Manual guía de usuario Diseñador de formularios
WorkManager E.D. Manual guía de usuario Diseñador de formularios En esta sección se crean y diseñan formularios. Para ingresar, clic en el menú Configuración/ Diseñador de formularios. Lista de formularios
Más detallesDEPARTAMENTO DE ELECTRÓNICA I.T.Telecomunicación Sistemas Electrónicos
DEPARTAMENTO DE ELECTRÓNICA I.T.Telecomunicación Sistemas Electrónicos ASIGNATURA Microelectrónica FECHA Junio - 2009 APELLIDOS,NOMBRE SOLUCION Nº Lista 1 2 3 4 5 6 7 T Cuestión 1 (10 ptos) Nota: las respuestas
Más detallesTaller #1: Logisim PARTE 1:
Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Taller #1: Logisim Logisim es una herramienta de libre distribución para diseñar
Más detallesTema: USO DE MEMORIAS RAM Y ROM
Tema: USO DE MEMORIAS RAM Y ROM Facultad: Ingeniería Escuela: Electrónica Asignatura: Interfaces y Perifericos Lugar de Ejecución: Fundamentos Generales. Edificio 3 Objetivo general genespecífico Usar
Más detalles