Multiprocesadores de Memoria Compartida

Transcripción

1 Arquitectura (10/11) Multiprocesadores Memoria Compartida Características MMC Res Interconexión para MMC Programación MMC Tipos MMC 1

2 Arquitectura (10/11) Características MMC Prestaciones (MMC) = f (coste acceso a memoria común) Características la red interconexión Tráfico soportado por la red Características la Red Interconexión Coste Rendimiento Tolerancia a fallos (fiabilidad) Reducción l tráfico soportado por la red utilización memoria cache en cada procesador las escrituras variables compartidas resintes en cache dan lugar a problemas coherencia l sistema memoria se necesitan mecanismos que informen al resto caches los cambios 2

3 Arquitectura (10/11) Características MMC Red Interconexión acceso cualquier procesador a cualquier módulo memoria (MM) Problemas a minimizar: cada módulo memoria sirve una sola petición en cada instante 2 o más peticiones simultáneas al mismo módulo CONFLICTOS 2 o más peticiones simultáneas a diferentes módulos: caminos inpendientes en la RI no hay problema caminos con tramos comunes en la RI CONTENCIONES Frecuencia (CONFLICTOS) = f (distribución datos en los MM) Frecuencia (CONTENCIONES) = f (tipo RI) 3

4 Arquitectura (10/11) Res Interconexión para MMC BUS COMÚN M 1 M 2 M m Estructura: P 1 P 2 P n Funcionamiento: contención en cuanto dos procesadores accen a memoria a la vez se necesita un arbitro bus Características: Coste: bajo Contención: alta (el rendimiento baja mucho con el nº procesadores) Tolerancia a fallos: nula (si falla el bus cae todo el sistema) 4

5 Arquitectura (10/11) Res Interconexión para MMC CROSSBAR / SWITCH (Conmutador barras cruzadas) M 1 M 2 M m Estructura: Funcionamiento: bus inpendiente para cada módulo memoria peticiones a módulos diferentes servidas simultáneamente Características: Coste: alto ( ~ nº conexiones entre procesadores y módulos: n x m) Contención: nula Tolerancia a fallos: alta (si falla un bus, el resto pue seguir funcionando) P 1 P 2 P n Res Multietapa (múltiples switches organizados en etapas / menor coste) 5

6 Arquitectura (10/11) Res Interconexión para MMC MÚLTIPLES BUSES M 1 M 2 M m Estructura: B buses Funcionamiento: B=1 BUS COMÚN B=m CROSSBAR Compromiso entre los dos tipos res anteriores P 1 P 2 P n Características: Coste: intermedio Contención: intermedia Tolerancia a fallos: intermedia 6

7 Arquitectura (10/11) Programación MMC Descomposición l programa en tareas (Tarea = Proceso / Hilo) Estática: Compilador (paralelización) Programador - Lib. funciones (OpenMP, Pthreads) - Leng. paralelos (Parallel C, HPF) Dinámica gran sobrecarga en tiempo ejecución Mecanismos sincronización bajo nivel (soporte hardware) alto nivel (software) Ej. semáforos Planificación tareas (SO) Definición: don y cuando se ejecutan Objetivos: mínimos conflictos/contenciones y máxima concurrencia Estática ( conocer los Tejec. las tareas / sequilibrio carga entre CPUs) Dinámica ( sobrecarga en tiempo ejecución / equilibrio carga entre CPUs) 7

8 Arquitectura (10/11) Tipos MMC SMP (Symmetric MultiProcessor) acceso simétrico a memoria s los procesadores PVP (Parallel Vector Processor) cada procesador es vectorial DSM (Distributed Shared Memory) memoria distribuida entre los procesadores memoria compartida por todos (imagen única) acceso a memoria no simétrico (mayor coste cuanto más lejana esté la memoria) 8