Tema 3: Microprocesador ColdFire MCF5282

Transcripción

1 Tema 3: Microprocesador ColdFire MCF5282 Departamento de Electrónica Curso 2010/11 Índice Introducción al MCF5282 Las familias 68K y ColdFire Características generales del MCF5282 El núcleo del MCF5282 Modelo de programación del MCF5282 Almacenamiento de datos en memoria del MCF5282 Formato de las instrucciones Modos de direccionamiento del MCF5282 Juego de instrucciones del MCF5282 2

2 Introducción al MCF5282 (I/VII) Finales de los 70 aparecen los micros de 16 bits: Intel 8086, Motorola Se producen evoluciones, pasando primero a up de 32 bits y posteriormente a up-uc: incluyen diversos periféricos integrados Dentro de esta clase, Motorola introduce en 1994 la familia ColdFire Recientemente Freescale, empresa subsidiaria de Motorola, pasa a gestionar el área de semiconductores 3 El ColdFire dispone de varias versiones de núcleo, actualmente el V2, V3 y V4 V2: MCF5206, MCF5206e, MCF5249, MCF5249L, MCF5272, MCF5280, y MCF5282 V3: MCF5307 V4: MCF5407 Introducción al MCF5282 (II/VII) 4

3 Módulos opcionales según versión del ColdFire Multiply/Accumulate (MAC) module: 32-bit accumulator, para operaciones 16x16->32 bits Enhanced Multiply/Accumulate (EMAC) module: 4 48-bit accumulators, para operaciones 32x32->40 bits Hardware Divide Introducción al MCF5282 (III/VII) Debug module (BDM): incluido en todos los dispositivos excepto en el MCF5102 Memory Management Unit (MMU) Floating Point Unit (FPU) 5 Introducción al MCF5282 (IV/VII) 6

4 Introducción al MCF5282 (V/VII) 7 Introducción al MCF5282 (VI/VII) 8

5 Introducción al MCF5282 (VII/VII) El núcleo de ColdFire ha sido tecnológicamente mejorado para ser más compacto y permitir su fácil sintetización en integraciones que incluyan distintos tipos de memoria, periféricos, etc. De este modo se obtienen soluciones on-chip muy potentes (tanto a nivel de proceso como a nivel de periféricos) y orientadas a cada aplicación 9 Las familias 68K y ColdFire Tras un análisis de las app. empotradas más típicas desarrolladas con µp de la familia 68K se reduce el set de instrucciones y de modos de direcc., para dar lugar al núcleo ColdFire La relación en el origen del núcleo del ColdFire del de la familia 68K hace que las app. de usuario diseñadas para un µp de la familia 68K sean fácilmente exportables a un sistema basado en ColdFire De hecho existen herramientas para hacer la transformación automática de código fuente 68K a ColdFire Freescale s ColdFire will drive the 68K into the future, Freescale 10

6 Características generales del MCF5282 (I/III) MCF5282 pertenece a la familia de ColdFire de Freescale, núcleo V2 up RISC de 32 bits de la familia del 68K Como cualquier RISC, la mayor parte de instrucciones de los ColdFire se ejecutan en un solo ciclo En las máquinas RISC, el tamaño fijo de las instrucciones permite obtener códigos más compactos y gestión de memoria más eficiente y rápida (reduce el ancho de banda requerido por el bus de memoria externa) El MCF5282 además de las funciones de up lleva integrados: Memoria Flash Gestión de distintos protocolos de com. Temporizadores ADC 11 Características generales del MCF5282 (II/III) 12

7 Características generales del MCF5282 (III/III) Vista Detallada: 13 El núcleo del MCF5282 (I/II) El núcleo del MCF5282 es RISC Estructura del núcleo V2 Dispone de 2 Pipelines adaptadas a través de un buffer de instrucciones El buffer es una estructura FIFO en la que se almacenan las instrucciones que ya han sido capturadas (Fetch) antes de ser ejecutadas (Execute) El IFP (Instruction-Fetch-Pipeline) es el primer Pipeline: Encargado de llenar el buffer de instrucciones 2 etapas: Generación de dirección de la instrucción (IAG) y Captura de la instrucción (IF) 14

8 El núcleo del MCF5282 (II/II) El OEP (Operation-Execution-Pipeline) es el segundo Pipeline: Recoge las instrucciones del buffer FIFO y se encarga de ordenar su ejecución 2 etapas: Decodificación y selección de operandos (DSOC) y Ejecución y obtención de la dirección efectiva en caso necesario (AGEX) La V2 del núcleo de ColdFire incluye un módulo EMAC (Enhanced- Multiply-ACcumulate) para procesamiento de señal La unidad EMAC está formada por un Pipeline de 4 etapas Trabaja con datos con y sin signo de 16 o 32 bits y fraccionarios con signo Este núcleo posee un juego de instrucciones específico para trabajar con la unidad EMAC 15 Modelo de programación: Modos de Funcionamiento Usuario: Para aplicaciones de usuario Registros básicos para enteros integer unit- (datos, direcciones, códigos de condición, etc.) Registros para operaciones en coma flotante (Opcional) Registros para la unidad MAC (Multiply-Accumulate Unit) (Opcional) Registros para la unidad EMAC (Enhanced MAC) (Opcional) Supervisor: Para programadores del sistema Registros de modo usuario+sr+pila de supervisor Registros de configuración (direccionamiento, memoria, etc.) 16

9 Modelo en modo usuario: Reg. Datos (I/III) 8 Reg. Datos (D0-D7) de 32 bits X N Z V C Reg. CCR 7 Reg. Direcciones (A0-A6) de 32 bits 1 Reg. Dirección - Pila (A7) Reg. Contador de Programa (PC) de 32 bits Reg. de Códigos de Condición (CCR) de 8 bits D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4 A5 A6 A7 PC Reg. Datos Reg. Direcciones propósito general Registro de Pila Reg. Contador de Programa (PC) 17 Modelo en modo usuario: Reg. Datos (II/III) 8 Registros de datos (D0-D7) de 32 bits Pueden actuar como registros de: 32 bits - Longword (palabra larga o doble palabra) (L) 16 bits - Word (palabra) (W) 8 bits Byte (B) Se puede operar sobre ellos a nivel de bit Pueden funcionar como registros índice en algunas instrucciones 18

10 Modelo en modo usuario: Reg. Datos (III/III) En operaciones de 16 y 8 bits el contenido de los bits superiores queda inalterado LONG 32 bits WORD 16 bits BYTE 8 bits Dn bit de signo del LONG bit de signo del WORD bit de signo del BYTE Sistemas Electrónicos Digitales I. Departamento de Electrónica 19 Modelo en modo usuario: Reg. Direcciones (I/II) 8 Registros de direcciones (A0-A7) de 32 bits A0-A6 de propósito general A7 registro de pila hardware Pueden funcionar como Registros índice Registros de direcciones base: capacidad de direccionamiento de 4G Registros de pila software Sistemas Electrónicos Digitales I. Departamento de Electrónica 20

11 Modelo en modo usuario: Reg. Direcc (II/II) Pueden actuar como registros de: 16 bits: se produce la extensión del bit de mayor peso 32 bits LONG 32 bits WORD 16 bits An Sistemas Electrónicos Digitales I. Departamento de Electrónica 21 Modelo en modo usuario: Reg. Códigos de Condición CCR: byte bajo del reg. SR (supervisor. Formado por 5 bits significativos en la V2: extensión, Negativo, Zero, overflow y Carry P X N Z V C P disponible en núcleo V3 Sistemas Electrónicos Digitales I. Departamento de Electrónica 22

12 Modelo en modo usuario: Reg. Contador de Prog. Registro de 32 bits Contiene la dirección de la instrucción en ejecución: Se actualiza automáticamente para la ejecución de la instrucción siguiente En procesos de excepción, o saltos, el procesador lo inicia a la dirección de la instrucción a ejecutar Se utiliza como puntero en los modos de direccionamiento relativos 23 Modelo en modo usuario: Reg. Coma Flotante 8 registros de datos de 64 bits (FP0-FP7) Registro de control, de 32 bits (FPCR) Registro de estado, de 32 bits (FPSR) Registro de dirección de instrucción, de 32 bits (FPIAR) 24

13 Modelo en modo usuario: Reg. EMAC Registro de estado, de 32 bits (MACSR) Registro acumulador, de 32 bits (ACC) y de expansión Registro de máscara, de 32 bits (MASK) 25 Modelo en modo supervisor Acceso a todos los registros de usuario Registros adicionales Registro de estado, SR Puntero de pila de supervisor Puntero a tabla de vectores Punteros a direcciones base de SRAM y Flash 26

14 Modelo en modo supervisor: Reg. Estado (I/II) Registro de estado (SR) de 16 bits Byte de sistema (8 bits) modificables en modo supervisor CCR (8 bits) modificables en cualquier modo (ya explicados) Byte del sistema CCR (Reg. de Códigos de Condición) T S M I 2 I 1 I 0 X N Z V C No tienen función asignada Acarreo Desbordamiento Cero Signo Extensión Mascara de interrupción 0 Mascara de interrupción 1 Mascara de interrupción 2 Master/interrupción Estado Traza 27 Modelo en modo supervisor: Reg. Estado (II/II) Byte de sistema Traza T (bit 15): si está activo el up se encuentra en modo traza Supervisor S (bit 13): si está activo indica que el up se encuentra en modo supervisor, sino en modo usuario Máster M (bit 12): Es borrado cuando se produce una excepción por interrupción Máscara de interrupción (bits 10-8): Define la prioridad de las interrupciones. Cualquier petición de interrupción es inhibida si su nivel de solicitud es menor o igual al de la máscara, excepto las de nivel 7, que no se pueden enmascarar 28

15 Modelo en modo supervisor: Reg. Pila A7 es del registro de pila en cualquiera de los modos, usuario o supervisor, pero hay una pila por cada modo El registro other_a7 es una copia del puntero de pila del modo contrario al que se encuentra el procesador: Modo Supervisor: A7=puntero de pila de supervisor other_a7=puntero de pila de usuario Modo Usuario A7=puntero de pila de usuario other_a7=puntero de pila de supervisor 29 Almacenamiento de datos: Tipos de datos Datos de tipo entero: bits (1), Bytes (8 bits), Words (16 bits), Longwords (32 bits) Se manejan a través de los registros de datos Dn y direcciones An Datos en coma flotante (el núcleo debe disponer de FPU) y pueden ser en simple o doble precisión Números normalizados: positivos y negativos Zeros: +0.0 y -0.0 Infinitos: reales fuera de rango NAN: Not-A-Number, datos sin interpretación matemática Números NO normalizados: cercanos al mínimo representable 30

16 Almacen. de datos: Organización de memoria (I/III) Organización de datos en memoria: big endian A cada byte le corresponde una dirección, cumpliéndose que los bytes más altos se almacena en las direcciones más bajas Los bytes independientes se pueden almacenar en cualquier dirección Los words (2 bytes) se almacenan en direcciones pares Los longwords (4 bytes) se alinean a partir de direcciones múltiplos de 4 La memoria se estructura en 4 bancos de tamaño byte 31 Almacen. de datos: Organización de memoria (II/III) 32

17 Almacen. de datos: Organización de memoria (III/III) 33