TEMA 2: CONVERSIÓN A/D Y D/A

Transcripción

1 TEMA 2: CONVERSIÓN A/D Y D/A INTRODUCCIÓN A lo largo del tema anterior, tuvimos ocasión de comprobar como la mayoría de los transductores ofrecían a su salida señales eléctricas del tipo analógico. Sin embargo, el procesamiento de dichas señales es, generalmente, llevado a cabo por equipos digitales: microprocesadores, microcontroladores, ordenadores, etc. Por ello se hace necesario una conversión del tipo señal analógica a señal digital, con lo que la información suministrada por el transductor podrá ser tratada digitalmente, con las ventajas que ello ofrece: económicas, potencial de procesamiento, etc. El resultado del procesamiento digital es un conjunto de palabras en binario, que deberán ser aplicadas a los elementos actuadores correspondientes y que, por lo general, suelen responder a señales analógicas. De nuevo tenemos la necesidad de llevar a cabo una conversión; en este caso será contraria a la anterior: señal digital a señal analógica. Estos tipos de conversión se utilizan ampliamente en los sistemas de control electrónico: telemetría, adquisición de datos, control de procesos, etc. En la figura 2.1. se puede observar un esquema general de lo anteriormente expuesto, en el que el sistema real es el entorno que genera la supuesta señal física que una vez es detectada por el transductor correspondiente, queda como señal eléctrica de carácter analógico. A su vez, el resultado obtenido del procesador digital, debe aplicarse al actuador adecuado, previa conversión digital/analógica. Fig Control de un Sistema Real mediante procesador digital. CONVERSIÓN A/D Y D/A 2.1

2 Todo lo expuesto, responde a un modelo de tratamiento de la información cada vez más implantado, que justifica sobradamente la necesidad de conocer el funcionamiento de los conversores analógico-digital y digital-analógico CONVERSORES DIGITAL-ANALÓGICOS (Digital to Analogic Converter, DAC) Un conversor D/A (DAC) es un dispositivo que recibe una información digital en forma de una palabra de n-bits, y la transforma en una señal analógica. La transformación se realiza mediante una correspondencia entre 2 n combinaciones binarias posibles en la entrada y 2 n tensiones (o corrientes) discretas obtenidas a partir de una tensión de referencia (V REF ). La señal analógica así obtenida no es una señal continua, sino que se obtiene un número discreto de escalones a consecuencia de la discretización de la entrada, tal como puede observarse en la curva de transferencia ideal de un DAC de la figura 2.2. Fig Curva de transferencia ideal de un DAC. En esta figura podemos observar que al pasar de una configuración digital a la siguiente (M M + 1) la salida analógica se incrementa en un valor "q", conocido como intervalo de cuantificación y que se definirá con más profundidad posteriormente. Otra forma de expresarlo es diciendo que a la variación de 1 LSB le corresponde una variación de "q". LSB (Least Significant Bit) significa bit de menor peso, por lo que una variación de 1 LSB se corresponde con la mínima variación que se puede dar en el código digital de entrada. Existen varios tipos de DAC's, pudiéndose hacer una clasificación inicial que tenga en cuenta la forma de aplicar la información digital a la entrada: - DAC serie: Son aquellos DAC's en los que la información digital a convertir es aplicada a un sólo terminal de entrada, bit a bit. La escasa precisión y resolución de este tipo de DAC ha hecho que ya no se utilicen prácticamente. CONVERSIÓN A/D Y D/A 2.2

3 - DAC paralelo: Son aquellos DAC's en los que la información digital de entrada se aplica por palabras (conjuntos de bits). La mayor velocidad de conversión, así como las óptimas resoluciones que se obtienen con estos DAC's, hará que centremos nuestro estudio en ellos. La función de transferencia de un DAC puede resumirse así: SEÑAL ANALOGICA DE SALIDA (V oi) K VALOR DECIMAL DE CADA PALABRA DEL CODIGO DIGITAL DE ENTRADA EL "CHIP" DAC. DIAGRAMA DE BLOQUES INTERNO Desde el punto de vista externo un circuito integrado que contenga un DAC se puede representar genéricamente según aparece en la figura 2.3. Fig Terminales típicos del "chip" DAC. - ENTRADAS DE CONTROL Y AJUSTE: Permiten un control de los circuitos internos en los DAC más complejos, especialmente de los LATCH's en aquellos que son compatibles con microprocesadores. Además se dispone de unos terminales para un ajuste previo del circuito (fondo de escala, cero, etc.). - V REF : Junto al código digital de entrada, controla el valor de la tensión o intensidad de salida. Ha de tener gran precisión. CONVERSIÓN A/D Y D/A 2.3

4 - DGND y AGND: Son los terminales sobre los que referimos los valores de la tensión de entrada (bits) y la tensión o corriente de salida (analógica), respectivamente. La tensión de alimentación de la parte digital es la que define la compatibilidad del DAC con las diferentes familias lógicas (TTL, CMOS, etc.). El diagrama de bloques interno de un DAC suele responder al mostrado en la figura 2.4. y la función de las diferentes partes se describe a continuación. Fig Diagrama de bloques interno de un DAC. - INTERFACE DIGITAL: Adapta los niveles lógicos de las entradas a los niveles requeridos por las entradas de los conmutadores electrónicos. Esta interfaz de entrada puede incluir, en algunos casos, latches que se encargan de retener la información de entrada. - CONMUTADORES ELECTRÓNICOS: Son controlados por el código digital de entrada, es decir, estarán en una u otra posición según el bit que reciben sea 1 o 0. - RED RESISTIVA DE PRECISIÓN: Es la encargada de realizar una suma ponderada de tensiones o corrientes, en función del número y posición de los unos y ceros del código digital de entrada. - FUENTE DE REFERENCIA: Establece el factor de escala (K) en la conversión digital/analógica CÓDIGOS BINARIOS USADOS EN LOS DAC S En función del signo que pueda adoptar la salida de un DAC, estos se pueden clasificar en unipolares y bipolares. En los DAC bipolares, la señal analógica de salida podrá ser positiva o negativa y por tanto tendrá valores por encima y por debajo de cero. Sin embargo en los DAC unipolares, la señal analógica de salida variará siempre dentro de los valores positivos o de los negativos pero no podrá tomar valores en ambos. CONVERSIÓN A/D Y D/A 2.4

5 De acuerdo con esto, los DAC unipolares suelen trabajar con entradas en binario natural y en BCD, mientras que los DAC bipolares utilizan códigos binarios que incluyen el signo del número, especialmente el complemento a TIPOS DE DAC S La diferencia entre los distintos tipos de DAC s, suele establecerse en el modelo de red resistiva que implementan, siendo el resto de los elementos internos, de características similares en la mayoría de los modelos (figura 2.4.) DAC con red R-2R en escalera Este DAC utiliza una red resistiva constituida por un conjunto de resistencias con dos únicos valores: R y 2R. Esta característica hace de este DAC uno de los más utilizados, por su fácil implementación. En la figura 2.5. se puede observar el esquema de un DAC tipo R-2R con salida en forma de tensión, ya que el amplificador operacional hace la función de conversor I OUT V OUT.. Fig DAC con red R-2R en escalera y salida de tensión Sobre este circuito podemos destacar lo siguiente: - Los conmutadores electrónicos actúan, normalmente, del siguiente modo: cuando un B i está a 1, su conmutador estará posicionado a la izquierda, aplicando a la resistencia una tensión V REF ; si B i = 0, el conmutador se posiciona a la derecha y la resistencia recibe cero voltios. CONVERSIÓN A/D Y D/A 2.5

6 - La salida en forma de tensión (V OUT ) no está siempre disponible. Habrá DAC s cuya salida será en forma de corriente (I OUT ), siendo el usuario el que deberá añadirle el correspondiente amplificador operacional para hacer la conversión corriente a tensión. - En el circuito no se ha dibujado la interface digital para no complicarlo innecesariamente. Los chips comerciales añaden circuitos analógicos y digitales que mejoran sustancialmente sus características. - La V REF es una tensión muy estable y podrá ser negativa o positiva. El análisis eléctrico del circuito se lleva a cabo mediante la aplicación n-veces (una por cada bit) del Teorema de Thevenin a la red resistiva, sumando los resultados mediante el Teorema de Superposición. De este modo, la salida en tensión del DAC de la figura 2.5. viene dada por la expresión, V OUT R F 3R 2 n V REF (B 0 #20 B 1 #2 1...B n 1 #2n 1 ) siendo la salida en corriente, I OUT V OUT R F V REF 3R 2 n (B 0 #20 B 1 #2 1...B n 1 #2n 1 ) Podemos comprobar que en el paréntesis se tendrá siempre el valor decimal del código digital de entrada, siendo K lo que multiplica a dicho paréntesis. Con ello, las expresiones anteriores responden a la función de un DAC, referida al inicio del apartado 2.2. DAC con red R-2R en escalera invertida Este DAC utiliza el mismo tipo de red resistiva que el anterior, cambiando únicamente los puntos a los que se conecta V REF. En la figura 2.6. podemos ver el circuito correspondiente a este tipo de DAC con salida en forma de corriente. Cuando B i = 0, el conmutador está a la derecha y no aporta corriente a la I OUT. Sin embargo cuando B i = 1, el conmutador se sitúa a la izquierda, aportando al valor final de I OUT una corriente ponderada, de acuerdo con la posición del bit de entrada. En tal caso la corriente de salida viene dada por la expresión I OUT V REF R 2 n (B 0 #20 B 1 #2 1...B n 1 #2n 1 ) que responde a la conversión digital-analógica esperada. CONVERSIÓN A/D Y D/A 2.6

7 Fig DAC con red R-2R en escalera invertida y salida de corriente. Como se ha visto en los dos DAC s analizados, lo que importa es que la corriente/tensión de salida sea la suma ponderada de las corrientes/tensiones de los bits de entrada que están a 1. En ambos casos se ha conseguido esto mediante una estructura R-2R. Sin embargo hay otros métodos para hacer que el aporte de corriente/tensión al valor final se haga también ponderadamente: con generadores de corriente ponderados individuales para cada bit o con resistencias de valores R-2R-4R-8R n-1 R formando un amplificador sumador inversor. El primer caso será el DAC con fuentes de corriente ponderadas y el segundo el DAC con resistencias ponderadas. El inconveniente de estos últimos modelos de DAC se centra esencialmente en la precisión requerida para las resistencias y la no estandarización de sus valores OTROS TIPOS DE DAC S: CONVERSIÓN INDIRECTA O SECUENCIAL Los DAC s descritos en el apartado anterior pertenecen a los conocidos como de conversión directa o simultanea, es decir, su salida analógica varía al ritmo que lo hace la entrada digital. Los DAC s de conversión indirecta o secuencial se caracterizan por una mayor complejidad interna, solucionando sin embargo, los problemas principales que presentaban los DAC s de conversión directa: valores resistivos no estandarizados y elevadas relaciones entre las resistencias, elevado número de ellas (sobre todo en los R-2R), cambios bruscos en los consumos al cambiar la configuración digital de entrada, etc. Los DAC s de conversión indirecta o secuencial suelen basarse en la generación de impulsos con un ciclo de trabajo variable. El diagrama de bloques de un DAC de éste tipo es el mostrado en la figura 2.7. Básicamente, con este sistema lo que se persigue es que a la salida del comparador (V 1 ) se obtenga una señal de periodo constante (T), pero con una duración a nivel alto (t x ) proporcional a la palabra digital de entrada: CONVERSIÓN A/D Y D/A 2.7

8 t x K VALOR DECIMAL EQUIVALENTE DE CADA PALABRA DIGITAL DE ENTRADA Fig DAC por generación de impulsos de duración variable. El funcionamiento del circuito sería el siguiente: El contador hace cíclicamente la cuenta desde cero hasta su valor máximo a una velocidad impuesta por el reloj CK y la duración de esta cuenta es la que define el periodo T. Mientras el valor digital de la entrada (X) esté por encima del que sale por el contador (Y), V 1 = 1 y el multiplexor (MX) mantendrá a su salida el valor de V REF (V 2 = V REF ). Cuando el valor de Y supere al de X, V 1 = 0 y V 2 = 0 (masa). El último paso es promediar V 2 mediante un filtro paso bajo. El valor de salida, V OUT, será proporcional al ciclo de trabajo de cada pulso (V 2 ) dentro de cada periodo (T). Así podemos expresar el valor de salida como: V OUT V REF T K VALOR DECIMAL EQUIVALENTE DE CADA PALABRA DIGITAL DE ENTRADA En la figura 2.8. se puede observar la evolución de las principales señales descritas anteriormente y para tres casos diferentes. Podemos observar, de izquierda a derecha como el valor medio (V OUT ) de la salida analógica disminuye, siguiendo la misma evolución que la señal digital a convertir (X). El principal inconveniente de este tipo de DAC de conversión indirecta, radica en su lentitud, es decir, los valores que formarán la señal analógica de salida no se podrán obtener a un ritmo tan elevado como en los DAC de conversión directa. Para mejorar la respuesta de este DAC, se utiliza el DAC estocástico, que con el mismo principio de funcionamiento ofrece una velocidad de trabajo superior. La diferencia entre ambos tipos de DAC se centra en que el estocástico no genera la señal Y (figura 2.7.) mediante un contador sino mediante un generador de secuencias seudoaleatorias: los sucesivos estados no CONVERSIÓN A/D Y D/A 2.8

9 se pueden predecir, pero las secuencias se repiten cada cierto tiempo, T, que es perfectamente conocido. Fig Señales y valores principales en el DAC de la Fig para tres valores DESCRIPCIÓN DE UN DAC COMERCIAL: DAC 0800 Para concretar algunos aspectos sobre DAC s, vamos a estudiar un DAC real, en concreto el DAC 0800 (National Semiconductor) que tiene 8 bits de entrada. En la figura 2.9. se muestra la composición interna de este chip, con indicación de todos sus terminales. El circuito está formado por un conjunto de transistores cuya corriente de colector está binariamente ponderada, es decir, sus valores son múltiplos o submúltiplos de las potencias de dos 1. Además tiene 8 conmutadores controlados por otros tantos bits de entrada. En un análisis más detallado, el DAC 0800 se observa que dispone de: - Dos salidas complementarias, I o e I o, cuyo valor viene dado por las siguientes ecuaciones: I o I REF 256 (27 #B #B 2...2#B 7 B 8 ) I o I REF 256 (27 #B #B 2...2#B 7 B 8 ) 1 Esto se consigue mediante la red R-2R que se aplica a los emisores de los transistores. CONVERSIÓN A/D Y D/A 2.9

10 Fig Diagrama funcional del DAC Dos entradas de referencia, V REF(+) y V REF(-), que se aplicarán a sus terminales respectivos de la forma indicada en la figura 2.10, Fig Obtención de las corrientes de referencia en el DAC a) Tensión de referencia positiva. b)tensión de referencia negativa. CONVERSIÓN A/D Y D/A 2.10

11 y que definirán los valores de I REF según la ecuación I REF V REF R REF - Una entrada V LC (pin 1) que permite fijar los valores lógicos requeridos en las entradas digitales. Esto facilita la realización de interfaces con diferentes familias lógicas: TTL, CMOS, ECL, HTL, etc. - Un terminal de compensación (pin 16). El fabricante recomienda conectar un condensador de 0 01 µf entre este terminal y el de alimentación negativa (pin 3). El circuito, además, requiere para su funcionamiento tensiones de alimentación simétricas, V + y V -, en el margen de ± 4 5 a ± 18 v. Para obtener una salida en forma de tensión, a la salida del DAC 0800 (en forma de corriente) se podrá acoplar un amplificador operacional, según se indicó anteriormente en el análisis que se hizo para la figura CONEXIÓN DE UN DAC A UN MICROPROCESADOR La complejidad de la conexión entre un DAC y un microprocesador no siempre es la misma, pues depende, esencialmente, de las características del primero. Así, la interfaz entre un DAC y un microprocesador incluye una parte hardware y otra software, interesando en este caso la primera. El hardware incluso puede que no exista si el DAC está desarrollado especialmente para ser compatible con una determinada familia de microprocesadores, llevándose a cabo un simple conexionado de conductores entre ambos chips. Sin embargo, en este apartado vamos a suponer un caso general, en el cual el DAC no cuenta con una interfaz completa para interconectarlo al microprocesador, por lo que tendremos que añadir algunos elementos que formarán la interface entre ambos chips. En general, se pueden considerar dos casos: - El número de bits (entradas) del DAC coincide o es menor que el número de bits del bus de datos del µp. - El número de bits del DAC es mayor que el del bus de datos del µp. En el primer caso la solución es inmediata y se refleja en la figura (a). El LATCH, en los casos de mayor compatibilidad, suele estar incluido en el propio DAC, indicándolo así el fabricante. Aquí el DAC se comporta como un dispositivo de salida cualquiera, al que se asigna una dirección en el mapa de memoria o de E/S del entorno microprocesador. CONVERSIÓN A/D Y D/A 2.11

12 Fig Conexión de un DAC a un µp. Caso en que el número de bits del DAC sea inferior o igual al del bus del µp. (b) Diagrama de tiempos del proceso de escritura sobre el DAC. El proceso de conversión queda resumido en el cronograma de la figura 2.11.(b). El µp envía la dirección que identifica al DAC, los datos digitales y la señal que indica la operación a llevar a cabo (escribir) en dicho dispositivo, R / W = 0. Con todas estas señales la LÓGICA DE CONTROL le da al LATCH la orden de retener la información que le llega del BUS DE DATOS. Esta retención tiene un doble objetivo: por un lado permite que la entrada digital esté presente en el DAC el tiempo necesario para que lleve a cabo la conversión y por otro que se vayan estabilizando nuevos datos en el BUS para la siguiente palabra a convertir. Cuando el número de bits del DAC es superior al del BUS DE DATOS del µp, la solución adoptada suele ser similar a la que se muestra en la figura En este caso se supone que el número de bits del DAC no supera al doble de los del BUS DE DATOS. En la configuración dada en dicha figura, los datos se deben enviar al DAC en dos operaciones de escritura consecutivas. En la primera operación de escritura el µp transfiere los datos al LATCH INTERMEDIO y por tanto la entrada del DAC no se altera. En el segundo ciclo de escritura se realizan dos operaciones simultaneas: se transfiere el contenido del bus de datos del µp al LATCH-1 y el contenido del LATCH INTERMEDIO al LATCH-2. De esta forma la información de entrada a todos los bits del DAC llega simultáneamente. CONVERSIÓN A/D Y D/A 2.12

13 Fig Conexión de un DAC a un µp cuando el número de bits del DAC es superior al del bus de datos del µp. Si no se utilizara el LATCH INTERMEDIO, un grupo de bits del DAC sería actualizado antes que otro grupo y por tanto en el intervalo de tiempo que media entre ambas actualizaciones, en la salida del DAC se produciría un transitorio. Este transitorio será por tanto más acusado cuanto más pequeño sea el tiempo de conversión del DAC (menor tiempo de respuesta), en comparación con el intervalo de tiempo que media entre las dos operaciones de escritura del µp. Por último, reseñar en este apartado que, si bien los datos y demás señales digitales se han supuesto que son suministrados por un µp, bien podría ser válida toda la exposición si la información digital viniese dada por el puerto de comunicaciones de un ordenador. Lógicamente, si el puerto elegido fuese el serie, habría que convertir la información a paralelo, teniendo en cuenta que los DAC con entrada serie no son los habituales en estos usos PARÁMETROS DE UN DAC Resumimos en este punto la información más importante que los fabricantes de DAC suelen dar respecto a definiciones y tipos de errores en estos dispositivos. - Resolución: Es el mínimo cambio incremental de la variable analógica de salida. Su valor se obtiene dividiendo la máxima variación de la salida por el número total de combinaciones de entrada. La resolución coincide, por tanto, con el valor de la señal analógica de salida correspondiente al bit menos significativo (LSB). Así por ejemplo, suponiendo un DAC unipolar, la variable de salida puede variar entre 0 y 5 v. (fondo de escala) y el número de bits de entrada es de 8: la resolución será 5/2 8 = 19 5 mv. - Fondo de escala (FS): El fondo o final de escala de salida de un DAC es la máxima corriente o tensión de salida que se puede obtener de dicho DAC. Para un conversor binario, el fondo de escala se alcanzará cuando todas las entradas estén a 1. Generalmente el FS está un valor q por debajo del de saturación del circuito de salida del DAC. CONVERSIÓN A/D Y D/A 2.13

14 - Margen dinámico de la señal de salida: Es el margen de corrientes o tensiones que se pueden obtener en las salidas. En los DAC con salida de tensión, el margen dinámico puede ser variado por el usuario mediante modificaciones en la red externa. - Glitch: Es una respuesta transitoria que puede aparecer en la señal de salida durante la transición de un código a otro. Su valor se expresa como el producto de la intensidad o tensión de salida por unidad de tiempo, V#ns ó ma#ns. Ver figura Tiempo de establecimiento (t s ): Generalmente se especifica para un cambio de cero a final de escala y es el tiempo que transcurre desde que la señal analógica de salida pasa por el 50% del valor final que debe alcanzar hasta el instante en que dicha salida alcance el valor final con un cierto margen de error específico. La figura muestra gráficamente la medida de t s. Fig Respuesta transitoria (GLITCH) y tiempo de establecimiento (t s ) en un DAC. - Error de offset: Es la señal de salida del DAC con entrada de código cero ( ). Este error es debido a la existencia de una traslación de la característica real respecto a la ideal (figura 2.14 a). Este error es posible corregirlo mediante el ajuste de un potenciómetro de regulación de cero externo al chip. - Error de ganancia: Representa la diferencia entre las pendientes de las funciones de transferencia ideal y real (figura 2.14 b). Esta diferencia suele tomarse para el nivel de salida correspondiente a FS-1LSB, supuesto que no exista error de offset. El error de ganancia también puede ser corregido mediante el ajuste de un potenciómetro. - Error de linealidad: Este error se manifiesta cuando ante incrementos iguales en el código digital de entrada, se producen incrementos desiguales en la señal analógica de salida (figura 2.14 c). CONVERSIÓN A/D Y D/A 2.14

15 - Error de monotonicidad: Es un caso extremo del error de linealidad y se manifiesta cuando, para combinaciones binarias de entrada crecientes, la salida analógica se muestra en algún instante decreciente. (Figura 2.14 d). Fig Representación de los errores de un DAC. (a) Offset. (b) Ganancia. (c) Linealidad. (d) Monotonicidad CONVERSORES ANALÓGICO-DIGITALES (Analogic to Digital Converter, ADC) La misión de un conversor A/D (ADC) es obtener una representación digital (conjunto de unos y ceros) de una magnitud analógica. Las operaciones necesarias para convertir una señal analógica en un conjunto de códigos digitales, son las siguientes: - MUESTREO: Mediante esta operación se obtienen los valores instantáneos de la señal analógica. La frecuencia de MUESTREO debe ser de un valor tal, que en el proceso inverso, se asegure la completa reconstrucción de la señal original. Esta frecuencia de MUESTREO (f m ) viene impuesta por el Teorema de Nyquist, que obliga a que sea, por lo menos, el doble de la máxima frecuencia (f max ) presente en la señal que va a ser digitalizada. f m 2 f max - RETENCIÓN: Esta operación es necesaria para que el valor instantáneo de la muestra se mantenga durante el tiempo empleado por el ADC para la conversión. CONVERSIÓN A/D Y D/A 2.15

16 Una gran mayoría de los chips ADC utilizados hoy en día traen incluida la circuitería necesaria para llevar a cabo los dos pasos descritos; sin embargo, en otros casos, habría que añadir externamente dicha circuitería. - CUANTIFICACIÓN: Como los valores de las muestras obtenidas mediante el MUESTREO de la señal analógica pueden ser infinitos, y el número de bits (n) de salida del ADC es finito, es necesario realizar una correspondencia entre tramos de valores de la señal analógica y estados digitales posibles con n bits. A esta correspondencia se le conoce con el nombre de cuantificación. Fig (a) Cuantificación con redondeo. (b) Error de cuantificación para este caso. CONVERSIÓN A/D Y D/A 2.16

17 El principio de cuantificación de una señal analógica se entiende mejor con la ayuda de la gráfica de la figura 2.15 (a). Obsérvese que por efecto de la cuantificación, cada conjunto de valores de la señal analógica comprendida en el intervalo V i - V i + 1, resulta cuantificado siempre al mismo nivel q i. Al intervalo V i V i = q, se le denomina intervalo de cuantificación. El valor de q queda fijado a partir del valor máximo, V, o fondo de escala positivo (FS), y del valor mínimo, -V (- FS), de la señal analógica, además del número N de posibles niveles de salida del cuantificador: q V ( V) N 2V N 2FS N Cuando la señal analógica de entrada es unipolar, por ejemplo si varía entre 0 y V (FS), entonces: q V N FS N Lógicamente, este proceso lleva consigo un error de cuantificación, cuya representación viene dada en la figura 2.15 (b). El valor (cuadrático medio) de este error es E q 2 12 observándose como a menor valor de q (más bits a la salida) el error cometido por la necesaria cuantificación también disminuye. Todo lo expresado hasta aquí respecto a la cuantificación, se ha referido a la cuantificación con redondeo, la más utilizada en la conversión A/D. - CODIFICACIÓN: Es el proceso en el cual se asigna un conjunto de bits (código digital) a cada uno de los N niveles de cuantificación. Si a la entrada del ADC aparecen valores sólo positivos o sólo negativos, se utilizarán para la salida digital los códigos unipolares (binario natural y BCD); si la entrada al ADC es una señal analógica con valores positivos y negativos se utilizarán los códigos bipolares (SVA, C2, etc.). En un ADC, el valor analógico equivalente al bit de menor peso (LSB) será: 1LSBq FS N siendo N el número de combinaciones posibles del código digital de salida. Si, por ejemplo, este fuese el binario natural de 4 bits, tendríamos: CONVERSIÓN A/D Y D/A 2.17

18 1LSBq FS 2 FS 4 16 siendo FS (Full Scale) el valor a fondo de escala de la señal analógica de entrada al ADC. Otra característica a tener presente es que el valor de la tensión correspondiente a la palabra digital más alta del código ( en binario natural) de salida es (N - 1)q. Esto supone que en el proceso inverso de conversión (digital-analógico), nunca se alcanza el valor de FS, ya que: (N 1)q(N 1) FS N FS FS FS 1LSB N En efecto, suponiendo un FS = 5 v y 8 bits de salida en un ADC, tendremos 1LSBq si ahora le aplicamos el máximo valor de entrada a un DAC de 8 bits con el mismo FS (5 v), tendríamos 2 n N máximo valor binario con 8 bits: 255 = N - 1 q valor analógico de salida para todo 1 : 5 (N 1)q255# 98FS 1LSB Esto nos recuerda el error de cuantificación que sufre una señal analógica al ser digitalizada, y que se manifiesta en el proceso inverso. Clasificación de los ADC s La clasificación más importante que se puede hacer de los ADC s, es atendiendo a la forma en que presentan la información a la salida: CONVERSIÓN A/D Y D/A 2.18

19 - Salida paralelo - Salida serie - Salida temporal Los ADC s con salida paralelo se caracterizan porque suministran simultáneamente y en terminales independientes la combinación binaria correspondiente al valor analógico de la señal de entrada. Los ADC s con salida serie se suelen obtener mediante la serialización de la información de salida de un ADC paralelo, por lo que su estudio no merece una especial atención. Este tipo de ADC s resultan de interés en aplicaciones en las que la información digital va a ser transmitida a distancia. Los ADC s con salida temporal convierten una variable analógica en una secuencia de impulsos cuya frecuencia o duración es proporcional a la amplitud de la señal de entrada. Este tipo de conversores suelen venir bajo la denominación de conversores tensión-frecuencia y se caracterizan por su gran sencillez. Como el Control de Procesos lo que se desea tener es el valor digital de una magnitud analógica, este tipo de ADC s no resulta, en principio, de nuestro interés, por lo que prescindiremos de su estudio ADC S CON SALIDA PARALELO Este tipo de conversores es el más utilizado y se puede clasificar en - ADC s de lazo abierto - ADC s de lazo cerrado Fig ADC s de salida paralelo: (a) en lazo abierto, (b) en lazo cerrado. En los primero no existe realimentación interna, obteniéndose la información digital de forma directa (figura 2.16 (a)). CONVERSIÓN A/D Y D/A 2.19

20 En los segundos (figura 2.16 (b)) existe una lazo de realimentación del que forma parte un DAC. En ellos los procesos de cuantificación y codificación se realizan de forma simultanea, obteniéndose una secuencia de números digitales que son convertidos a un valor analógico, el cual es comparado con la entrada. La salida digital será el valor más próximo EL CHIP ADC CON SALIDA PARALELO Aunque no todos los chips ADC son exactamente iguales (cada uno presentará ciertas peculiaridades), se puede dar una disposición básica válida para un gran número de conversores. Así, en la figura se representan los terminales exteriores más comunes de un ADC. Fig Terminales característicos de un chip ADC. La función de cada uno de estos terminales se resume a continuación: - TENSIONES DE ALIMENTACIÓN: normalmente estos chips se alimentan con tensiones bipolares en su parte analógica y unipolar en su parte digital. - TENSIONES DE REFERENCIA: es necesaria en aquellos casos en los que no se obtiene internamente. Ha de ser muy estable y precisa. - ENTRADA ANALÓGICA: entre este terminal y la masa analógica (AGND) es por donde se aplica la señal a convertir. - SALIDA DIGITAL: tiene tantos terminales como bits de salida, además del terminal de referencia digital (DGND). Algunos chips disponen de salidas tri-state controladas por un CONVERSIÓN A/D Y D/A 2.20

21 terminal (OUTPUT-ENABLE). Esta particularidad facilita la conexión con otros sistemas digitales (microprocesadores, controladores, etc.). - RELOJ: se hace necesario para aquellos ADC s que llevan en su interior circuitos secuenciales. En muchos casos esta señal se genera internamente. - INICIO/FIN DE CONVERSIÓN: el proceso de conversión A/D comienza cuando se aplica un impulso en el terminal INICIO DE CONVERSIÓN. El terminal FIN DE CONVERSIÓN, tendrá un estado mientras dure la conversión y el contrario cuando ésta finalice. Estos terminales se pueden conectar mediante simples circuitos para obtener un funcionamiento ininterrumpido o continuo del ADC. - TERMINALES DE CONTROL: en los ADC s más sofisticados, estos terminales tienen múltiples funciones y en los más simples se reducen sus posibilidades, pero en general pueden controlar el tipo de código digital de salida, selección de chips (CS), lectura de datos (RD), habilitación de salida (OE), etc ADC SIMULTANEO (FLASH) Es un conversor de salida paralelo en lazo abierto, generándose los bits de salida de forma directa y simultanea, por lo que es el ADC más rápido. Vamos a considerar nosotros el modelo unipolar. Fig ADC simultaneo o tipo FLASH. CONVERSIÓN A/D Y D/A 2.21

22 Está basado en la comparación simultánea de la tensión analógica de entrada (V i ) con distintas tensiones fijas obtenidas a partir de una tensión de referencia (V REF ) y una serie de resistencias (R 1, R 2, R), tal como muestra la figura La salida de cada comparador (un A.O. en lazo abierto) puede ser un 0 o 1 dependiendo de si la V i = V (+) es mayor o menor que la tensión V (-) de cada operacional. Una vez realizada la comparación, obtenemos a la salida de los comparadores un código digital, el cual pasa por un CODIFICADOR para obtener el código binario de n bits de salida. En este caso, el proceso de cuantificación se lleva a cabo a través de los 2 n -1 comparadores. Los valores de R 1 y R 2 dependen generalmente de la magnitud que se quiera obtener para el error de cuantificación, dándose generalmente los siguientes: R 1 = 3R/2 y R 2 = R/2. Un análisis del circuito de la figura nos permitirá obtener los valores de las tensiones de cuantificación (V R1, V R2, V R3, etc.) I V REF NR ; qir V REF N ; N2 n V R1 I#R 2 q 2 V REF NR # R 2 V REF 2N V R2 3q 2 3V REF 2N V R3 5q 2 5V REF 2N yasí hasta V RN 2N q (2N 3)V REF 2N Obsérvese como con estos valores se obtiene una cuantificación por redondeo, cuya gráfica estaba mostrada en la figura 2.15 (a); en este caso se ha supuesto un ADC unipolar, por lo que nos fijaremos solamente en el primer cuadrante de dicha figura. En la siguiente tabla podemos ver la relación de valores de la señal de entrada, V i, y las variables de salida de los comparadores, donde se puede ver que V REF deberá ser V i max para que el ADC funcione correctamente. SEÑAL DE ENTRADA V i SALIDA DE LOS COMPARADORES C N-1 C N-2 C N-3... C 2 C 1 0 < V i < q/2 q/2 < V i < 3q/2 3q/2 < V i < 5q/2.... (2N - 5)q/2 < V i < (2N - 3)q/2 (2N - 3)q/2 < V i < V REF CONVERSIÓN A/D Y D/A 2.22

23 ADC DE CONTEO Y RAMPA ANALÓGICA El circuito se basa en contar los impulsos que transcurren desde que la señal en rampa analógica (que aparece a la salida del integrador), V G, pasa por un valor conocido hasta que alcanza a la señal analógica de entrada a convertir. El diagrama de bloques básico de este ADC se muestra en la figura 2.19 (a) Fig ADC de rampa analógica. (a) Diagrama de bloques. (b) Diagrama temporal de las principales señales. Para ver el funcionamiento del circuito, vamos a suponer que la entrada analógica V i es siempre positiva, que V REF < 0 y que el INTERRUPTOR ANALÓGICO se abre cuando se da la orden de INICIO DE CONVERSIÓN, cerrándose al finalizar cada una de las conversiones. CONVERSIÓN A/D Y D/A 2.23

24 La misión del circuito de muestreo/retención (S/H), que estará o no en el chip ADC, es la de mantener constante el valor de la muestra (V ih ) de la señal analógica (V i ) desde el inicio al fin de cada conversión. Para comprender mejor el modo de funcionamiento de este ADC nos vamos a referir también al diagrama mostrado en la figura 2.19 (b). Mediante un impulso de INICIO DE CONVERSIÓN, aplicado en un instante t 1, se arranca el proceso de conversión. Dicho impulso provoca la PUESTA A CERO del CONTADOR, la apertura del INTERRUPTOR ANALÓGICO y la puesta a 1 del BIESTABLE. En estas condiciones, y una vez que desaparezca el impulso de puesta a cero, el CONTADOR inicia su cuenta. Al mismo tiempo el circuito integrador GENERADOR DE RAMPA comienza, partiendo de cero, la generación de una rampa con pendiente positiva y cuya ecuación es: V G V REF RC (t t 1 ) Mientras V G < V ih, V R = 0 y Q = 1 por lo que los impulsos del RELOJ seguirán llegando al CONTADOR, prosiguiendo éste su cuenta. Cuando V G > V ih (t 2 ),V R = 1 y Q = 0, bloqueando la puerta AND los impulsos de RELOJ y el CONTADOR deja de contar. Además el circuito de CONTROL tiene conocimiento de ello, enviando al exterior la correspondiente señal de FIN DE CONVERSIÓN, cerrando el INTERRUPTOR ANALÓGICO y enviando la orden de TRANSFERENCIA. La correspondencia entre el nivel de la señal de entrada V ih y el número N de impulsos que se han contado en el intervalo t 2 -t 1 y que representa el valor digital de la entrada analógica, se puede obtener de forma inmediata, teniendo en cuenta que en el instante t 2 (fin de conversión) se cumplen las relaciones V IH V REF RC (t 2 t 1 ) t 2 t 1 NT donde T es el periodo de la señal de RELOJ. De las ecuaciones anteriores deducimos que N V ih RC V REF T KV ih lo cual pone de manifiesto que el valor de la salida digital, N, es directamente proporcional a la amplitud de la señal analógica de entrada. Si ésta fuese negativa, V REF debe ser positiva y si fuese CONVERSIÓN A/D Y D/A 2.24

25 bipolar, se incluiría un circuito que conmutase el signo de V REF en función del signo de la entrada. La simplicidad de este ADC tiene su contrapartida en la lentitud y limitada precisión que muestra ADC DE CONTEO Y DOBLE RAMPA ANALÓGICA Este tipo de ADC ofrece una precisión muy superior al anterior y su esquema de bloques se muestra en la figura 2.20 (a). Veamos el funcionamiento de este modelo, sirviéndonos también para ello de la figura 2.20 (b) y suponiendo que V i es una tensión exclusivamente positiva. Fig ADC de doble rampa analógica.(a) Diagrama de bloques.(b) Diagrama temporal de las principales señales. Al dar la orden de INICIO DE CONVERSIÓN se pone a cero el CONTADOR y el CONMUTADOR ANALÓGICO se conecta a la muestra de la tensión de entrada (V ih ) durante un tiempo fijo T 0 = T # 2 n (lo que el contador tarda en contar de 0 a su valor de desbordamiento). Al ser V ih > 0, la salida del INTEGRADOR (V c ) tiende hacia un valor negativo, por lo que V R = 1 y el CONTADOR cuenta desde cero. CONVERSIÓN A/D Y D/A 2.25

26 Durante T 0, la ecuación de la rampa V c será: V c 1 RC V ih t alcanzando V c un valor en T 0 de V C (T 0 ) 1 RC V ih T 0 1 RC V ih T#2n Al final del intervalo T 0, la señal de DESBORDAMIENTO enviada desde el CONTADOR al circuito de CONTROL, hará cambiar la posición del CONMUTADOR ANALÓGICO, y de esta forma la entrada del INTEGRADOR quedará unida a -V REF (de polaridad opuesta a V i ). Esto hace que a la salida del INTEGRADOR se genere una rampa creciente, partiendo de V c (T 0 ), cuya ecuación será: V c V ih RC T 0 V REF RC (t T 0 ) Durante este segundo tramo (t > T 0 ) el contador, partiendo de nuevo de cero, efectuará la cuenta de los impulsos de reloj, ya que V c sigue siendo negativa y por tanto V R = 1. El ciclo se interrumpe en el instante en que V c = 0 ya que esto hace que V R = 0 (COMPARADOR con V(+) a masa), bloqueando el RELOJ por medio de la puerta AND. Esta circunstancia es detectada por el circuito de CONTROL, enviando una señal de FIN DE CONVERSIÓN y transfiriendo el dato a la salida. Suponiendo que V c se hace cero transcurrido un tiempo T 1, tendremos: 0 V ih RC T 0 V REF RC (T 1 T 0 ) Suponiendo que en el intervalo T 1 - T 0 el número de pulsos que llegan al CONTADOR es N, se cumplirá T 1 - T 0 = N # T siendo T el periodo de RELOJ y N la palabra digital equivalente al valor analógico de la señal de entrada. Teniendo en cuenta las últimas expresiones y que T 0 = T # 2 n, obtenemos N 2n V REF V ih KV ih CONVERSIÓN A/D Y D/A 2.26

27 con lo que el valor digital de salida (N) es directamente proporcional al valor analógico de entrada (V ih ) e independiente de R, C y T, mostrando ello su mayor precisión respecto al ADC de rampa anterior ADC CON RAMPA BINARIA (EN ESCALERA) El esquema de bloques de este tipo de ADC se muestra en la figura Fig Esquema de un ADC de rampa binaria. Consideramos que, inicialmente, el CONTADOR está a 0. Esto implica que la señal analógica de salida del DAC (V c ) es la menor posible. Así, a la entrada del comparador tenemos que V ih > V c y por tanto V o = 1, pasando los impulsos del RELOJ, por medio de N 1, al CONTADOR. La progresión del CONTADOR hace que a la salida del DAC se genera una salida analógica en forma de rampa (binaria o en escalera). Cuando dicha rampa (V c ) alcance el valor de la entrada analógica a convertir (V ih ), se produce la desigualdad V ih < V c y por tanto V o = 0, con lo que ahora los pulsos del RELOJ pasan al CIRCUITO DE CONTROL mediante N 2, avisándole del fin de la conversión. Ahora el CIRCUITO DE CONTROL mandará la orden de TRANSFERENCIA al REGISTRO de salida y el RESET al contador. Con todo ello, ya tenemos a la salida el valor digital equivalente a la entrada analógica V ih. A partir de aquí, se procede de nuevo a la conversión A/D de otra muestra de la señal analógica de entrada. Un inconveniente importante de este tipo de ADC s es su lentitud. Obsérvese que el tiempo de conversión es directamente proporcional a la magnitud de la señal analógica a convertir (siendo máxima para FS) ya que el CONTADOR siempre inicia su cuenta desde cero. CONVERSIÓN A/D Y D/A 2.27

28 Para conseguir tiempos de conversión pequeños sería necesario utilizar frecuencia de reloj muy elevadas ADC DE CONTEO CONTINUO (RAMPA CONTINUA) Este tipo de ADC, cuyo diagrama de bloques se muestra en la figura 2.22, tiene el mismo principio de funcionamiento que el de rampa en escalera. La única diferencia reside en que en lugar de partir siempre la cuenta de cero, ésta, en cada inicio de conversión, parte del último valor que tuviera, incrementándose o decrementándose para tratar de seguir las variaciones de la señal analógica a convertir. De esta forma se consigue reducir el tiempo de conversión, ya que la probabilidad de que los valores de dos muestras consecutivas de la señal analógica estén próximas es alta, sobre todo en señales de variación lenta. Cuando la señal de entrada (V i ) es de variación muy rápida o cuando ésta proceda de canales de información distintos, y por tanto las sucesivas muestras no tienen por qué estar próximas, este tipo de conversores no es adecuado. Fig Esquema de un ADC de conteo continuo. Según vemos en la figura 2.22., en este ADC no se hace tan imprescindible un circuito de control para describir su funcionamiento, que por otra parte, es similar al ADC con rampa binaria del apartado anterior, con la salvedad de que ahora se dispone de un CONTADOR UP/DOWN. Así, cuando V ih > V c, V o = 1 y el CONTADOR cuenta hacia arriba (UP); cuando V ih < V c, V o = 0 y el CONTADOR cuenta hacia abajo (DOWN). Este modo de funcionamiento permite generar en la salida digital del ADC una sucesión de códigos que en todo instante siguen la evolución de la señal analógica de entrada; esto a su CONVERSIÓN A/D Y D/A 2.28

29 vez, implica que las evoluciones de V i y V c son similares, pero mientras la primera lo hace de forma continua, la segundo lo haría a escalones alrededor de V i ADC DE APROXIMACIONES SUCESIVAS Es el ADC más utilizado en la práctica, ya que reúne dos excelentes características: bajo tiempo de conversión (aunque superior al del ADC simultaneo) y relativo bajo coste. El diagrama de bloques de este tipo de ADC se muestra en la figura 2.23., donde se puede observar su pertenencia a los ADC en lazo cerrado. El procedimiento de conversión se basa en generar un valor binario y comprobar si está por encima o por debajo del valor que toma en ese instante la señal de entrada. Este método tiene la ventaja de determinar el valor digital de salida con el mínimo número de decisiones. Veamos el proceso que sigue. Al dar la orden de INICIO DE CONVERSIÓN se carga un 1 en el bit más significativo (MSB) del REGISTRO DE DESPLAZAMIENTO, dejando los restantes bits a 0. De esta forma a la salida del DAC (figura 2.23) se obtendrá una tensión V o = FS/2, siendo FS el valor máximo que puede alcanzar la señal analógica de entrada (V i ). Si V ih > FS/2, V R = 1 e indica al REGISTRO DE DESPLAZAMIENTO que debe mantener su valor actual ( ); si V ih < FS/2, V R = 0 indicando a dicho registro que debe retornar a cero el bit que puso a uno (MSB). En el siguiente impulso de reloj se pone a 1 el bit de peso inmediatamente inferior y se efectúa una segunda comparación de V o cuyo valor se corresponderá, bien con la palabra , bien con la , dependiendo de si la comparación precedente había hecho que V R fuese uno o cero, respectivamente. El proceso se repite hasta que se llegue al bit menos significativo (LSB) del REGISTRO DE DESPLAZAMIENTO, momento en que se finaliza la conversión de la muestra tomada de V i, indicándose tal circunstancia mediante la generación de la señal FIN DE CONVERSIÓN. Fig Diagrama de bloques de un ADC de aproximaciones sucesivas. CONVERSIÓN A/D Y D/A 2.29

30 Obsérvese en la figura 2.24 el diagrama de transiciones que se pueden dar en el REGISTRO DE DESPLAZAMIENTO atendiendo a los valores que vaya tomando V R, según V o esté por encima o por debajo de V ih. En este caso el registro se considera de cuatro bits. Fig Diagrama de transiciones del REGISTRO DE DESPLAZAMIENTO (para el caso de 4 bits) del ADC de aproximaciones sucesivas. En la figura 2.25 podemos observar como con los distintos valores del REGISTRO DE DESPLAZAMIENTO, lo que se va haciendo son aproximaciones sucesivas a la señal V ih, situándose V o en la mitad, superior o inferior, del tramo recorrido anteriormente, dependiendo de si sobrepasó, o no, a V ih. Así, en la figura se muestran dos casos. En el primero, V ih está a un valor levemente por encima de 13q, tomando el REGISTRO DE DESPLAZAMIENTO los valores: 8 (1000) = inicial 12 (1100) = el anterior (8) más la mitad del tramo recorrido (4) 14 (1110) = el anterior (12) más la mitad del tramo recorrido (2) 13 (1101) = el anterior (14) menos la mitad del tramo recorrido (1) siendo este último valor (1101) el que se obtiene a la salida del ADC. En el segundo, V ih está en un valor de 3q y los valores que toma el registro serán: 8 (1000) = inicial 4 (0100) = el anterior (8) menos la mitad del tramo recorrido (4) CONVERSIÓN A/D Y D/A 2.30

31 2 (0010) = el anterior (4) menos la mitad del tramo recorrido (2) 3 (0011) = el anterior (2) más la mitad del tramo recorrido (1) siendo este último valor (0011) el que se obtiene a la salida del ADC. Fig Obtención del valor digital de salida en un ADC de aproximaciones sucesivas de 4 bits, para dos casos independientes de V ih CONEXIÓN ADC-MICROPROCESADOR La interconexión de un ADC y un microprocesador, microcontrolador o puerto de ordenador, es muy similar a la comentada en el caso del DAC. La diferencia esencial, es que para el microprocesador que controla al ADC, este será ahora un periférico de entrada, es decir, el microprocesador tendrá que leer datos del ADC, guardándolos en su memoria o procesándolos mediante el software adecuado. El modo de comunicación ADC-microprocesador es simple. A la señal INICIO DE CONVERSIÓN enviada por el micro, responde el ADC con la de FIN DE CONVERSIÓN, leyendo entonces el micro la información digital presente en el bus de datos. Así se procederá de forma repetitiva hasta que el microprocesador haya reunido el suficiente número de palabras digitales de la señal analógica de entrada al ADC. CONVERSIÓN A/D Y D/A 2.31

32 Generalmente y para evitar que el microprocesador esté todo el tiempo pendiente de la gestión del ADC, se suele introducir entre ambos un circuito especializado en E/S, perteneciente a la familia del propio micro. Si el ADC se conecta al puerto de un ordenador, el circuito entre éste y el ADC dependerá del tipo de puerto (serie, paralelo) y del aislamiento que se quiera llevar a cabo entre ambos. CONVERSIÓN A/D Y D/A 2.32