ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados
|
|
- Yolanda Cano Sosa
- hace 6 años
- Vistas:
Transcripción
1 Departament d Informàtica Sistemes i Computadors ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados SUGERENCIAS PARA LA RESOLUCIÓN DE LOS PROBLEMAS La ruta datos propuesta en todos los problemas presentados es la l microprocesador MIPS R2000 (que es la misma que la l procesador segmentado DLX las prácticas), ambos arquitectura RISC y segmentados en las cinco etapas que se muestran en la Fig. 1. Para la acuada resolución los problemas, se sugieren las siguientes propuestas (sobre el código fuente en ensamblador que también se presenta en la Fig. 3): Etapa 1 instrucción Etapa 2 y codificación Etapa 3 Ejecución y cálculo dirección salto Etapa 4 Acceso a memoria Etapa 5 Escritura l resultado en el buffer entrada instrucciones (lectura) UAL datos (escritura) Fig. 1. Esquema simplificado la ruta datos l microprocesador MIPS R2000 junto con los segmentación. En la última etapa (etapa 5, Write Back) se proce a la escritura l resultado en el banco y su anticipación en el buffer entrada la etapa ejecución (UAL). Fig. 2. Ruta datos l DLX. Tal y como se pue apreciar, en la etapa 4 se proce a la escritura los valores en la memoria datos, mientras que en la etapa 5 se anticipan los resultados sobre el buffer entrada la etapa ejecución. Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 1
2 Departament d Informàtica Sistemes i Computadors a:.word 33 b:.word 2355 I1 lw r1, a(r0) I2 lw r2, b(r0) I3 loop: I4 add r6, r6, r1 I5 sub r2, r2, #1 I6 bnez r2, loop I7 nop I8 nop I9 nop I10 add r10, r6,r0 trap #0 Fig. 3. Código fuente en ensamblador l programa que se va a utilizar en los ejemplos y que presenta la multiplicación los números a y b, almacenando el resultado final en r10. Riesgos por penncia datos (tención la segmentación): cuando se tecta un riesgo este tipo se be tener en cuenta que, como el valor correcto no se obtiene hasta la 5ª etapa (s don el valor calculado se anticipa al buffer entrada la etapa ejecución) y, como los operandos las instrucciones anteriores no se leen hasta la 2ª etapa, únicamente se verán implicadas en el riesgo las 3 instrucciones siguientes a la analizada (la 4ª se encuentra en la 1ª etapa don sólo se busca la instrucción a partir l PC). Así pues, para el análisis la penncia datos sobre la instrucción I1 (lw r1,a(r0)), comprobaremos el riesgo sobre las tres instrucciones siguientes. Como aparece una penncia en el registro R1 con la instrucción I3 (add r6,r6,r1), ésta última be esperarse en la etapa codificación y búsqueda operandos hasta que el valor R1 sea el correcto. Esto suce en t4 (don I1 escribe el valor correcto R1) por lo que, en t5, I3 ya lee el valor correcto R1 y pue proseguir su ejecución. En este caso la segmentación se ha tenido en una etapa para resolver un riesgo entre dos instrucciones no consecutivas (Fig. 4). Fig. 4. La instrucción add se tiene 1 ciclo en la etapa codificación (en t5) ya que presenta penncia datos en R1 con la instrucción lw. Lo mismo suce en R2 con la instrucción bnez que queda tenida en la etapa 2 hasta que se escriba el resultado correcto en R2 (en t9). Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 2
3 Departament d Informàtica Sistemes i Computadors Riesgos por penncia datos (anticipación en la ALU): en este caso, el resultado correcto se obtiene al final la 3ª etapa (cálculo en la ALU) y pue ser anticipado: 1. s la 5ª etapa al registro entrada la ALU (WB to EX) Fig. 5. Don s la etapa write back se anticipa la información a los la etapa codificación y a los la etapa ejecución (ver path en rojo). Amás los resultados anticipados aparecen en las etapas rotuladas en blanco. Por este motivo, si existe penncia entre las instrucciones I1 e I3, esta queda automáticamente resuelta mediante el método anticipación pues, aunque I3 ha leído los operandos incorrectos en la etapa 2 (codificiación y búsqueda operandos), estos valores incorrectos que se cargan en el registro temporal la ALU, son automáticamente machacados por el valor correcto los operandos que se acaba calcular a la salida la ALU en la etapa 3 y que viene por la vía (path) anticipación hasta el mismo registro temporal entrada en la ALU. Por lo tanto no será necesaria la inserción ninguna burbuja en este caso ( Error! No se encuentra el origen la referencia.). Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 3
4 Departament d Informàtica Sistemes i Computadors 2. s la 4ª etapa al registro entrada la ALU (MEM to EX) Fig. 6. Don s la 4ª etapa ( memory write ) se anticipa la información a los la etapa ejecución y al multiplexor entrada para el caso salto condicional (ver path en morado). Amás los resultados anticipados aparecen en las etapas rotuladas en blanco. Riesgos control (tención la segmentación): por un lado, la dirección salto no se conoce hasta el final la 3ª etapa mientras que, por otro lado, el riesgo control no se tecta hasta el principio la 2ª etapa (cuando se codifica la instrucción). Por este motivo, ante una instrucción control, se tiene la segmentación y no entra ninguna instrucción nueva, hasta que se resuelva la dirección salto (en la etapa 3). En el caso l simulador l DLX (Fig. 7), la segmentación se tiene hasta que se escribe el valor correcto l salto en los (en el PC, 4ª etapa). Fig. 7. En este caso la instrucción add no se empieza a ejecutar hasta que la instrucción control ( bnez ) ha resuelto la dirección salto y la ha escrito en el PC (al terminar la 4ª etapa, en t12). Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 4
5 Departament d Informàtica Sistemes i Computadors Riesgos control (anticipación en la ALU): se podría cir que el hecho anticipar resultados por parte la ALU, no resuelve más rápidamente los riesgos control (Fig. 8). Fig. 8. En este caso la anticipación resultados en la ALU no influye en la ejecución la instrucción salto condicional (ni es terminante en la resolución l riesgo control) ya que, la dirección salto continúa sin resolverse hasta su carga en el PC, una vez se ejecuta la instrucción control en la 4ª etapa (escritura en ). Riesgos control (ejecución especulativa): en el caso resolver los riesgos control mediante ejecución especulativa se supone que las siguientes instrucciones a la control entran en el micro (se especula con que su ejecución es correcta) y, una vez se resuelve la dirección salto y se escribe en el PC (cuando la instrucción control termina en la etapa 4), se ci si las instrucciones ejecutadas son o no las correctas (sechándolas o no). Esto significa que en ejecución especulativa siempre se van a colar las TRES instrucciones siguientes a la control (Fig. 9). Fig. 9. En este caso, tras la instrucción salto ( bnez ) se han colado tres instrucciones nop, que son automáticamente sechadas en t12 cuando se resuelve que la dirección salto correcta supone la ejecución la instrucción add. Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 5
6 Departament d Informàtica Sistemes i Computadors Riesgos control (predicción l salto): para el mismo ejemplo que en el punto anterior y suponiendo que la BTB (Branch Target Buffer) contenga la estimación correcta l salto a ejecutar (esto significa que, en alguna iteración anterior, ya se ha producido el mismo salto), el riesgo control presentado por la instrucción bnez no se intifica hasta la etapa codificación la instrucción (2ª etapa) por lo que se habrá colado en la 1ª etapa una sola instrucción que, pendiendo l valor almacenado en la BTB (para bnez ), será la siguiente instrucción a ejecutar (si el salto llevaba a ella) o no (en cuyo caso la instrucción colada se marca como no válida y se secha). Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 6
7 PROBLEMA 1 Departament d Informàtica Sistemes i Computadors Dada la siguiente secuencia instrucciones que se va a ejecutar en el procesador segmentado cuya ruta datos aparece en la figura adjunta: a) Enumera los tipos riesgos que puen aparecer en un procesador segmentado. b) En el procesador la figura y para el programa ensamblador propuesto: cuáles los riesgos anteriores aparecen? por qué? c) En el procesador la figura y para el programa ensamblador propuesto: cuáles los riesgos anteriores NO aparecen? por qué? d) Soluciona los riesgos scritos anteriormente mediante la técnica inserción burbujas la forma más eficiente posible (mínimo nº burbujas posible colocadas forma que se ralentice al mínimo la ejecución l programa). Presenta la traza la ejecución. e) Suponiendo que, en este caso, el procesador utiliza la técnica la anticipación s la ALU, qué riesgos se solucionarían?, persistiría alguno ellos? Justifica la respuesta. Presenta la traza la ejecución. NOTA: El formato las instrucciones es l tipo NOMBRE Destino Operando 1 Operando 2 I1 etiq: ADD R2, R2, R1 // Resta R1 y R2 y guarda el resultado en R2 I2 SUB R2, R2, R3 // Resta R2 y R3 y guarda el resultado en R2 I3 SUB R3, R3, R4 // Resta R3 y R4 y guarda el resultado en R3 I4 XOR R2, R1, R4 // Operación XOR entre R1 y R4 guardando el resultado en R2 I5 BEQ R5, R0, etiq // El PC salta a la posición etiq si R5 = R0 I6 LW R6, R2 // Carga en R6 el contenido la posición memoria indicada en R2 Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 5 instrucción y codificación Ejecución y cálculo dirección salto Acceso a memoria Guardar el resultado instrucciones (lectura) UAL datos (escritura) Esquema simplificado la ruta datos junto con los segmentación Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 7
8 Departament d Informàtica Sistemes i Computadors PROBLEMA 2 Dado el siguiente programa en ensamblador (comentado) que multiplica dos operandos y que se va a ejecutar en el procesador segmentado cuya ruta datos aparece en la figura adjunta: a) Lista los posibles riesgos que puen aparecer en un procesador segmentado y justifica, tanto si aparecen como si no, en el procesador segmentado presentado. b) Suponiendo una CPU programada para resolver riesgos por penncia datos y control mediante la técnica la tención automática la segmentación: resuelve el programa para las dos primeras pasadas l bucle (8 instrucciones) en este caso, y presenta la traza correspondiente. c) Repite el apartado anterior (b) en el caso que los riesgos por penncia datos se resuelvan por scoreboarding y los control mediante la técnica ejecución especulativa. Justifica la actuación la CPU en el caso tener que sechar alguna instrucción que ya haya iniciado su ejecución en el procesador segmentado. d) Repite el apartado anterior (c) para las dos últimas pasadas l bucle. NOTA: El formato las instrucciones es l tipo NOMBRE Destino Operando 1 Operando 2 a:.word 33 // Primero los operandos a multiplicar b:.word 55 // Segundo los operandos a multiplicar I1 lw r1, a(r0) // Carga el contenido la dirección a en r1 (33) I2 lw r2, b(r0) // Carga el contenido la dirección b en r2 (55) I3 loop: add r6, r6, r1 // Suma r1 y r6 (suponemos inicialmente a 0) y guarda en r6 I4 sub r2, r2, #1 // Resta al contenido r2 una unidad y guarda resultado en r2 I5 bnez r2, loop // Salta a la dirección loop si el valor r2 es distinto 0 I6 add r10, r6,r0 // Almacena el resultado final I7 nop // Burbuja (No Opera) insertada por software I8 trap #0 // Devuelve el control al S.O. Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 5 instrucción y codificación Ejecución y cálculo dirección salto Acceso a memoria Guardar el resultado instrucciones (lectura) UAL datos (escritura) Esquema simplificado la ruta datos junto con los segmentación Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 8
9 Departament d Informàtica Sistemes i Computadors PROBLEMA 3 Dado el siguiente programa en ensamblador (comentado) que multiplica dos operandos y que se va a ejecutar en el procesador segmentado cuya ruta datos aparece en la figura adjunta: a) Suponiendo que la duración la intrucción carga (lw) es 5 ciclos y la duración l resto instrucciones es 4 ciclos, calcula la mejora (aceleración) que supone la ejecución l programa propuesto en el procesador segmentado (ciclos ejecutados=10050; instrucciones ejecutadas=3770; ciclos parada=6276), respecto su ejecución en un procesador no segmentado. b) Suponiendo una CPU programada para resolver riesgos por penncia datos mediante la técnica la tención automática la segmentación y los control mediante la predicción los saltos (se presupone tención la segmentación si hay fallo en la BTB): resuelve el programa para las dos primeras pasadas l bucle (8 instrucciones) en este caso, y presenta la traza correspondiente. c) Del apartado anterior, qué significa que ha habido un fallo en la BTB (branch target buffer)? qué suce en este caso? d) Repite el apartado (b) en el caso que los riesgos por penncia datos se resuelvan por anticipación en la ALU. Justifica la actuación la CPU para los riesgos control, en el caso tener que sechar alguna instrucción que ya haya iniciado su ejecución en el procesador segmentado. NOTA: El formato las instrucciones es l tipo NOMBRE Destino Operando 1 Operando 2 a:.word 48 // Primero los operandos a multiplicar b:.word 1255 // Segundo los operandos a multiplicar I1 lw r1, a(r0) // Carga el contenido la dirección a en r1 I2 lw r2, b(r0) // Carga el contenido la dirección b en r2 I3 loop: add r6, r6, r1 I4 sub r2, r2, #1 I5 bnez r2, loop // Salta a la dirección loop si el valor r2 es distinto 0 // es cir, ejecuta el bucle 1255 veces I6 add r10, r6,r0 // Almacena el resultado final I7 nop I8 trap #0 // Devuelve el control al S.O. Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 5 instrucción y codificación Ejecución y cálculo dirección salto Acceso a memoria Guardar el resultado instrucciones (lectura) UAL datos (escritura) Esquema simplificado la ruta datos junto con los segmentación Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 9
10 Departament d Informàtica Sistemes i Computadors PROBLEMA 4 Dado el siguiente programa en ensamblador (comentado) que multiplica dos operandos y que se ejecuta en el procesador segmentado cuya ruta datos aparece en la figura adjunta: a) Suponiendo que la duración la instrucción carga (lw) es 5 ciclos y la duración l resto instrucciones es 4 ciclos, calcula la mejora (aceleración) que supone la ejecución l programa propuesto en el procesador segmentado (ciclos ejecutados=80; instrucciones ejecutadas=34; ciclos parada=42; y valores iniciales las variables -> a=2; b=10), respecto su ejecución en un procesador no segmentado. (NOTA: los valores a y b especificados sólo aplican al presente apartado). b) Suponiendo una CPU programada para resolver riesgos por penncia datos mediante la técnica la tención automática la segmentación y los control mediante la predicción los saltos (se presupone tención la segmentación si hay fallo en la BTB): presenta la traza correspondiente a la ejecución l programa completo. c) Repite el apartado (b) en el caso que los riesgos por penncia datos se resuelvan por anticipación en la ALU, y los control por ejecución especulativa. Justifica la actuación la CPU para los riesgos control, en el caso tener que sechar alguna instrucción que ya haya iniciado su ejecución en el procesador segmentado. d) Calcula la mejora obtenida en el apartado c) respecto la ejecución l programa según los parámetros establecidos en el apartado b) (Mejora = CPI b /CPI c ). NOTA 1: no hay que tener en cuenta la instrucción trap #0 para el cálculo la duración l programa. NOTA 2: El formato las instrucciones es l tipo NOMBRE Destino Operando 1 Operando 2. a:.word 10 // Primero los operandos a multiplicar b:.word 2 // Segundo los operandos a multiplicar I1 lw r1, a(r0) // Carga el contenido la dirección a en r1 I2 lw r2, b(r0) // Carga el contenido la dirección b en r2 I3 loop: add r6, r6, r1 // Suma el contenido r1 + r6 y guarda en r6 I4 sub r2, r2, #1 // Realiza la resta l contenido r2-1 y guarda en r2 I5 bnez r2, loop // Salta a la dirección loop si el valor r2 es distinto 0 I6 add r10, r6,r0 // Almacena el resultado final en r10 I7 nop // No opera I8 trap #0 // Devuelve el control al S.O. Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 5 instrucción y codificación Ejecución y cálculo dirección salto Acceso a memoria Guardar el resultado instrucciones (lectura) UAL datos (escritura) Esquema simplificado la ruta datos junto con los segmentación Problemas TEMA 4: Microprocesadores avanzados (procesadores segmentados) 10
Arquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS
Arquitectura de Computadores Tema 4 PROCESADORES SEGMENTADOS 1. Arquitecturas RISC y CISC. 2. Unidad de Control monociclo y multiciclo. 3. Segmentación. 3.1. Ruta de datos del MIPS R2000. 3.2. Control
Más detallesBus de direcciones. Bus de datos
1) INTRODUCCIÓN A LA MÁQUINA SENCILLA La máquina sencilla (MS) es un computador concebido para fines exclusivamente didácticos. MS sólo dispone de dos bloques: Unidad Central de Proceso y memoria principal.
Más detallesEjercicios del Tema 3. Fundamentos de la programación en ensamblador
Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Escriba un programa en ensamblador del MIPS 32 para calcular la suma de los 100 primeros números naturales. El programa
Más detallesOBJETIVOS ALGUNAS CONSIDERACIONES SOBRE WINDLX
Arquitectura de Sistemas Paralelos 3 er curso de Ingeniería Técnica en Informática de Sistemas Práctica: Procesador segmentado DLX. Técnicas de optimización Curso 2005/2006 OBJETIVOS En esta práctica se
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detalles3 - Arquitectura interna de un up
cei@upm.es 3 - Arquitectura interna un up Componentes básicos Lenguaje ensamblador y código máquina Ciclo básico ejecución una instrucción Algunos ejemplos Universidad Politécnica Madrid Componentes básicos
Más detallesSección de procesamiento: El camino de datos
Sección de procesamiento: El camino de datos Montse Bóo Cepeda Este trabajo está publicado bajo licencia Creative Commons Attribution- NonCommercial-ShareAlike 2.5 Spain. Estructura del curso 1. Evolución
Más detallesIngeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-2011. 6.1 Introducción a la segmentación de Instrucciones.
SEGMENTACIÓN 6.1 Introducción a la segmentación de Instrucciones. La segmentación o pipeline es una técnica de realización de procesadores por la cual se solapa la ejecución de las instrucciones. Hoy en
Más detallesQué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones.
Qué es Pipelining? Es una técnica de implementación en la que se superpone la ejecución de varias instrucciones. Aprovecha el paralelismo entre instrucciones en una corriente secuencial de instrucciones.
Más detallesEjercicios del tema 4. El procesador
jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes
Más detallesIngeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-11
6.3.3 Riesgo de Control. Los riesgos por control en DLX son menos frecuentes que los riesgos por dependencia de datos, pero al no haber una solución tan buena como el adelantamiento de datos, se convierten
Más detallesPipeline (Segmentación)
Pipeline (Segmentación) Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías
Más detallesEjercicios de Arquitectura de Computadoras
Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad
Más detallesTEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION
SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,
Más detallesCOMPUTADORES SEGMENTADOS (DLX)
DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA I COMPUTADORES SEGMENTADOS (DLX) OBJETIVO El objetivo de la práctica
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detallesARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR
ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR Historia Bloques funcionales Dimensionamiento Estructura CPU Concepto de programa Interrupciones Buses Entrada / Salida Ejemplo de arquitectura:
Más detallesOrganización de computadoras. Clase 4. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 4 Universidad Nacional de Quilmes Lic. Martínez Federico Memoria: Organización Lectura Escritura Direcciones Qué pasó? Qué pasó? Memoria: Organización Lectura Escritura
Más detallesPipelining o Segmentación de Instrucciones
Pipelining o Segmentación de Instrucciones La segmentación de instrucciones es similar al uso de una cadena de montaje en una fábrica de manufacturación. En las cadenas de montaje, el producto pasa a través
Más detallesPipeline o Segmentación Encausada
Pipeline o Segmentación Encausada Material Elaborado por el Profesor Ricardo González A partir de Materiales de las Profesoras Angela Di Serio Patterson David, Hennessy John Organización y Diseño de Computadores
Más detallesAutor: Longinos Recuero Bustos
Actividad 1.1 Autor: Longinos Recuero Bustos Suponiendo que se aplica una mejora a una máquina de tal forma que el rendimiento es 20 veces superior al que tenía y considerando que la mejora únicamente
Más detallesEstructura de Computadores Tema 1. Introducción a los computadores
Estructura de Computadores Tema 1. Introducción a los computadores Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido
Más detallesUNIDAD 5: Mejora del rendimiento con la segmentación.
UNIDAD 5: Mejora del rendimiento con la segmentación. 5.1 Un resumen de segmentación La segmentación (pipelining) es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones.
Más detallesProcesadores superescalares. Introducción
Procesadores superescalares Introducción Introducción El término superescalar (superscalar) fue acuñado a fines de los 80s. Todas las CPUs modernas son superescalares. Es un desarrollo de la arquitectura
Más detallesProcesadores segmentados. El DLX.
Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones
Más detallesTema 4 (II) El procesador
Tema 4 (II) El procesador Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Técnicas de control 1. Lógica cableada 2. Lógica almacenada
Más detallesTEMA 4. ARQUITECTURA IA-64
TEMA 4. ARQUITECTURA IA-64 Stalling, W.Computer Organization and Architecture cap. 15 Intel IA-64 Architecture Software Developer s Manual Generalidades IA-64 Desarrollo conjunto Intel-HP Nueva arquitectura
Más detallesConvenciones. Introducción. Unidades principales en la implementación. El procesador: camino de datos y control. Tipos de elementos:
Unidades principales en la implementación Data El procesador: camino de datos y control IEC UTM Moisés E. Ramírez G. 1 Register # PC Address Instruction Instruction Registers Register # ALU memory Register
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detallesESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica
Problemas propuestos en examen PROBLEMAS TEMA 4: Unidad Aritmético Lógica 4.1 Se desea realizar una Unidad Aritmético Lógica que realice dos operaciones, suma y comparación de dos números X (x 2 ) e Y
Más detallesPartes de una computadora. Conceptos Generales. Elementos de Computación (CU) Computación (TIG) El Hardware de una computadora
Elementos de Computación (CU) Computación (TIG) Unidad 3 Organización Básica de la Computadora Conceptos Generales Sistema Digital: Es un sistema en el cual la información se representa por medio de variables
Más detallesPlataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación
Más detallesFUNDAMENTOS DE COMPUTADORES
FUNDAMENTOS DE COMPUTADORES CURSO ACADÉMICO: 2000 / 2001 TITULACIÓN: INGENIERO EN INFORMÁTICA CICLO: 1º CURSO: 1º CUATRIMESTRE: PRIMERO CARÁCTER: TRONCAL CRÉDITOS: 9 (6+3) PROFESOR: MANUEL E. ACACIO, JUAN
Más detallesSistemas con Microprocesadores I
Sistemas con Microprocesadores I 1 Microcontroladores Introducción Harvard vs. von-neumann Clasificación del procesador Segmentado o Pipeline Ortogonal vs. No ortogonal 2 Microcontroladores PIC Siglas
Más detallesArquitectura del CPU. Organización del Computador 1 Verano 2016
Arquitectura del CPU Organización del Computador 1 Verano 2016 Agenda De dónde venimos? Introducción: esquema de una computadora Representación de la información Circuitos Combinatorios Circuitos Secuenciales
Más detallesFUNDAMENTOS DE COMPUTADORES 18 de junio de Examen parcial del 2º cuatrimestre.
FUNDAMENTOS DE COMPUTADORES 18 de junio de 2014. Examen parcial del 2º cuatrimestre. Nombre DNI Apellidos Grupo Ejercicio 1 (2.5 puntos) Para el computador MIPS estudiado en clase, responder a las siguientes
Más detallesTema 1: Introducción a Estructura de Computadores. Conceptos básicos y visión histórica
Tema 1: Introducción a Estructura de Computadores Conceptos básicos y visión histórica Programa de Teoría 1. Introducción. 2. Lenguaje Máquina. 3. Lenguaje Ensamblador. 4. Ruta de Datos y Unidad de Control.
Más detallesDiseño del procesador MIPS R2000
Diseño del procesador MIPS R2000 Aula Virtual IS09 Sergio Barrachina Mir Área de Arquitectura y Tecnología de Computadores Dpt. de Ingeniería y Ciencia de los Computadores Universidad Jaume I Índice 1.
Más detalles6. PROCESADORES SUPERESCALARES Y VLIW
6. PROCESADORES SUPERESCALARES Y VLIW 1 PROCESADORES SUPERESCALARES Y VLIW 1. Introducción 2. El modelo VLIW 3. El cauce superescalar 4. Superescalar con algoritmo de Tomasulo 2 PROCESADORES SUPERESCALARES
Más detallesENIAC, Primer computador electrónico y su panel de conexiones
-1 La arquitectura de Von Neumann. Los primeros computadores se programaban en realidad recableándolos. Esto prácticamente equivalía a reconstruir todo el computador cuando se requería de un nuevo programa.
Más detallesArquitectura de Computadores - 2001
IV. Segmentación o Pipelining Alternativas de Implementación de Procesador 1. Procesador Uniciclo CPI = 1 Pero Período de Reloj Grande 2. Procesador Multiciclo CPI > 1 Pero Período de Reloj más Pequeño
Más detallesCICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Más detallesESTRUCTURA BÁSICA DE UN ORDENADOR
ESTRUCTURA BÁSICA DE UN ORDENADOR QUÉ ES UN ORDENADOR? Un ordenador es una máquina... QUÉ ES UN ORDENADOR? Un ordenador es una máquina... QUÉ ES UN ORDENADOR? Un ordenador es una máquina... Qué son los
Más detallesMICROPROCESADOR. Multiciclo
MICROPROCESADOR Multiciclo Ejemplo Tiempos de operación. Unidades de memoria: 10 ns. Alu y sumadores: 10 ns Archivo de registros (lectura y escritura): 5 ns. Suponiendo que los multiplexores, unidad de
Más detallesTema: Microprocesadores
Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Microprocesadores Arq. de Computadora I Ing. Carlos Ortega H. 1
Más detalles1.2.-Analisis de los componentes
1.2.-Analisis de los componentes 1.2.1.-CPU La Unidad Central de Proceso (conocida por sus siglas en inglés, CPU). Es el lugar donde se realizan las operaciones de cálculo y control de los componentes
Más detallesCOMPUTADORES VECTORIALES (DLXV)
DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA III COMPUTADORES VECTORIALES (DLXV) OBJETIVO Conocer la programación
Más detallesIntroducción a los procesadores ILP (Instruction-Level Parallel)
Introducción a los procesadores ILP (Instruction-Level Parallel) Herramientas básicas para conseguir paralelismo entre instrucciones: Encauzamiento (pipelining) Se usa en todo procesador ILP Utilizar varias
Más detalles1. Objetivo y evolución de los procesadores ILP.
Arquitectura de Computadores Tema 3: Procesadores ILP Índice. Objetivo y evolución de los procesadores ILP. 2. Segmentación (Pipeline).. Concepto y medida de rendimiento. i 2. Pipeline de instrucciones..
Más detallesInstituto Tecnológico de Morelia
Instituto Tecnológico de Morelia Arquitectura de Computadoras Unidad 1a Programa 1 Modelo de arquitecturas de cómputo. 1.1 Modelos de arquitecturas de cómputo. 1.1.1 Clásicas. 1.1.2 Segmentadas. 1.1.3
Más detallesInstrucciones de Control de Flujo y Usos de la Pila
1 Instrucciones de Control de Flujo y Usos de la Pila Objetivos Generales Facultad: Estudios Tecnologicos. Escuela: Electrónica Asignatura: Microprocesadores Analizar la forma en que se ejecutan algunas
Más detalles202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES
202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesSISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Más detallesUNIDAD 4: El procesador: Camino de los datos y Control.
UNIDAD 4: El procesador: Camino de los datos y Control. 4.1 Introducción El rendimiento de una máquina depende de tres factores clave: Conteo de Instrucciones, tiempo del ciclo de reloj y ciclos de reloj
Más detallesMicroarquitectura: DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 3. MICROARQUITECTURA: FLUJO DE DATOS Y CONTROL DEL MICROPROCESADOR
Microarquitectura: implementación multiciclo DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 3. MICROARQUITECTURA: FLUJO DE DATOS Y CONTROL DEL MICROPROCESADOR 3.1 Esquema básico de un microprocesador
Más detallesEjercicios Jerarquía de Memoria
Ejercicios Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria caché CPU cache Memoria principal 2. Memoria
Más detallesInformática I. Software - Algoritmo. Alejandro Furfaro
Informática I Marzo 2011 Temario 1 Introducción. 2 Algoritmo. 3 Estructuras de programación. 4 Programación estructurada 5 Conclusiones Primeros conceptos Protodefinición Cita Nº1 La solución a cualquier
Más detalles4.1 Ejecución de instrucciones en el nivel de Microprogramación
4. Microprogramación (Nivel 1) La ejecución de una instrucción de máquina (nivel 2) requiere de varias etapas internas dentro de la CPU para ser ejecutadas. Así cada instrucción de nivel 2, dependiendo
Más detallesPROCESAMIENTO DE LOS DATOS. Procesamiento de datos ascii a binario y de binario a ascii
PROCESAMIENTO DE LOS DATOS Procesamiento de datos ascii a binario y de binario a ascii En ensamblador el tipo de dato es un carácter, por lo tanto es necesario procesar este dato y convertir de su correspondiente
Más detallesArquitectura de Computadores Segmentación del Cauce - 1
En este capítulo vamos a ver cómo mejorar las prestaciones de la CPU mediante los procesadores segmentados (o en pipeline), los cuales incorporan una técnica para acelerar el ritmo de ejecución de las
Más detallesGUÍA DE APRENDIZAJE ARQUITECTURA DE COMPUTADORES
GUÍA DE APRENDIZAJE ARQUITECTURA DE COMPUTADORES GRADO EN INGENIERIA DE COMPUTADORES Datos Descriptivos CENTRO RESPONSABLE: E.U. DE INFORMATICA OTROS CENTROS IMPLICADOS: CICLO: Grado sin atribuciones MÓDULO:
Más detallesArquitectura de Computadores II Clase #3
Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El stack Formatos de datos Control
Más detalles1 La figura 1 muestra la estructura de la CPU de un computador con palabras y direcciones de 32 bits, cuya
ESTUCTU DE COMPUTDOES Tema de Procesador (Enunciados de problemas) POBLEMS 1 La figura 1 muestra la estructura de la CPU de un computador con palabras y direcciones de 32 bits, cuya unidad de c ontrol
Más detallesPráctica 4. DESENROLLADO DE BUCLES.
Práctica 4. DESENROLLADO DE BUCLES. Objetivos. Aplicar la técnica del desenrollado de bucles para extraer paralelismo a los programas y aplicar la técnica de reorganización de código para ver cómo mejora
Más detallesTrabajo Práctico Número 6
Página 1 de 6 Trabajo Práctico Número 6 Arquitectura de Computadoras 24/05/2014 Instrucciones Los problemas de ejercitación propuestos en el presente trabajo práctico pueden ser resueltos en forma individual
Más detallesTema 2: Lenguaje máquina. La interfaz entre el hardware y el software
Tema 2: Lenguaje máquina La interfaz entre el hardware y el software 1 Índice Introducción. Formatos de Instrucción. Modos de Direccionamiento. Ortogonalidad y Regularidad. Frecuencia de Utilización de
Más detallesProcesador Segmentado
Procesador Segmentado 1 Se desea ejecutar varias instrucciones, al mismo tiempo. Se dividen las etapas mediante registros, cada instrucción puede estar ejecutándose en una etapa. Cinco etapas, pueden ejecutarse
Más detallesOrganización del Computador I Verano. MIPS (2 de 2) Basado en el capítulo 2 del libro de Patterson y Hennessy
Organización del Computador I Verano MIPS (2 de 2) Basado en el capítulo 2 del libro de Patterson y Hennessy Verano 2014 Profesora Borensztejn Arquitectura MIPS (R2000) Registros Formato de Instrucción
Más detallesOrganización de Computadoras
Organización de Computadoras SEMANA 10 UNIVERSIDAD NACIONAL DE QUILMES Qué vimos? Mascaras Repeticiones controladas Arreglos Modo indirecto Q5 Hoy! Memorias: Características Memorias ROM Jerarquía de memorias
Más detallesEntorno de Ejecución del Procesador Intel Pentium
Arquitectura de Ordenadores Arquitectura del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Entorno de Ejecución del Procesador
Más detalles1.1 Introducción y definición de un microcontrolador 1.2 Estructura básica de un microcontrolador 1.3 Características de la Arquitectura
Índice 1.1 Introducción y definición de un microcontrolador 1.2 Estructura básica de un microcontrolador 1.3 Características de la Arquitectura 1.3.1 Arquitectura RISC 1.3.2 Arquitectura Harvard 1.3.3
Más detallesHISTORIA DEL PIPELINE. Juan Antonio Romano Largo. Arquitectura de Computadores.
HISTORIA DEL PIPELINE CRONOLOGÍA Introducción ppo. S. XX IBM 704 1955 IBM 7030 (proyecto Stretch) 1956-1961 CDC 6600 1964 VAX 8800 1987 RISC vs CISC (MIPS vs VAX 8700) 1989 R4000 (Supersegmentado) 1991
Más detallesPRACTICA 2 Ejercicio 2
PRACTICA 2 Ejercicio 2 Simulación de Procesadores con Ejecución en Orden DESCRIPCIÓN GENERAL En esta práctica se utilizará el simulador KScalar y su interfaz gráfica con el objeto de estudiar el funcionamiento
Más detallesArquitectura de Computadoras. Clase 5 Posibles soluciones a atascos
Arquitectura de Computadoras Clase 5 Posibles soluciones a atascos Ejemplo de segmentación Notas de Clase 5 2 Atascos de un cauce (stall) Situaciones que impiden a la siguiente instrucción que se ejecute
Más detallesLECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION
ESTRUCTURA DE COMPUTADORES Pag. 14.1 LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION 1. Introducción Vamos a aplicar las ideas de microprogramación al caso de un minicomputador similar al
Más detallesMedición de Performance. Organización del Computador 1 Verano 2016
Medición de Performance Organización del Computador 1 Verano 2016 Qué es el rendimiento? Cuál de estos aviones tiene mejor rendimiento? El que tiene mayor autonomía, o el más rápido? El más rápido o el
Más detallesTema 4: Diseño de un microprocesador
Tema : Diseño de un microprocesador Febrero de Tema : Diseño de un microprocesador Febrero de / 7 Índice Introducción Visión general de la implementación El camino de datos Control del camino de datos
Más detallesCarga de la instrucción / Decodificación y carga de registros (Figura 37) Instrucciones de salto condicional (Figura 40)
Inicio Carga de la instrucción / Decodificación y carga de registros (Figura 37) de acceso a la (Figura 38) de tipo R (Figura 39) de salto condicional (Figura 40) jump (Figura 41) Figura 5.36.- Una visión
Más detallesImplementación de instrucciones para el procesador MIPS de ciclo único.
Implementación de instrucciones para el procesador MIPS de ciclo único. 1. Introducción. El MIPS (Microprocessor without Interlock Pipeline Stages) es un conocido tipo de procesador de arquitectura RISC
Más detallesTema 2 Introducción a la Programación en C.
Tema 2 Introducción a la Programación en C. Contenidos 1. Conceptos Básicos 1.1 Definiciones. 1.2 El Proceso de Desarrollo de Software. 2. Lenguajes de Programación. 2.1 Definición y Tipos de Lenguajes
Más detallesMICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES
MICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES J.D. MUÑOZ1, S. ALEXANDRES1 Y C. RODRÍGUEZ-MORCILLO2 Departamento de Electrónica y Automática. Escuela Técnica Superior de Ingeniería ICAI.
Más detallesPRÁCTICAS DE ARQUITECTURA DE COMPUTADORES
PRÁCTICAS DE ARQUITECTURA DE COMPUTADORES PRACTICA 7 Repaso del Lenguaje Ensamblador CURSO 2005-2006 Arquitectura de Computadores. Práctica 7: Repaso del lenguaje Ensamblador 1 PRÁCTICA 7 ASPECTO TRATADO:
Más detallesResolución de los Ejercicios de la Hoja 4
Resolución de los Ejercicios de la Hoja 4 José Miguel Montañana Aliaga. Fernando Castro Rodríguez. Francisco Tirado Fernández. Dpto. de Arquitectura de Computadores y Automática Facultad de Informática.
Más detallesTema 1. Introducción a la arquitectura de computadores: diseño, coste y rendimiento
Soluciones a los problemas impares Tema 1. Introducción a la arquitectura de computadores: diseño, coste y rendimiento Arquitectura de Computadores I Curso 2009-2010 Tema 1: Hoja: 2 / 18 Tema 1: Hoja:
Más detallesUnidad 4 - Procesamiento paralelo. Arquitectura de computadoras. D o c e n t e : E r n e s t o L e a l. E q u i p o : J e s s i c a F i e r r o
Unidad 4 - Procesamiento paralelo. D o c e n t e : E r n e s t o L e a l E q u i p o : J e s s i c a F i e r r o L u i s N a v e j a s Arquitectura de computadoras Introducción Cuestionario Conclusiones
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesParalelismo en monoprocesadores. Procesadores VLIW
Paralelismo en morocesadores Procesadores VLIW Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura de Computadoras y técnicas Digitales Carrera: Ingeniería de Sistemas Ciclo: 4º año Arquitectura VLIW básica
Más detallesORGANIZACIÓN DE COMPUTADORAS
Instituto Politécnico Superior Departamento Electrotecnia T ÉCNICO UNIVERSITARIO EN SISTEMAS ELECTRÓNICOS Introducción a la Computación ORGANIZACIÓN DE COMPUTADORAS ABEL LOBATO 2012 Introducción a la Computación
Más detallesPlataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión Diego R. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice. Arquitectura
Más detalles259. El número de combinaciones de m objetos entre un conjunto de n, denotado por n, para n 1 y 0 m n, se puede definir recursivamente por: m
258. Aplicar el algoritmo de programación dinámica para el problema del cambio de monedas sobre el siguiente ejemplo: n = 3, P = 9, c = (1, 3, 4). Qué ocurre si multiplicamos P y c por un valor constante,
Más detallesClasificación del procesador según el número de referencias a memoria.
Estructura de Computadores Tema 1. El sistema computador Estructura general de un computador. Arquitectura de Von Neumann. Unidades generales: procesador, memoria, entrada/salida, unidad de control. Niveles
Más detallesARQUITECTURA DEL REPERTORIO DE INSTRUCCIONES
ARQUITECTURA DEL REPERTORIO DE INSTRUCCIONES Arquitectura del Repertorio de instrucciones Arquitectura del repertorio de instrucciones Repertorio de instrucciones Organización del almacenamiento Formato
Más detallesEjercicios del tema 5. Jerarquía de de Memoria
Ejercicios del tema 5. Jerarquía de de Memoria Ejercicio 1. Considere un computador de 32 bits con una caché de 64 KB asociativa por conjuntos de 4 vías y un tiempo de acceso de 4 ns. El tamaño de la línea
Más detallesEstructuras de Control
Algorítmica y Lenguajes de Programación Estructuras de Control Estructuras de Control. Introducción Hasta ahora algoritmos han consistido en simples secuencias de instrucciones Existen tareas más complejas
Más detallesTEMA 3: El proceso de compilación, del código fuente al código máquina
TEMA 3: El proceso de compilación, del código fuente al código máquina 3.1 Fase de compilación y linkado (link, montado o enlace) Un programa escrito en un lenguaje de alto nivel, no puede ser ejecutado
Más detallesArquitectura Segmentada: Conceptos básicosb
Arquitectura Segmentada: Conceptos básicosb Diseño de Sistemas Digitales EL-3310 I SEMESTRE 2008 4 ARQUITECTURA SEGMENTADA (PIPELINING) (4 SEMANAS) 4.1 Conceptos básicos de la arquitectura segmentada Paralelismo
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 1 de Junio de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un caché
Más detallesArquitectura de Computadoras
4-1 Arquitectura de Computadoras Tema 4: Arquitectura del Set de Instrucciones Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom 4-2 Arquitectura del Set de Instrucciones Indice
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria.
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria. Sistema complejo se estudia
Más detalles