Tema 4: Diseño de un microprocesador
|
|
|
- Julián Plaza Macías
- hace 8 años
- Vistas:
Transcripción
1 Tema : Diseño de un microprocesador Febrero de Tema : Diseño de un microprocesador Febrero de / 7
2 Índice Introducción Visión general de la implementación El camino de datos Control del camino de datos Tema : Diseño de un microprocesador Febrero de / 7
3 Índice Introducción Introducción Visión general de la implementación El camino de datos Control del camino de datos Tema : Diseño de un microprocesador Febrero de / 7
4 Objetivos Introducción El objetivo de este tema es ver cómo se construye un procesador capaz de ejecutar el IS que se ve en el tema a partir de las puertas lógicas que vimos en los primeros dos temas. Por simplicidad implementaremos sólo un subconjunto de las instrucciones: ritmético-lógicas: add, sub, and, or y slt. Carga y almacenamiento: lw y sw. Salto condicional: beq. Salto incondicional: j. l nalizar el tema, debéis ser capaces de modicar el procesador que veremos aquí para añadirle cualquier tipo de (incluso instrucciones no presentes en el IS real de MIPS). Tema : Diseño de un microprocesador Febrero de / 7
5 Introducción Modelo del tiempo de ejecución Usaremos la siguiente expresión para modelar el tiempo de ejecución de un programa concreto, usando un IS concreto y una implementación concreta de dicho IS: T ejec = N inst CPI T ciclo Tema : Diseño de un microprocesador Febrero de 5 / 7
6 Introducción Modelo del tiempo de ejecución Usaremos la siguiente expresión para modelar el tiempo de ejecución de un programa concreto, usando un IS concreto y una implementación concreta de dicho IS: T ejec = N inst CPI T ciclo Nos permite comparar entre sí la velocidad de distintos programas, ISs, o implementaciones del IS. Tema : Diseño de un microprocesador Febrero de 5 / 7
7 Introducción Modelo del tiempo de ejecución Usaremos la siguiente expresión para modelar el tiempo de ejecución de un programa concreto, usando un IS concreto y una implementación concreta de dicho IS: T ejec = N inst CPI T ciclo Nos permite comparar entre sí la velocidad de distintos programas, ISs, o implementaciones del IS. El número de instrucciones depende del IS y del compilador (y del programa, por supuesto). Tema : Diseño de un microprocesador Febrero de 5 / 7
8 Introducción Modelo del tiempo de ejecución Usaremos la siguiente expresión para modelar el tiempo de ejecución de un programa concreto, usando un IS concreto y una implementación concreta de dicho IS: T ejec = N inst CPI T ciclo Nos permite comparar entre sí la velocidad de distintos programas, ISs, o implementaciones del IS. Los ciclos por y el tiempo de ciclo dependen de la implementación del procesador. Tema : Diseño de un microprocesador Febrero de 5 / 7
9 Introducción Distintas opciones de implementación El tiempo de ciclo y los ciclos por están relacionados entre sí y dependen de la implementación. Tema : Diseño de un microprocesador Febrero de 6 / 7
10 Introducción Distintas opciones de implementación El tiempo de ciclo y los ciclos por están relacionados entre sí y dependen de la implementación. Implementación monociclo: cada tarda un ciclo CPI =, pero T ciclo. Tema : Diseño de un microprocesador Febrero de 6 / 7
11 Introducción Distintas opciones de implementación El tiempo de ciclo y los ciclos por están relacionados entre sí y dependen de la implementación. Implementación monociclo: cada tarda un ciclo CPI =, pero T ciclo. Implementación multiciclo: cada se divide en varios pasos, cada paso tarda un ciclo CPI > y T ciclo. Tema : Diseño de un microprocesador Febrero de 6 / 7
12 Introducción Distintas opciones de implementación El tiempo de ciclo y los ciclos por están relacionados entre sí y dependen de la implementación. Implementación monociclo: cada tarda un ciclo CPI =, pero T ciclo. Implementación multiciclo: cada se divide en varios pasos, cada paso tarda un ciclo CPI > y T ciclo. Implementación segmentada: cada se divide en varios pasos, cada paso tarda un ciclo, se inicia la ejecución de una cada ciclo CPI segmentado < CPI multiciclo (CPI segmentado ) y T ciclo. Tema : Diseño de un microprocesador Febrero de 6 / 7
13 Introducción Distintas opciones de implementación El tiempo de ciclo y los ciclos por están relacionados entre sí y dependen de la implementación. Implementación monociclo: cada tarda un ciclo CPI =, pero T ciclo. Implementación multiciclo: cada se divide en varios pasos, cada paso tarda un ciclo CPI > y T ciclo. Implementación segmentada: cada se divide en varios pasos, cada paso tarda un ciclo, se inicia la ejecución de una cada ciclo CPI segmentado < CPI multiciclo (CPI segmentado ) y T ciclo. Implementación superescalar: cada se divide en varios pasos, cada paso tarda un ciclo, se inicia la ejecución de varias instrucciones cada ciclo CPI < y T ciclo. Tema : Diseño de un microprocesador Febrero de 6 / 7
14 Visión general de la implementación Índice Introducción Visión general de la implementación El camino de datos Control del camino de datos Tema : Diseño de un microprocesador Febrero de 7 / 7
15 Visión general de la implementación Visión general de la implementación Diseñaremos un procesador multiciclo: cada se descompone en varios pasos y cada paso se ejecuta en un ciclo de reloj. Esquema de la implementación PC a lectura lectura a Control Tema : Diseño de un microprocesador Febrero de 8 / 7
16 Visión general de la implementación Visión general de la implementación Usaremos componentes que vimos en temas Diseñaremos un procesador multiciclo: anteriores: cada se descompone en varios pasos y cada paso se ejecuta en un ciclo Puertas lógicas. de reloj.. Esquema de la implementación PC a lectura lectura a Control. anco de registros. Tema : Diseño de un microprocesador Febrero de 8 / 7
17 Visión general de la implementación Visión general de la implementación Utilizaremos la metodología de sincronización por pulsos de reloj. Diseñaremos un procesador multiciclo: cada se Todos los componentes se descompone en varios pasos y cada paso se ejecuta en un ciclo conectan a la misma señal de de reloj. reloj. Esquema de la implementación PC a lectura lectura a Las entradas a los bloques lógicos combinacionales serán valores que se calcularon en el ciclo anterior. Control El valor de salida de un bloque combinacional se á al nal del ciclo actual (en el anco activo) en algún elemento de estado. Tema : Diseño de un microprocesador Febrero de 8 / 7
18 Visión general de la implementación Visión general de la implementación Utilizaremos la metodología de Importante: sincronización por pulsos de reloj. Se deben Diseñaremos guardar en un procesador multiciclo: cada se Todos los componentes se elementos descompone estado en varios todos pasos y cada paso se ejecuta en un ciclo conectan a la misma señal de los datos de reloj. calculados en un reloj. ciclo que se necesiten en ciclos Esquema posteriores. de la implementación Las entradas a los bloques lógicos combinacionales serán anco de registros. valores que se calcularon en el PC egistro PC.. a auxiliares. lectura lectura a ciclo anterior. Control El valor de salida de un bloque combinacional se á al nal del ciclo actual (en el anco activo) en algún elemento de estado. Tema : Diseño de un microprocesador Febrero de 8 / 7
19 Visión general de la implementación Qué da tiempo a hacer en un ciclo Supondremos que la, la memoria y el banco de registros son las unidades funcionales principales: PC a lectura lectura a Control Tema : Diseño de un microprocesador Febrero de 9 / 7
20 Visión general de la implementación Qué da tiempo a hacer en un ciclo Supondremos que la, la memoria y el banco de registros son las unidades funcionales principales: La más lenta de estas unidades determinará el tiempo de ciclo. PC a lectura lectura a Control Tema : Diseño de un microprocesador Febrero de 9 / 7
21 Visión general de la implementación Qué da tiempo a hacer en un ciclo Supondremos que la, la memoria y el banco de registros son las unidades funcionales principales: La más lenta de estas unidades determinará el tiempo de ciclo. La entrada de una unidad funcional principal no puede depender de valores calculados por otra unidad funcional en el mismo ciclo (no se pueden conectar en serie). PC a lectura lectura a Control Tema : Diseño de un microprocesador Febrero de 9 / 7
22 Visión general de la implementación Qué da tiempo a hacer en un ciclo Supondremos que la, la memoria y el banco de registros son las unidades funcionales principales: La más lenta de estas unidades determinará el tiempo de ciclo. La entrada de una unidad funcional principal no puede depender de valores calculados por otra unidad funcional en el mismo ciclo (no se pueden conectar en serie). Se usarán registros auxiliares para comunicarlas. PC a lectura lectura a Control Tema : Diseño de un microprocesador Febrero de 9 / 7
23 Índice El camino de datos Introducción Visión general de la implementación El camino de datos Control del camino de datos Tema : Diseño de un microprocesador Febrero de / 7
24 El camino de datos Instrucciones paso a paso Esquema de la implementación PC a lectura lectura a Control Veremos cómo dividimos cada una de las instrucciones que nuestro procesador será capaz de ejecutar en pequeños pasos. Tema : Diseño de un microprocesador Febrero de / 7
25 El camino de datos Instrucciones paso a paso Esquema de la implementación PC a lectura lectura a Control Veremos cómo dividimos cada una de las instrucciones que nuestro procesador será capaz de ejecutar en pequeños pasos. Nos interesa balancear lo mejor posible el trabajo entre los pasos para aprovechar al máximo el tiempo de cada ciclo. Tema : Diseño de un microprocesador Febrero de / 7
26 El camino de datos Instrucciones paso a paso Esquema de la implementación PC a lectura lectura a Control Veremos cómo dividimos cada una de las instrucciones que nuestro procesador será capaz de ejecutar en pequeños pasos. Nos interesa balancear lo mejor posible el trabajo entre los pasos para aprovechar al máximo el tiempo de cada ciclo. En cada paso necesitaremos que se activen distintos componentes, y que se conecten entre sí de formas diferentes. Tema : Diseño de un microprocesador Febrero de / 7
27 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura Tema : Diseño de un microprocesador Febrero de / 7
28 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura Los dos primeros pasos son comunes a todas las instrucciones. Tema : Diseño de un microprocesador Febrero de / 7
29 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura Las instrucciones aritmético-lógicas tendrán pasos tardarán ciclos. Tema : Diseño de un microprocesador Febrero de / 7
30 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura Las instrucciones de acceso a memoria tienen un paso común de cálculo de la dirección. Tema : Diseño de un microprocesador Febrero de / 7
31 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura La lw es la más larga, con 5 pasos. Tema : Diseño de un microprocesador Febrero de / 7
32 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura La sw necesita pasos. Tema : Diseño de un microprocesador Febrero de / 7
33 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura Los saltos condicionales necesitan sólo pasos. Tema : Diseño de un microprocesador Febrero de / 7
34 El camino de datos Descomposición de la ejecución de las instrucciones todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria j beq add, sub, slt, and, or lw d Salto c Comparación y salto a Operación b Lectura de memoria a Finalización de la operación 5 Finalización de lectura Y los saltos incondicionales, también sólo. Tema : Diseño de un microprocesador Febrero de / 7
35 El camino de datos Paso : búsqueda de la I = [PC] PC = PC + PC a [-6] [5-] [-6] [5-] Control Tema : Diseño de un microprocesador Febrero de / 7
36 El camino de datos Paso : decodicación y lectura de operandos = eg[i[5-]] = eg[i[-6]] Out = PC + (extender_(i[5-]) << ) PC [-6] [5-] [-6] [5-] lectura lectura a Control 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
37 El camino de datos Paso : decodicación y lectura de operandos : op rs rt rd shamt func = eg[i[5-]] 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits = eg[i[-6]] I: op rs rt imm Out = PC + (extender_(i[5-]) << ) 6 bits 5 bits 5 bits 6 bits add, sub, slt, and y or lw, sw y beq J: op j 6 bits 6 bits j PC [-6] [5-] [-6] [5-] lectura lectura a Control 6 Extensión << Se envía el código de operación a la unidad de control. Tema : Diseño de un microprocesador Febrero de / 7
38 El camino de datos Paso : decodicación y lectura de operandos : op rs rt rd shamt func = eg[i[5-]] 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits = eg[i[-6]] I: op rs rt imm Out = PC + (extender_(i[5-]) << ) 6 bits 5 bits 5 bits 6 bits add, sub, slt, and y or lw, sw y beq J: op j 6 bits 6 bits j PC [-6] [5-] [-6] [5-] lectura lectura a Control 6 Extensión << Leemos especulativamente los registros apuntados por rs y rt. Tema : Diseño de un microprocesador Febrero de / 7
39 El camino de datos Paso : decodicación y lectura de operandos : op rs rt rd shamt func = eg[i[5-]] 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits = eg[i[-6]] I: op rs rt imm Out = PC + (extender_(i[5-]) << ) 6 bits 5 bits 5 bits 6 bits add, sub, slt, and y or lw, sw y beq J: op j 6 bits 6 bits j PC [-6] [5-] [-6] [5-] lectura lectura a Control 6 Extensión << Se calcula especulativamente el destino del salto condicional. Tema : Diseño de un microprocesador Febrero de / 7
40 El camino de datos Paso a: operación Instrucciones add, sub, and, or y slt. Out = func Control Tema : Diseño de un microprocesador Febrero de 5 / 7
41 El camino de datos Paso a: operación : op 6 bits rs 5 bits rt 5 bits rd 5 bits shamt 5 bits func 6 bits Instrucciones add, sub, and, or y slt. Out = func Control Tema : Diseño de un microprocesador Febrero de 5 / 7
42 El camino de datos Paso a: nalización de la operación Instrucciones add, sub, and, or y slt. eg[ir[5-]] = Out [-6] [5-] [-6] [5-] lectura lectura a Tema : Diseño de un microprocesador Febrero de 6 / 7
43 El camino de datos Paso a: nalización de la operación Instrucciones add, sub, and, or y slt. eg[ir[5-]] = Out : op rs rt rd shamt func 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits [-6] [5-] [-6] [5-] lectura lectura a Tema : Diseño de un microprocesador Febrero de 6 / 7
44 El camino de datos Paso b: cálculo de la dirección Instrucciones lw y sw. Out = + extender_(i[5-]) [-6] [5-] [-6] [5-] Control 6 Extensión Tema : Diseño de un microprocesador Febrero de 7 / 7
45 El camino de datos Paso b: cálculo de la dirección Instrucciones lw y sw. I: op 6 bits rs 5 bits rt 5 bits imm 6 bits Out = + extender_(i[5-]) [-6] [5-] [-6] [5-] Control 6 Extensión Tema : Diseño de un microprocesador Febrero de 7 / 7
46 El camino de datos Paso b: lectura de memoria lw. MD = [Out] a Tema : Diseño de un microprocesador Febrero de 8 / 7
47 El camino de datos Paso 5: nalización de la lectura lw. eg[i[-6]] = MD [-6] [5-] [-6] [5-] lectura lectura a Tema : Diseño de un microprocesador Febrero de 9 / 7
48 El camino de datos Paso 5: nalización de la lectura lw. eg[i[-6]] = MD I: op 6 bits rs 5 bits rt 5 bits imm 6 bits [-6] [5-] [-6] [5-] lectura lectura a Tema : Diseño de un microprocesador Febrero de 9 / 7
49 El camino de datos Paso b: en memoria sw. [Out] = a Tema : Diseño de un microprocesador Febrero de / 7
50 El camino de datos Paso c: comparación y salto beq. si ( == ) entonces PC = Out PC Control Tema : Diseño de un microprocesador Febrero de / 7
51 Paso d: salto El camino de datos j. PC = (PC[-8] << 8) (I[5-] << ) PC PC[-8] [-6] [5-] [-6] [5-] [5-] (j) 6 8 << Tema : Diseño de un microprocesador Febrero de / 7
52 Paso d: salto El camino de datos j. J: op j 6 bits 6 bits PC = (PC[-8] << 8) (I[5-] << ) PC PC[-8] [-6] [5-] [-6] [5-] [5-] (j) 6 8 << Tema : Diseño de un microprocesador Febrero de / 7
53 El camino de datos Combinando todos los pasos Necesitamos un camino de datos capaz de realizar todos los pasos que hemos visto en las transparencias anteriores. Tema : Diseño de un microprocesador Febrero de / 7
54 El camino de datos Combinando todos los pasos Necesitamos un camino de datos capaz de realizar todos los pasos que hemos visto en las transparencias anteriores. Pero cada paso necesita que las unidades funcionales estén conectadas de forma diferente entre sí. Tema : Diseño de un microprocesador Febrero de / 7
55 El camino de datos Combinando todos los pasos Necesitamos un camino de datos capaz de realizar todos los pasos que hemos visto en las transparencias anteriores. Pero cada paso necesita que las unidades funcionales estén conectadas de forma diferente entre sí. Solución: añadir multiplexores. PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
56 Índice Control del camino de datos Introducción Visión general de la implementación El camino de datos Control del camino de datos Tema : Diseño de un microprocesador Febrero de / 7
57 Objetivo de la unidad de control Necesitamos un componente que se encargue de guiar la ejecución de instrucciones en nuestro camino de datos unidad de control. Deberá: Seleccionar las entradas adecuadas de los multiplexores en cada paso. ctivar las señales de habilitación de de los registros y la señal de lectura de memoria en los pasos que sea necesario. Indicar a la qué operación realizar. Deniremos un conjunto de señales de control que serán generadas por la unidad de control y que conectaremos a los puertos adecuados de cada componente del camino de datos. ñadiremos un poco de lógica combinacional para simplicar el control de la y para implementar los saltos condicionales. Tema : Diseño de un microprocesador Febrero de 5 / 7
58 Señales de control PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
59 Señales de control EscrPC PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] 6 Extensión << EscrPC: Controla la en el registro PC. No se escribe. Se actualiza con el valor que haya a la entrada. Tema : Diseño de un microprocesador Febrero de 6 / 7
60 Señales de control EscrPC PC LeerMem a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] 6 Extensión << LeerMem: ctiva la lectura de memoria. No se lee. Se lee la dirección de memoria indicada. Tema : Diseño de un microprocesador Febrero de 6 / 7
61 Señales de control EscrPC PC LeerMem EscrMem a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] 6 Extensión << EscrMem: ctiva la en memoria. No se escribe. Se escribe el dato en la dirección de memoria indicada. Tema : Diseño de un microprocesador Febrero de 6 / 7
62 Señales de control EscrPC PC LeerMem EscrMem a EscrI [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] 6 Extensión << EscrI: Controla la en el regitro I. Se conserva el contenido actual del registro I. Se escribe la leída de memoria. Tema : Diseño de un microprocesador Febrero de 6 / 7
63 Señales de control EscrPC PC LeerMem EscrMem a EscrI [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a Escreg 6 8 << PC[-8] Control [5-] 6 Extensión << Escreg: Controla la en el banco de registros. No se escribe. Se escribe el dato en el registro indicado. Tema : Diseño de un microprocesador Febrero de 6 / 7
64 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a Escreg 6 8 << PC[-8] Control [5-] 6 Extensión << IoD: Selecciona qué dirección se usa para acceder a la memoria. El PC suministra la dirección para acceder a memoria. Out proporciona la dirección para acceder a memoria. Tema : Diseño de un microprocesador Febrero de 6 / 7
65 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg 6 8 << PC[-8] Control [5-] 6 Extensión << egdest: Selecciona qué campo elige el registro a. El registro destino viene determinado por el campo rt. El registro destino viene determinado por el campo rd. Tema : Diseño de un microprocesador Febrero de 6 / 7
66 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg 6 8 << PC[-8] Control Memeg [5-] 6 Extensión << Memeg: Selecciona qué se escribe en el banco de registros. El valor que proviene del registro Out. El valor que proviene del registro MD. Tema : Diseño de un microprocesador Febrero de 6 / 7
67 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel 6 8 << PC[-8] Control Memeg [5-] 6 Extensión << Sel: Selecciona el primer operando de la. El primer operando de la es el PC. El primer operando de la es el registro. Tema : Diseño de un microprocesador Febrero de 6 / 7
68 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control Memeg [5-] 6 Extensión << Sel: Selecciona el segundo operando de la. El registro. La constante. Los 6 bits menos signicativos de I, extendidos de. Igual que, pero desplazado bits a la izquierda. Tema : Diseño de un microprocesador Febrero de 6 / 7
69 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control FuentePC Memeg [5-] 6 Extensión << FuentePC: Selecciona qué se escribe en el registro PC. La salida de la. El contenido de Out. El campo j desplazado dos bits a la izquierda y concatenado con los bits más signicativos del PC actual. Tema : Diseño de un microprocesador Febrero de 6 / 7
70 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control FuentePC Memeg [5-] 6 Extensión << ¾Cómo hacemos que funcione la beq (paso c)? PC Control Tema : Diseño de un microprocesador Febrero de 6 / 7
71 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control FuentePC Memeg [5-] 6 Extensión << ¾Cómo hacemos que funcione la beq (paso c)? Tenemos que añadir un par de puertas lógicas. PC Control Tema : Diseño de un microprocesador Febrero de 6 / 7
72 Señales de control EscrPC PC LeerMem EscrMem IoD a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control FuentePC Memeg [5-] 6 Extensión << ¾Cómo hacemos que funcione la beq (paso c)? Tenemos que añadir un par de puertas lógicas. PC Control Tema : Diseño de un microprocesador Febrero de 6 / 7
73 Señales de control EscrPCCond EscrPC LeerMem EscrMem IoD PC a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control FuentePC Memeg [5-] 6 Extensión << ¾Cómo hacemos que funcione la beq (paso c)? Tenemos que añadir un par de puertas lógicas. PC Control Tema : Diseño de un microprocesador Febrero de 6 / 7
74 Señales de control EscrPCCond EscrPC LeerMem EscrMem IoD PC a EscrI [-6] [5-] [-6] [5-] lectura egdest lectura Instr. [5-] a [5-] Escreg Sel Sel 6 8 << PC[-8] Control FuentePC Memeg [5-] 6 Extensión << Control Operación Sólo falta controlar la. ND O Suma esta slt Tema : Diseño de un microprocesador Febrero de 6 / 7
75 Control de la Para simplicar el control, vamos a introducir una señal de control auxiliar que nos ayude a generar la señal Control. Necesitamos que la : Pasos cción, y b Sumar c estar a Depende Tema : Diseño de un microprocesador Febrero de 7 / 7
76 Control de la Para simplicar el control, vamos a introducir una señal de control auxiliar que nos ayude a generar la señal Control. Necesitamos que la : Pasos cción, y b Sumar c estar a Depende : op 6 bits rs 5 bits rt 5 bits rd 5 bits shamt 5 bits func 6 bits Tema : Diseño de un microprocesador Febrero de 7 / 7
77 Control de la Para simplicar el control, vamos a introducir una señal de control auxiliar que nos ayude a generar la señal Control. Necesitamos que la : Pasos cción, y b Sumar c estar a Depende : op 6 bits rs 5 bits rt 5 bits rd 5 bits shamt 5 bits func 6 bits Op: Controla la acción de la. La realiza una suma. La realiza una resta. ealiza un ND, O, suma, resta o comparación según func. Tema : Diseño de un microprocesador Febrero de 7 / 7
78 Control de la La unidad de control de la será un circuito combinacional que generará la señal Control a partir de Op y func. Op cción Control Suma esta Según func Instr. func Operación Control and ND bit a bit or O bit a bit add Suma sub esta slt Comparación Tema : Diseño de un microprocesador Febrero de 8 / 7
79 Control de la La unidad de control de la será un circuito combinacional que generará la señal Control a partir de Op y func. Op cción Control Suma esta Según func Instr. func Operación Control and ND bit a bit or O bit a bit add Suma sub esta slt Comparación func func func func luop Control Tema : Diseño de un microprocesador Febrero de 8 / 7
80 Control de la La unidad de control de la será un circuito combinacional que generará la señal Control a partir de Op y func. Op cción Control Suma esta Según func Instr. func Operación Control and ND bit a bit or O bit a bit add Suma sub esta slt Comparación func Control 6 luop Control Tema : Diseño de un microprocesador Febrero de 8 / 7
81 Visión completa del procesador La unidad de control generará las señales adecuadas a cada paso: EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 9 / 7
82 Implementación de la unidad de control todas El valor de las señales de control que hemos denido depende únicamente del paso actual en el que nos encontremos. La transición de un paso a otro depende de la actual. úsqueda de todas Decodicación lw, sw add, sub, slt, and, or b Cálculo de la dirección sw c Escritura en memoria j beq lw d Salto c Comparación y salto a Ejecución b Lectura de memoria a Finalización 5 Finalización de lectura Tema : Diseño de un microprocesador Febrero de / 7
83 Implementación de la unidad de control El valor de las señales de control que hemos denido depende únicamente del paso actual en el que nos encontremos. La transición de un paso a otro depende de la actual. Campo op. todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria : op 6 bits rs 5 bits rt 5 bits rd 5 bits shamt 5 bits func 6 bits d Salto beq c Comparación y salto add, sub, slt, and, or a Ejecución lw b Lectura de memoria I: op 6 bits rs 5 bits rt 5 bits imm 6 bits j a Finalización 5 Finalización de lectura J: op j 6 bits 6 bits Tema : Diseño de un microprocesador Febrero de / 7
84 Implementación de la unidad de control El valor de las señales de control que hemos denido depende únicamente del paso actual en el que nos encontremos. La transición de un paso a otro depende de la actual. Campo op. todas úsqueda de todas Decodicación lw, sw b Cálculo de la dirección sw c Escritura en memoria : op 6 bits rs 5 bits rt 5 bits rd 5 bits shamt 5 bits func 6 bits d Salto beq c Comparación y salto add, sub, slt, and, or a Ejecución lw b Lectura de memoria I: op 6 bits rs 5 bits rt 5 bits imm 6 bits j a Finalización 5 Finalización de lectura J: op j 6 bits 6 bits Podemos implementar la unidad de control mediante un sistema secuencial síncrono modelado como una máquina de Moore. Tema : Diseño de un microprocesador Febrero de / 7
85 Implementación de la unidad de control Estado: Paso actual. Entradas: its del campo op de la última leída. s: Valores de las señales de control. Esquema de implementación eloj Din Estado ( bits) Función de transición Dout 6 op (I[6]) Función de salida Op EscrI EscrMem EscrPC EscrPCCond Escreg FuentePC IoD LeerMem Memeg egdest Sel Sel Tema : Diseño de un microprocesador Febrero de / 7
86 Implementación de la unidad de control utómata de control Estado: Paso actual. IoD = Entradas: LeerMem its = del campo op deop = la5última ó b leída. EscrI = Sel = Sel = s: Valores de las señales Op = de control. Op = FuentePC = EscrPC = Esquema de implementación op = Sel = Sel = op = op = op = Sel = Sel = Op = op = op = 5 c IoD = EscrMem = eloj c Estado ( bits) Sel Dout = d Din Sel = FuentePC = Op = EscrPC = FuentePC = EscrPCCond = Función de transición 6 op (I[6]) a Sel = Sel = Op = Función de salida a egdest = Memeg = Escreg = Op b EscrIIoD = EscrMem LeerMem = EscrPC EscrPCCond Escreg FuentePC IoD LeerMem5 Memeg egdest = egdest Memeg = Escreg = Sel Sel Tema : Diseño de un microprocesador Febrero de / 7
87 Ejemplo de ejecución de add $, $, $ Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
88 Ejemplo de ejecución de add $, $, $ Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest IoD = LeerMem = EscrI = Sel = Sel = Op = FuentePC = EscrPC = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
89 Ejemplo de ejecución de add $, $, $ Paso EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
90 Ejemplo de ejecución de add $, $, $ Paso Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
91 Ejemplo de ejecución de add $, $, $ Paso a EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
92 Ejemplo de ejecución de add $, $, $ Paso a : op rs rt rd shamt func 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits a Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
93 Ejemplo de ejecución de add $, $, $ Paso a EscrPCCond EscrPC IoD LeerMem EscrMem Memeg = EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
94 Ejemplo de ejecución de add $, $, $ Paso a : op rs rt rd shamt func 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits a egdest = Memeg = Escreg = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg = EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
95 Ejemplo de ejecución de lw $, label($) Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
96 Ejemplo de ejecución de lw $, label($) Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest IoD = LeerMem = EscrI = Sel = Sel = Op = FuentePC = EscrPC = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
97 Ejemplo de ejecución de lw $, label($) Paso EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
98 Ejemplo de ejecución de lw $, label($) Paso Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
99 Ejemplo de ejecución de lw $, label($) Paso b EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
100 Ejemplo de ejecución de lw $, label($) Paso b I: op rs rt imm 6 bits 5 bits 5 bits 6 bits b Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
101 Ejemplo de ejecución de lw $, label($) Paso b EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
102 Ejemplo de ejecución de lw $, label($) Paso b I: op rs rt imm 6 bits 5 bits 5 bits 6 bits b IoD = LeerMem = EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
103 Ejemplo de ejecución de lw $, label($) Paso 5 EscrPCCond EscrPC IoD LeerMem EscrMem Memeg = EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
104 Ejemplo de ejecución de lw $, label($) Paso 5 I: op rs rt imm 6 bits 5 bits 5 bits 6 bits 5 egdest = Memeg = Escreg = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg = EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
105 Ejemplo de ejecución de sw $, label($) Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
106 Ejemplo de ejecución de sw $, label($) Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest IoD = LeerMem = EscrI = Sel = Sel = Op = FuentePC = EscrPC = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
107 Ejemplo de ejecución de sw $, label($) Paso EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
108 Ejemplo de ejecución de sw $, label($) Paso Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
109 Ejemplo de ejecución de sw $, label($) Paso b EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
110 Ejemplo de ejecución de sw $, label($) Paso b I: op rs rt imm 6 bits 5 bits 5 bits 6 bits b Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
111 Ejemplo de ejecución de sw $, label($) Paso c EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
112 Ejemplo de ejecución de sw $, label($) Paso c I: op rs rt imm 6 bits 5 bits 5 bits 6 bits c IoD = EscrMem = EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de / 7
113 Ejemplo de ejecución de beq $, $, label Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 5 / 7
114 Ejemplo de ejecución de beq $, $, label Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest IoD = LeerMem = EscrI = Sel = Sel = Op = FuentePC = EscrPC = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 5 / 7
115 Ejemplo de ejecución de beq $, $, label Paso EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 5 / 7
116 Ejemplo de ejecución de beq $, $, label Paso Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 5 / 7
117 Ejemplo de ejecución de beq $, $, label Paso c EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 5 / 7
118 Ejemplo de ejecución de beq $, $, label Paso c I: op rs rt imm 6 bits 5 bits 5 bits 6 bits c Sel = Sel = Op = FuentePC = EscrPCCond = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 5 / 7
119 Ejemplo de ejecución de j label Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
120 Ejemplo de ejecución de j label Paso EscrPCCond EscrPC IoD = LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op = Sel = Sel = Escreg egdest IoD = LeerMem = EscrI = Sel = Sel = Op = FuentePC = EscrPC = PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
121 Ejemplo de ejecución de j label Paso EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
122 Ejemplo de ejecución de j label Paso Sel = Sel = Op = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op = Sel = Sel = Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
123 Ejemplo de ejecución de j label Paso d EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
124 Ejemplo de ejecución de j label Paso d J: op j 6 bits 6 bits d FuentePC = EscrPC = EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC = Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 6 / 7
125 Visión completa del procesador EscrPCCond EscrPC IoD LeerMem EscrMem Memeg EscrI Unidad de control op FuentePC Op Sel Sel Escreg egdest PC a [-6] [5-] [-6] [5-] Instr. [5-] [5-] lectura lectura a 6 8 << PC[-8] Control [5-] Control [5-] 6 Extensión << Tema : Diseño de un microprocesador Febrero de 7 / 7
UNIDAD 4: El procesador: Camino de los datos y Control.
UNIDAD 4: El procesador: Camino de los datos y Control. 4.1 Introducción El rendimiento de una máquina depende de tres factores clave: Conteo de Instrucciones, tiempo del ciclo de reloj y ciclos de reloj
Sección de procesamiento: El camino de datos
Sección de procesamiento: El camino de datos Montse Bóo Cepeda Este trabajo está publicado bajo licencia Creative Commons Attribution- NonCommercial-ShareAlike 2.5 Spain. Estructura del curso 1. Evolución
Circuitos Electrónicos. Septiembre 2005/2006. Problema 1º parcial
Circuitos Electrónicos. Septiembre 2005/2006. Problema 1º parcial Se pretende realizar el circuito lógico interno de una máquina tragaperras de tres ruletas. El sistema completo tiene un esquema como el
18. Camino de datos y unidad de control
Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 18. Camino de datos y unidad de control Un La versatilidad una característica deseable los Los
Pipelining o Segmentación de Instrucciones
Pipelining o Segmentación de Instrucciones La segmentación de instrucciones es similar al uso de una cadena de montaje en una fábrica de manufacturación. En las cadenas de montaje, el producto pasa a través
Microarquitectura: DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 3. MICROARQUITECTURA: FLUJO DE DATOS Y CONTROL DEL MICROPROCESADOR
Microarquitectura: implementación multiciclo DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 3. MICROARQUITECTURA: FLUJO DE DATOS Y CONTROL DEL MICROPROCESADOR 3.1 Esquema básico de un microprocesador
Carga de la instrucción / Decodificación y carga de registros (Figura 37) Instrucciones de salto condicional (Figura 40)
Inicio Carga de la instrucción / Decodificación y carga de registros (Figura 37) de acceso a la (Figura 38) de tipo R (Figura 39) de salto condicional (Figura 40) jump (Figura 41) Figura 5.36.- Una visión
Circuitos Digitales II y Laboratorio Fundamentos de Arquitectura de Computadores
Departamento de Ingeniería Electrónica Facultad de Ingeniería Circuitos Digitales II y Laboratorio Fundamentos de Arquitectura de Computadores Unidad 5: IPS Pipeline Prof. Felipe Cabarcas cabarcas@udea.edu.co
Diseño del procesador MIPS R2000
Diseño del procesador MIPS R2000 Aula Virtual IS09 Sergio Barrachina Mir Área de Arquitectura y Tecnología de Computadores Dpt. de Ingeniería y Ciencia de los Computadores Universidad Jaume I Índice 1.
Arquitectura de Computadores - 2001
IV. Segmentación o Pipelining Alternativas de Implementación de Procesador 1. Procesador Uniciclo CPI = 1 Pero Período de Reloj Grande 2. Procesador Multiciclo CPI > 1 Pero Período de Reloj más Pequeño
MANUAL DE AYUDA MANEJO DE SHAREPOINT CON GOTELGEST.NET
MANUAL DE AYUDA MANEJO DE SHAREPOINT CON GOTELGEST.NET Fecha última revisión: Febrero 2012 INDICE DE CONTENIDOS MANEJO DE SHAREPOINT EN GOTELGEST.NET... 3 1. CONFIGURACIÓN GESTIÓN DOCUMENTAL... 3 2. SINCRONIZACIÓN
La Unidad Procesadora.
La Unidad Procesadora. En un sistema digital complejo, la capa de hardware de la máquina es el nivel más bajo del modelo de capas de un sistema microcomputarizado. La unidad procesadora es una parte del
Arquitectura Von Neumann
Arquitectura Von Neumann Arquitectura Von Neumann Establecida en 1945 por Von Neumann Modelo básico de arquitectura utilizado en la mayoría de los computadores Su idea es la de conectar permanentemente
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:
MICROPROCESADOR. Multiciclo
MICROPROCESADOR Multiciclo Ejemplo Tiempos de operación. Unidades de memoria: 10 ns. Alu y sumadores: 10 ns Archivo de registros (lectura y escritura): 5 ns. Suponiendo que los multiplexores, unidad de
Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2
Arquitectura t de Computadores Clase 10: Diseño del microprocesador monociclo pt.2 Departamento de Ingeniería de Sistemas Universidad id d de Antioquia i 2011 2 Unidad de control principal Mediante el
Arquitecturas RISC. Arquitectura de Computadoras y Técnicas Digitales - Mag. Marcelo Tosini Facultad de Ciencias Exactas - UNCPBA
Arquitecturas RISC Características de las arquitecturas RISC Juego de instrucciones reducido (sólo las esenciales) Acceso a memoria limitado a instrucciones de carga/almacenamiento Muchos registros de
Ejercicios. 5.2 [5] < 5.3> Este ejercicio es similar al 5.1, pero ahora considere los fallos causados por permanecer en 1 (la señal es siempre 1).
![Ejercicios. 5.2 [5] < 5.3> Este ejercicio es similar al 5.1, pero ahora considere los fallos causados por permanecer en 1 (la señal es siempre 1).](/thumbs/29/13482662.jpg "Ejercicios. 5.2 [5] < 5.3> Este ejercicio es similar al 5.1, pero ahora considere los fallos causados por permanecer en 1 (la señal es siempre 1).")
Ejercicios 5.1 [5] < 5.3> Describa el efecto que un simple fallo permanecer como 0 (es decir, independiente de lo que debería ser, la señal es siempre 0) provocaría en los multiplexores en el camino de
TEMA7. SISTEMAS SECUENCIALES
Sistemas Secuenciales 1 TEMA7. SISTEMAS SECUENCIALES Los circuitos lógicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas sólo dependen de las entradas actuales. Secuenciales, aquellos
Figura 1. Símbolo que representa una ALU. El sentido y la funcionalidad de las señales de la ALU de la Figura 1 es el siguiente:
Departamento de Ingeniería de Sistemas Facultad de Ingeniería Universidad de Antioquia Arquitectura de Computadores y Laboratorio ISI355 (2011 2) Práctica No. 1 Diseño e implementación de una unidad aritmético
Lo que definimos como CPU (Central Process Unit) o Unidad Central de Proceso, está estructurado por tres unidades operativamente diferentes:
Facultad de Ciencias Exactas y Naturales y Agrimensura Departamento de Ingeniería Cátedra : Proyecto Final Apuntes : Microprocesadores Tema 6-1 : Esquema de un µp. La CPU Lo que definimos como CPU (Central
UNIDAD 5: Mejora del rendimiento con la segmentación.
UNIDAD 5: Mejora del rendimiento con la segmentación. 5.1 Un resumen de segmentación La segmentación (pipelining) es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones.
Tema 2. Diseño del repertorio de instrucciones
Soluciones a los problemas impares Tema 2. Diseño del repertorio de instrucciones Arquitectura de Computadores Curso 2009-2010 Tema 2: Hoja: 2 / 16 Tema 2: Hoja: 3 / 16 Base teórica Al diseñar un computador,
Arquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS
Arquitectura de Computadores Tema 4 PROCESADORES SEGMENTADOS 1. Arquitecturas RISC y CISC. 2. Unidad de Control monociclo y multiciclo. 3. Segmentación. 3.1. Ruta de datos del MIPS R2000. 3.2. Control
Procesadores segmentados. El DLX.
Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones
Organización Básica de un Computador y Lenguaje de Máquina
Organización Básica de un Computador y Prof. Rodrigo Araya E. raraya@inf.utfsm.cl Universidad Técnica Federico Santa María Departamento de Informática Valparaíso, 1 er Semestre 2006 Organización Básica
1. Representación de la información en los sistemas digitales
Oliverio J. SantanaJaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2005 2006 1. Representación de la información en los sistemas digitales Durante Hoy Los digital tipo muchos
Fundamentos de los Computadores Grado en Ingeniería Informática (hasta final del diseño monociclo)
8. Diseño del Procesador Fundamentos de los Computadores Grado en Ingeniería Informática (hasta final del diseño monociclo) Objetivos Plantear y modificar una ruta de datos para un repertorio de instrucciones
MICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES
MICROPROCESADOR RISC SINTETIZABLE EN FPGA PARA FINES DOCENTES J.D. MUÑOZ1, S. ALEXANDRES1 Y C. RODRÍGUEZ-MORCILLO2 Departamento de Electrónica y Automática. Escuela Técnica Superior de Ingeniería ICAI.
ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES
Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Camino de datos y control: implementación microprogramada Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa. Introducción.
Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS
Fundamentos de Computadores. Sistemas Secuenciales. T7-1 INDICE: Tema 7. SISTEMAS SECUENCIALES INTRODUCCIÓN SISTEMAS SECUENCIALES SÍNCRONOS TIPOS DE BIESTABLES o TABLAS DE ECITACIÓN DE LOS BIESTABLES o
Entorno de Ejecución del Procesador Intel Pentium
Arquitectura de Ordenadores Arquitectura del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Entorno de Ejecución del Procesador
Clase 20: Arquitectura Von Neuman
http://computacion.cs.cinvestav.mx/~efranco @efranco_escom efranco.docencia@gmail.com Estructuras de datos (Prof. Edgardo A. Franco) 1 Contenido Arquitectura de una computadora Elementos básicos de una
Manual de instalación Actualizador masivo de Stocks y Precios
Manual de instalación Actualizador masivo de Stocks y Precios Instrucciones para la instalación de Actualizado masivo de Stocks y Precios Módulo para Prestashop desarrollado por OBSolutions Módulo para
Tema 1 Introducción. Arquitectura básica y Sistemas Operativos. Fundamentos de Informática
Tema 1 Introducción. Arquitectura básica y Sistemas Operativos Fundamentos de Informática Índice Descripción de un ordenador Concepto básico de Sistema Operativo Codificación de la información 2 1 Descripción
Circuitos Electrónicos. Primer parcial curso 2006-07
Circuitos Electrónicos. Primer parcial curso 2006-07 Ante el creciente interés por las apuestas deportivas, el Departamento Técnico de las Loterías y Apuestas del Estado os ha encargado la actualización
Registros y Contadores
Registros y Contadores Mario Medina C. mariomedina@udec.cl Registros Grupos de flip-flops con reloj común Almacenamiento de datos Desplazamiento de datos Construcción de contadores simples Como cada FF
Tema IV. Unidad aritmético lógica
Tema IV Unidad aritmético lógica 4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del
CODIFICADORES. Cuando solo una de las entradas está activa para cada combinación de salida, se le denomina codificador completo.
Circuitos Combinacionales MSI CODIFICADORES Son los dispositivos MSI que realizan la operación inversa a la realizada por los decodificadores. Generalmente, poseen 2 n entradas y n salidas. Cuando solo
TEMA 11. CIRCUITOS ARITMÉTICOS TICOS DIGITALES
TEM. CIRCUITOS RITMÉTICOS TICOS DIGITLES http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg IEEE 25 niversary: http://www.flickr.com/photos/ieee25/with/2809342254/ TEM. CIRCUITOS
ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES
Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Camino de datos y control: implementación uniciclo Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa. Introducción. 2. Construcción
Plataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación
Estructura de Computadores
Estructura de Computadores Tema 4. El procesador Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido Elementos de un
1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1
5.1.3 Multiplicación de números enteros. El algoritmo de la multiplicación tal y como se realizaría manualmente con operandos positivos de cuatro bits es el siguiente: 1 1 0 1 x 1 0 1 1 1 1 0 1 + 1 1 0
Uso del Programa Gantt Project
Uso del Programa Gantt Project Presentación En esta práctica guiada aprenderás varias cosas relacionadas con el uso de Gantt Project, que es una aplicación de ayuda a la gestión de proyectos: Especificar
6-REGISTROS DEL 8086 Y DEL 80286
ESTRUCTURA DE COMPUTADORES I (Capítulo 6: Los registros del microprocesador 8086) 1/7 6-REGISTROS DEL 8086 Y DEL 80286 6.1 INTRODUCCIÓN: Dentro del procesador existen unos contenedores especiales de 16
Servicio de Informática Vicerrectorado de Tecnologías de la Información y la Comunicación
Vicerrectorado de Tecnologías de la Información y la Comunicación Conexión mediante Escritorio Remoto de Windows Última Actualización 16 de septiembre de 2013 Histórico de cambios Fecha Descripción Autor
2.4. Modos de direccionamiento Distintas formas que tiene la arquitectura para especificar la ubicación de los operandos.
2.4. Modos de direccionamiento Distintas formas que tiene la arquitectura para especificar la ubicación de los operandos. Objetivos: - Reducir el número de bits para especificar un operando en memoria.
5.1.1 Sumadores con anticipación de Acarreo. g i = a i b i. c i = c i-1 p i + g i s i = p i + c i-1. c 0 = g 0 + c -1 p 0
5.1.1 Sumadores con anticipación de Acarreo. El sumador paralelo de n bits que se ha mostrado hasta ahora, tiene un nivel de retardo de 2*n puertas, pues necesita 2*n etapas de puertas lógicas para que
Una computadora de cualquier forma que se vea tiene dos tipos de componentes: El Hardware y el Software.
ARQUITECTURA DE LAS COMPUTADORAS QUE ES UNA COMPUTADORA (UN ORDENADOR)? Existen numerosas definiciones de una computadora, entre ellas las siguientes: 1) Una computadora es un dispositivo capaz de realizar
Arquitectura de Computadores
Arquitectura de Computadores Ricardo.Sanz@upm.es Curso 2004-2005 Arquitectura de Computadores Arquitectura de computadores es la disciplina que estudia la organización y funcionamiento de los computadores
Puertas Lógicas. Contenidos. Objetivos
Contenidos Objetivos En esta quincena aprenderás a: Implementar funciones mediante puertas lógicas. Conocer y manejar la simbología de las puertas lógicas. Construir circuitos lógicos en el programa simulador
TEMA 2 WINDOWS XP Lección 4 BLOC DE NOTAS
TEMA 2 WINDOWS XP Lección 4 BLOC DE NOTAS 1) EL PEQUEÑO EDITOR El Bloc de notas de Windows XP es un básico editor de texto con el que podemos escribir anotaciones, de hasta 1024 caracteres por línea y
Unidad I. 1.1 Sistemas numéricos (Binario, Octal, Decimal, Hexadecimal)
Unidad I Sistemas numéricos 1.1 Sistemas numéricos (Binario, Octal, Decimal, Hexadecimal) Los computadores manipulan y almacenan los datos usando interruptores electrónicos que están ENCENDIDOS o APAGADOS.
Curso PHP Módulo 1 R-Luis
Lenguaje PHP Introducción Archivos HTML y PHP: Crear un archivo php es tan sencillo como cambiarle la extensión a un archivo html, por ejemplo podemos pasar de index.html a index.php sin ningún inconveniente.
Guía rápida de CX-Programmer
Guía rápida de CX-Programmer Esta guía pretende dar al lector los conocimientos más básicos para la programación de un controlador lógico secuencia en el autómata CQM1 de Omron, usando el software CX-Programmer
En el presente capítulo se describe la programación del instrumento virtual y cómo
Capítulo 6. Instrumentación virtual En el presente capítulo se describe la programación del instrumento virtual y cómo éste controla el circuito de captura de señales, la llamada telefónica y escribe los
TEMA - 3 LÓGICA SECUENCIAL. REGISTROS DE DESPLAZAMIENTO Y CONTADORES. 1.- Introducción.
T-3 Lógica ecuencial. egistros de Desplazamiento y Contadores TEMA - 3 LÓGICA ECUENCIAL. EGITO DE DEPLAZAMIENTO Y CONTADOE..- Introducción. Hemos visto que en la lógica combinacional las salidas están
Sitios remotos. Configurar un Sitio Remoto
Sitios remotos Definir un sitio remoto significa establecer una configuración de modo que Dreamweaver sea capaz de comunicarse directamente con un servidor en Internet (por eso se llama remoto) y así poder
Universidad Autónoma de Baja California Facultad de Ingeniería Mexicali
Sumadores En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos
Ic-Prog PARA PROGRAMAR MICROCONTROLADORES PIC 16F84 y 16F876.
Ic-Prog PARA PROGRAMAR MICROCONTROLADORES PIC 16F84 y 16F876. Prof: Bolaños D. En unión del hardware adecuado, el software IC-PROG permite programar gran cantidad de dispositivos electrónicos. Esta guía
ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008
ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd Borriello and Randy Katz. Prentice Hall,
MANUAL COPIAS DE SEGURIDAD
MANUAL COPIAS DE SEGURIDAD Índice de contenido Ventajas del nuevo sistema de copia de seguridad...2 Actualización de la configuración...2 Pantalla de configuración...3 Configuración de las rutas...4 Carpeta
Proyecto de Diseño 2
Altera University Program 1 Proyecto de Diseño 2 Números y Visualizadores El objetivo de esta práctica es diseñar circuitos combinacionales que realicen conversiones numéricas de binario a decimal y adición
MANUAL DE AYUDA. MODULO SAT (Anexo Integración AGIL SAT)
MANUAL DE AYUDA MODULO SAT (Anexo Integración AGIL SAT) Fecha última revisión: Junio 2011 INDICE DE CONTENIDOS 1 INTRODUCCION... 3 1.1 Objetivo... 3 1.2 Descripción de la aplicación Agil-SAT PDA... 3 1.3
Direcciones IP y máscaras de red
También en este nivel tenemos una serie de protocolos que se encargan de la resolución de direcciones: ARP (Address Resolution Protocol): cuando una maquina desea ponerse en contacto con otra conoce su
Pipeline (Segmentación)
Pipeline (Segmentación) Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías
ÍNDICE DISEÑO DE CONTADORES SÍNCRONOS JESÚS PIZARRO PELÁEZ
ELECTRÓNICA DIGITAL DISEÑO DE CONTADORES SÍNCRONOS JESÚS PIZARRO PELÁEZ IES TRINIDAD ARROYO DPTO. DE ELECTRÓNICA ÍNDICE ÍNDICE... 1 1. LIMITACIONES DE LOS CONTADORES ASÍNCRONOS... 2 2. CONTADORES SÍNCRONOS...
MANUAL DE USUARIO INTRANET
MANUAL DE USUARIO INTRANET Partes de la Intranet. La intranet se divide en varias partes claramente diferenciadas, que facilitan la navegación a través de la misma. A) Cabecera Es la parte estática de
Figura 1: Símbolo lógico de un flip-flop SR
FLIP-FLOPS Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuenciales. Los bloques básicos para construir
PROGRAMA PARA LA RECEPCIÓN VALIDACIÓN Y RESGUARDO DE DOCUMENTOS FISCALES VERSIÓN 1.00 MANUAL DE OPERACIÓN
PROGRAMA PARA LA RECEPCIÓN VALIDACIÓN Y RESGUARDO DE DOCUMENTOS FISCALES VERSIÓN 1.00 MANUAL DE OPERACIÓN ENERO 2014 Versión 1.00 Página 1 de 12 CONTENIDO 1.- Introducción 2.- Entrar y Salir del Programa
Tema 11: Sistemas combinacionales
Tema 11: Sistemas combinacionales Objetivo: Introducción Generador Comprobador de paridad Comparadores Semisumador (HA) Sumador Completo (FA) Expansión de sumadores Sumador paralelo con arrastre serie
Organización de Computadoras. Turno Recursantes Clase 8
Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses
Gestión de Retales WhitePaper Noviembre de 2009
Gestión de Retales WhitePaper Noviembre de 2009 Contenidos 1. Introducción 3 2. Almacén de retales 4 3. Propiedades de los materiales 6 4. Alta de retales 8 5. Utilización de retales en un lote de producción
Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León
Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León Programa. Introducción. 2. Elementos de almacenamiento. 3. Elementos de proceso. 4. Elementos de interconexión.
PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline:
PIPELINING: Antes de adentrarnos en el tema, veremos una analogía de un pipeline: Observemos que la técnica de Pipelining no mejora el tiempo de cada tarea, sino el tiempo de toda la carga de trabajo.
En cualquier caso, tampoco es demasiado importante el significado de la "B", si es que lo tiene, lo interesante realmente es el algoritmo.
Arboles-B Características Los árboles-b son árboles de búsqueda. La "B" probablemente se debe a que el algoritmo fue desarrollado por "Rudolf Bayer" y "Eduard M. McCreight", que trabajan para la empresa
PROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS
PROBLEMAS DE FUNDAMENTOS DE TECNOLOGÍA DE COMPUTADORES T5. MEMORIAS Tema 5 Memorias Hoja: 2 / 14 Base teórica La memoria es el lugar en el que se almacenan las instrucciones y los datos para que se puedan
CURSO 2010-2011 TECNOLOGÍA TECNOLOGÍA 4º ESO TEMA 5: Lógica binaria. Tecnología 4º ESO Tema 5: Lógica binaria Página 1
Tecnología 4º ESO Tema 5: Lógica binaria Página 1 4º ESO TEMA 5: Lógica binaria Tecnología 4º ESO Tema 5: Lógica binaria Página 2 Índice de contenido 1. Señales analógicas y digitales...3 2. Código binario,
TEMA 5. ELECTRÓNICA DIGITAL
TEMA 5. ELECTRÓNICA DIGITAL 1. INTRODUCCIÓN Los ordenadores están compuestos de elementos electrónicos cuyas señales, en principio, son analógicas. Pero las señales que entiende el ordenador son digitales.
Sube Selector Canales. Canal. Baja. Tema 4: Bases Matemáticas II. 4.1 Sistemas con memoria o secuenciales. 4.1.1 Introducción.
Bases Matemáticas II - ágina 1 de 11 Tema 4: Bases Matemáticas II. 4.1 Sistemas con memoria o secuenciales. 4.1.1 Introducción. Hasta ahora hemos tratados con dispositivos lógicos cuyas salidas dependían
MANUAL DE USUARIO AVMsorguar
MANUAL DE USUARIO AVMsorguar TABLA DE CONTENIDO TABLA DE CONTENIDO...1 INSTALADOR...2 INSTALACION...3 MANUAL DE USO...8 DESCARGA DE DATOS...8 CONFIGURACION DEL AVM...9 VISUALIZACION DE LOS DATOS...10 MANEJO
CODIFICADORES CON PRIORIDAD. Grupo 2
CODIFICADORES CON PRIORIDAD Grupo 2 Descripción Los codificadores son circuitos combinacionales generalmente de 2 N entradas y N salidas, donde las salidas son el código binario correspondiente al valor
COMUNICACION DE PLC S MEDIANTE EL PUERTO RS- 485 Y MONITOREADO POR PANTALLA.
COMUNICACION DE PLC S MEDIANTE EL PUERTO RS- 485 Y MONITOREADO POR PANTALLA. Planteamiento: Usando dos PLC s de la familia SS y dos pantallas AS35THTD, desarrollar un programa para el PLC ESCLAVO que cuente
TÉCNICAS DE GESTIÓN ADMINISTRATIVA PARA PEQUEÑAS EMPRESAS
COMBINAR CORRESPONDENCIA CON OFFICE 2003 Combinar correspondencia nos permite incluir en un documento datos almacenados en otro lugar. De esta forma podremos obtener copias de un mismo documento pero con
TEMA 5. SISTEMAS COMBINACIONALES MSI.
Fundamentos de Computadores. Circuitos Combinacionales MSI T5-1 TEMA 5. SISTEMAS COMBINACIONALES MSI. INDICE: INTRODUCCIÓN DECODIFICADORES o REALIZACIÓN DE FUNCIONES CON DECODIFICADORES CONVERTIDORES DE
MANUAL DE AYUDA TAREA PROGRAMADA COPIAS DE SEGURIDAD
MANUAL DE AYUDA TAREA PROGRAMADA COPIAS DE SEGURIDAD Fecha última revisión: Diciembre 2010 Tareas Programadas TAREAS PROGRAMADAS... 3 LAS TAREAS PROGRAMADAS EN GOTELGEST.NET... 4 A) DAR DE ALTA UN USUARIO...
GUIAS ÚNICAS DE LABORATORIO GENERADOR DE NÚMEROS PRIMOS AUTOR: ALBERTO CUERVO
GUIAS ÚNICAS DE LABORATORIO GENERADOR DE NÚMEROS PRIMOS AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS GENERADOR DE NÚMEROS PRIMOS. OBJETIVO Un circuito
GUIAS ÚNICAS DE LABORATORIO DETECTOR DE MONEDAS AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS
GUIAS ÚNICAS DE LABORATORIO DETECTOR DE MONEDAS AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS DETECTOR DE MONEDAS Introducción La presente práctica de
Práctica 5. Curso 2014-2015
Prácticas de Seguridad Informática Práctica 5 Grado Ingeniería Informática Curso 2014-2015 Universidad de Zaragoza Escuela de Ingeniería y Arquitectura Departamento de Informática e Ingeniería de Sistemas
Modelo de examen tipo resuelto 1
Modelo de examen tipo resuelto. Diseñar un sistema combinacional que tenga cinco entradas y dos salidas y que actúe de la siguiente forma: las cinco entradas (x 4 x 3 x 2 x x 0 ) representan una palabra
Notas para la instalación de un lector de tarjetas inteligentes.
Notas para la instalación de un lector de tarjetas inteligentes. Índice 0. Obtención de todo lo necesario para la instalación. 3 1. Comprobación del estado del servicio Tarjeta inteligente. 4 2. Instalación
Manual de software. Dynamic Cloud. 10/2014 MS-Dynamic_Cloud v1.2
Manual de software Dynamic Cloud 10/2014 MS-Dynamic_Cloud v1.2 ÍNDICE GENERAL 1. INTRODUCCIÓN... 2 1.1 Configuración mínima del PC... 2 2. INSTALAR DYNAMIC CLOUD... 3 2.1 Ejecutar Dynamic Cloud por primera
Los mayores cambios se dieron en las décadas de los setenta, atribuidos principalmente a dos causas:
SISTEMAS DISTRIBUIDOS DE REDES 1. SISTEMAS DISTRIBUIDOS Introducción y generalidades La computación desde sus inicios ha sufrido muchos cambios, desde los grandes equipos que permitían realizar tareas
Es el conjunto de programas y procedimientos ejecutados en un computador, necesarios para hacer posible la realización de una tarea específica.
Introducción a la tecnología informática 1- EL SISTEMA DE CÓMPUTO Un sistema de cómputo es un conjunto de elementos físicos y electrónicos (Hardware), los cuales funcionan ordenadamente bajo el control
GENERACIÓN DE CÓDIGO
GENERACIÓN DE CÓDIGO INTRODUCCION La generación de código es la fase más compleja de un compilador, puesto que no sólo depende de las características del lenguaje fuente sino también de contar con información
Hilos, comunicación y competencia entre procesos. Dr. Alonso Ramírez Manzanares 2-Sep-2010
Hilos, comunicación y competencia entre procesos Dr. Alonso Ramírez Manzanares 2-Sep-2010 Implementación de procesos Se mantiene una tabla de procesos con una entrada por cada proceso: Con lo cual tenemos
LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS
ESTRUCTURA DE COMPUTADORES Pag. 8.1 LECCIÓN 8: CIRCUITOS Y ALGORITMOS DE MULTIPLICACIÓN DE ENTEROS 1. Circuitos de multiplicación La operación de multiplicar es mas compleja que la suma y por tanto se
Arquitectura de Computadoras. Clase 4 Segmentación de Instrucciones
Arquitectura de Computadoras Clase 4 Segmentación de Instrucciones Segmentación de cauce: Conceptos básicos La segmentación de cauce (pipelining) es una forma particularmente efectiva de organizar el hardware
TEMA 3: Control secuencial
TEMA 3: Control secuencial Esquema: Índice de contenido TEMA 3: Control secuencial...1 1.- Introducción...1 2.- Biestables...3 2.1.- Biestables asíncronos: el Biestable RS...4 2.1.1.- Biestable RS con