Arquitectura de Computadores

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Arquitectura de Computadores"

Virginia López Ortiz de Zárate
hace 6 años
Vistas:

1 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistemas de Entrada/Salida 6. Segmentación (Pipeline) 7. Memoria Caché 8. Arquitecturas RISC Arquitectura de Computadores Arquitecturas RISC - 1

2 Al principio, la memoria era costosa Evolución de las CISC Objetivo: Minimizar los programas (en memoria) La microprogramación facilita la construcción de funciones más complejas Lenguaje máquina más potente (y complejo) Los programas constan de menos instrucciones Ocupan menos memoria ADEMÁS, se acorta la distancia con los lenguajes de alto nivel Menos tiempo de acceso a memoria Es más fácil construir compiladores Arquitectura de Computadores Arquitecturas RISC - 2

3 ...Evolución de las CISC PERO: El microprograma crece ( y se complica) Crecimiento por compatibilidad de familias Muchas instrucciones - Muchos formatos - Instrucciones de longitud variable Arquitectura de Computadores Arquitecturas RISC - 3

4 Tiempo de Ejecución de un Programa I x C x T Dos opciones para mejorar el rendimiento CISC Minimizar I (incrementando C y T) RISC Minimizar C y T (Incrementando I) Arquitectura de Computadores Arquitecturas RISC - 4

5 ...Análisis de los Programas No es malo añadir instrucciones potentes, PERO con estas consideraciones: Sopesar una mejora implementada por Hw./Sw. Mejorar el rendimiento de algunas instrucciones complica el hardware Tipos de instrucciones Modos de direccionamiento Formatos de instrucción Puede ralentizar la ejecución del resto Análisis de los Programas Bifurcaciones Llamadas a procedimientos El compilador Arquitectura de Computadores Arquitecturas RISC - 5

6 Tipos de Instrucciones TIPO DE INSTRUCCIÓN FREC. DINÁMICA COMPLEJAS Movimiento/copia 32,85 Bifurcación 15,58 Decrementa y salta (DBcc) 8,37 8,37 Comparación/test 10,95 Aritméticas/lógicas 16,31 Suma, resta, AND, OR 11,47 Multiplicación 0,58 0,58 División 0,13 0,13 Desplazamiento/rotación 3,25 Extensión de signo 0,88 Subrutinas 6,14 Salto a subrutina 1,69 Retorno 1,69 Link/Unlink 2,76 2,76 Misceláneas 7,53 Op. con bits 0,22 0,22 Borrar (Clear) 2,69 Load and push ef. addr. 4,25 Set condicional 0,37 TOTAL 100,00% 12,06% Arquitectura de Computadores Arquitecturas RISC - 6

7 Modos de Direccionamiento DIRECCIONAMIENTO OP. FUENTE OP. DESTINO Ninguno 35,10 17,28 Directo a registro 12,50 49,48 Indirecto a registro 30,71 25,44 (An) 4,08 1,50 (An)+, -(An) 4,16* 13,00* Despl. + (An) 20,10 9,13 Despl. + (An) + (Xn) 2,37* 1,81* Absoluto 0,54* 0,00* Relativo al PC 0,42 Despl. + (PC) 0,32 Despl. + (PC) + (Xn) 0,10* Inmediato 7,77 #xxx 6,57* Quick 1,20 Implícito a pila 3,08* 4,93 Total 90,12% 97,13% Total Modos Complejos* 16,82% 19,74% Arquitectura de Computadores Arquitecturas RISC - 7

8 Formatos de Instrucción Dos operandos Un operando Sin operandos Cod. Op. Destino Origen Cod. Op. Reg. Modo Origen/Destino Cod. Op. Reg. Modo Reg Cod. Op. Destino Origen Cod. Op. Reg Cod. Op. 16 Arquitectura de Computadores Arquitecturas RISC - 8

9 ...Formatos de Instrucción Más Formatos del Condicional Cod. Op. Condición C. Op. Destino Cod. Op. Condición Desplazamiento Rápido Cod. Op. Dato C.Op. Destino Cod. Op. Reg. c.o. Dato Arquitectura de Computadores Arquitecturas RISC - 9

10 Flujo de Ejecución TIPO DE INSTRUCCIÓN FREC. DINÁMICA Movimiento/copia 32,85 Bifurcación 15,58 Decrementa y salta (DBcc) 8,37 Comparación/test 10,95 Aritméticas/lógicas 16,31 Suma, resta, AND, OR 11,47 Multiplicación 0,58 División 0,13 Desplazamiento/rotación 3,25 Extensión de signo 0,88 Subrutinas 6,14 Salto a subrutina 1,69 Retorno 1,69 Link/Unlink 2,76 Misceláneas 7,53 Op. con bits 0,22 Borrar (Clear) 2,69 Load and push ef. addr. 4,25 Set condicional 0,37 Arquitectura de Computadores Arquitecturas RISC - 10

11 ...Flujo de Ejecución Saltos ( 24%!) Llamadas a procedimientos ( 6,14% ) Ojo en el! pipeline > 6 parámetros 2% > 6 variables locales 8% Se podrían utilizar registros Arquitectura de Computadores Arquitecturas RISC - 11

12 El Compilador Las máquinas CISC ofrecen un amplio y potente juego de instrucciones, PERO... los compiladores solamente utilizan un pequeño subconjunto PORQUE... 1 Las instrucciones de alto nivel no se ajustan a los requisitos exactos del compilador. (Ej. FOR) 2 Llevaría mucho tiempo analizar cuál es la instrucción más adecuada para cada caso Arquitectura de Computadores Arquitecturas RISC - 12

13 Instrucciones de longitud fija Formato regular Principios RISC Arquitectura load/store Direccionamientos simples Pocos parámetros y variables locales! Utilizar registros Instrucciones simples y útiles Arquitectura Harvard Acelerar el rendimiento: Pipeline RISCMAN Control de dependencias por software Arquitectura de Computadores Arquitecturas RISC - 13

14 ...Principios RISC RISC NO significa pocas instrucciones RISC NO persigue la ejecución de una instrucción en 1 ciclo RISCMAN Arquitectura de Computadores Arquitecturas RISC - 14

15 Los Procesadores de Hoy Día RISCMAN Septiembre de 2006 CISCMAN Superescalar (factor 2-4) 64 bits de datos Muy segmentados 32 Kb de caché Harvard Coprocesador matemático Muchos registros: 32/32 (Pentium: 8/8) Arquitectura de Computadores Arquitecturas RISC - 15

Documentos relacionados

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina