Arquitecturas CISC y RISC

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Arquitecturas CISC y RISC"

Gabriel Sevilla Maestre
hace 10 años
Vistas:

1 Arquitecturas CISC y RISC Diseño de Sistemas Digitales EL-3310 I SEMESTRE ARQUITECTURA DEL CONJUNTO DE INSTRUCCIONES 2.1 Elementos de la arquitectura Clasificación de la arquitectura Organización de la memoria Modos de direccionamiento 2.2 Operaciones del microprocesador Clasificación de instrucciones: transferencia de control, transferencia de datos, lógicas y aritméticas, de desplazamiento y rotación, de punto flotante, de control del sistema 2.3 Representación de las instrucciones de un microprocesador Relación entre lenguajes de alto nivel, ensamblador y lenguaje de máquina Codificación de instrucciones 2.4 Arquitectura CISC vs RISC

2 Operaciones del microprocesador Clasificación de instrucciones: transferencia de control, transferencia de datos, lógicas y aritméticas, de desplazamiento y

2 Requerimientos del Repertorio de Instrucciones Características clave de un repertorio de instrucciones Consistencia: reglas uniformes y generalmente aplicables Ortogonalidad: características independientes Transparencia: Sin efectos colaterales Fácil de aprender/usar Extensibilidad Eficiencia, tanto en el uso de la memoria como en la microarquitectura requerida Compatibilidad hacia atrás Arquitecturas CISC y RISC Clasificación de arquitectura de acuerdo con la complejidad del ISA Arquitectura CISC (complex instruction set computer) Arquitectura RISC (reduced instruction set computer) CISC: computadoras personales RISC: servidores y workstations Ejemplos: CISC: INTEL (x86, Pentium II, Pentium III, Pentium IV) y AMD (Duron, Athlon) RISC: SPARC = Scalable Processor ARChitecture de la empresa Sun, POWER PC, MIPS

Arquitecturas CISC y RISC Clasificación de arquitectura de acuerdo con la complejidad del ISA Arquitectura CISC (complex instruction set computer) Arquitectura RISC (reduced instruction set computer)

3 Arquitectura CISC Objetivo: ISA amplio y versátil, compatibilidad Características Gran cantidad de instrucciones y modos de direccionamiento Instrucciones complejas y de longitud variable Soporta gran cantidad de tipos de datos Implementación de instrucciones de alto nivel lo más directamente posible Compatibilidad con miembros anteriores de la familia Ventajas Baja densidad de código menor requerimiento de memoria de programa, menor cantidad de accesos a memoria de programa, uso más efectivo de caché de programa Compatibilidad hacia atrás más fácil de mantener Arquitectura CISC Desventajas Microarquitectura más compleja Poco uso de las instrucciones y direccionamientos complejos Mayor dificultad para encontrar la mejor instrucción para ejecutar una tarea Accesos a memoria de datos disminuyen velocidad de ejecución Inclusión de instrucciones complejas puede aumentar tiempo de ejecución de instrucciones simples Instrucciones complejas deben descomponerse en instrucciones más simples (microinstrucciones) en la implementación del control del procesador

requerimiento de memoria de programa, menor cantidad de accesos a memoria de programa, uso más efectivo de caché de programa Compatibilidad hacia atrás más fácil de mantener Arquitectura CISC

4 Arquitectura RISC Objetivo: Implementar el caso frecuente para ejecución rápida Motivación: Un grupo pequeño de instrucciones ( 20%) ocupa la mayor parte del tiempo de ejecución de un programa ( 80%) Un conjunto de instrucciones simples puede implantar también instrucciones complejas Características Conjunto de instrucciones reducido y simple Arquitectura load/store Pocos modos simples de direccionamiento Pocos tipos de datos soportados Gran número de registros de propósito general Formatos de instrucción simples y uniformes Longitud de instrucción fija Arquitectura RISC Ventajas Instrucciones simples = mayor rapidez de ejecución Apropiada para aprovechar paralelismo a nivel de instrucción = microprocesdores encauzados/superescalares Tamaño de instrucción fijo simplifica búsqueda y decodificación Microarquitectura más simple Instrucciones más cortas: instrucción RISC = microinstrucción Acceso a memoria sólo en instrucciones load/store = acelera el resto de las instrucciones Un conjunto de instrucciones simples puede implementar también instrucciones complejas Desventajas Mayor número de líneas de código para una función Compatibilidad con arquitecturas antiguas es más difícil de mantener Compiladores más complejos

direccionamiento Pocos tipos de datos soportados Gran número de registros de propósito general Formatos de instrucción simples y uniformes Longitud de instrucción fija Arquitectura RISC Ventajas

5 CISC vrs RISC CISC Instrucciones multiciclo Carga/almacenamiento incorporadas en otras instrucciones Arquitectura memoria-memoria Instrucciones largas, Código con menos líneas Utiliza memoria de microprograma Se enfatiza la versatilidad del repertorio de instrucciones Reduce la dificultad de implementar compiladores Requiere ejecución de varias microinstrucciones por instrucción RISC Instrucciones de único ciclo Carga/almacenamiento son instrucciones separadas Arquitectura registro-registro Instrucciones cortas, Código con más líneas Implementa las instrucciones directamente en hardware Se añaden instrucciones nuevas sólo si son de uso frecuente y no reducen el rendimiento de las más importantes Compiladores complejos Elimina microcódigo y la decodificación de instrucciones complejas CISC vrs RISC CISC (M68000) Sume el contenido de la localidad de memoria apuntada por A3 al componente de un arreglo que inicia en la localidad de memoria 100. El número de índice del componente es A2. El contenido de A3 se incrementa automáticamente en uno. RISC (MIPS) Add (A3)+, 100(A2) Lw $t0, ($s3) Lw $t1, 100($s2) Add $t2, $t0, $t1 Sw $t2, ($s3) Addi $s3, $s3,1 $t0 Mem[$s3] $t1 Mem[100+$s2] $t2 $t0 + $t1 Mem[$s3] $t2 $s3 $s3 + 1

Instrucciones de único ciclo Carga/almacenamiento son instrucciones separadas Arquitectura registro-registro Instrucciones cortas, Código con más líneas Implementa las instrucciones directamente en

Documentos relacionados

1.2 Análisis de los Componentes. Arquitectura de Computadoras Rafael Vazquez Perez

1.2 Análisis de los Componentes. Arquitectura de Computadoras Rafael Vazquez Perez 1.2.1 CPU 1 Arquitecturas. 2 Tipos. 3 Características. 4 Funcionamiento(ALU, unidad de control, Registros y buses internos)