Datos profesor. Despacho 003 Edif. Jardín Botánico tel: , fax:

Transcripción

1 Diseño de Circuitos Integrados I (Plan 98 Ingeniero en Informática) Diseño de Circuitos Integrados (Plan 98 Ingeniero Técnico en Informática de Sistemas ) José Manuel Mendías Cuadros Hortensia Mecha López Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid 1 Datos profesor Despacho 003 Edif. Jardín Botánico tel: , fax: horten@dacya.ucm.es Página Web Tutorias: Miércoles y Jueves de 11:00 a 13:00 y de 15:00 a 16:00 2

2 Diseño de Circuitos Integrados Módulo I. Tecnología CMOS. Módulo II. Ingeniería de los Sistemas digitales 3 Módulo I Tecnología CMOS Tema 1. Tecnologías de diseño microelectrónico. Tema 2. Diseño digital CMOS. Tema 3. Diseño físico de circuitos CMOS. Tema 4. Diseño de elementos CMOS específicos. Tema 5. Cables. 4

3 Módulo II Ingeniería de Sistemas Digitales Tema 2.1 Introducción Tema 2.2 Alimentación Tema 2.3 Ruido Tema 2.4 Señalización. Tema 2.5 Temporización Tema 2.6 Sincronización Tema 2.7 Diseño Asíncrono 5 Bibliografía básica: Bibliografía W. J. Dally, J. W. Poulton,, "Digital Systems Engineering". Cambridge University Press. M. J. S. Smith Aplication Aplication-Specific Integrated Circuits Ed. Addison Wesley Jan M. Rabaey,, "Digital Integrated Circuits". Prentice Hall. W. Wolf, "Modern VLSI Design. A system approach". Prentice Hall. N. Weste,, K. Eshraghian,, "Principles of CMOS VLSI Design: A Systems Perspective". Addison Wesley,, Bibliografía complementaria: Daniel D. Gajski,, "Principios de Diseño Digital". Prentice Hall, 1997 Giovanni De Micheli, "Synthesis and optimization of digital circuits". McGraw Hill Morant Martín, "Diseño y tecnología de circuitos integrados". Addison- Wesley Iberoamericana C. Mead, L. Conway, "Introduction to VLSI Systems". Addison Wesley, ey,

4 Herramientas Diseño de circuitos Microwin. Simulación de circuitos PSPICE. 7 Tema 1. Tecnologías de diseño microelectrónico Diseño de Circuitos Integrados I José Manuel Mendías Cuadros Hortensia Mecha López Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid 8

5 Módulo I Tecnología CMOS Tema 1. Tecnologías de diseño microelectrónico. Tema 2. Diseño digital CMOS. Tema 3. Diseño físico de circuitos CMOS. Tema 4. Diseño de elementos CMOS específicos. Tema 5. Cables. 9 Tema 1. Tecnologías de diseño microelectrónico 1.1 Introducción 1.2 Estilos de diseño microelectrónico Diseño full custom. Diseño semi custom: gate arrays, arrays, standard cells, FPGAs, SOCs. 1.3 Ciclo de producción de un circuito integrado Fabricación de un circuito integrado Niveles y dominios de descripción 10

6 Introducción La microelectrónica es la ciencia que estudia la integración de un gran número de dispositivos electrónicos sobre un único sustrato, y es la base del desarrollo de los sistemas informáticos. Este proceso de integración se debe a la continua reducción de tamaño t de los dispositivos, y ha dado lugar a diferentes familias tecnológicas: Años tecnología nº de disp/chip circuitos invención del transistor componentes discretos 1 transistor. inicio 60 SSI (20 µm) 10 puertas, flip-flops flops. med.. 60 MSI 10 2 ~10 3 sumadores, contadores LSI (5( µm) VLSI / ULSI 2 µm GLSI 0.5 µm 10 3 ~ ~ ~10 8 microprocesadores 8 bits microprocesadores 16/32 bits microprocesadores 64 bits 11 Introducción Mayor integración implica: mayor número n de dispositivos/chip. menor número n de componentes/sistema. mayor velocidad de cálculo. c menor consumo. mayor esfuerzo en diseño. mayor esfuerzo en corrección n (menor posibilidad de reparación). mayor coste de manufactura que si se compensa con un mayor volumen de ventas, se traduce en un menor coste/unidad. 12

7 Introducción transistores por die (escala logarítmica) K 4K 4004 Memoria Microprocesador 16K K K M Intel386 4M Intel486 16M 64M Pentium Pro Pentium processor processor ley de Moore ( Fairchild), presidente de Intel: el número de dispositivos/chip se duplica cada año Tema 1. Tecnologías de diseño microelectrónico 1.1 Introducción 1.2 Estilos de diseño microelectrónico Diseño full custom. Diseño semi custom: gate arrays, arrays, standard cells, FPGAs, SOCs. 1.3 Ciclo de producción de un circuito integrado Fabricación de un circuito integrado Niveles y dominios de descripción 14

8 La viabilidad económica de un diseño microelectrónico depende de varios factores: volumen de fabricación número de circuitos correctos / número de circuitos fabricados (yield( yield) precio en mercado rendimiento del circuito tiempo de salida al mercado Para poder adaptar el diseño físico de un circuito a las diferentes necesidades del mercado, nacen los llamados estilos de diseño. Estos se clasifican en atención al grado de libertad que tiene el diseñador a la hora de decidir la topología física del circuito Estilos de diseño Full Custom Semi Custom basado en celdas basado en arrays celdas estándar macroceldas arrays predifundidos arrays precableados 15 Estilos de diseño microelectrónico Full custom El diseñador goza de completa libertad durante el diseño físico del circuito no se utilizan elementos prediseñados ni prefabricados. no existen restricciones en el diseño de un bloque funcional. no existen restricciones en la ubicación de los bloques funcionales. no existen restricciones en el trazado de las interconexiones. cualquier aspecto de un circuito puede optimizarse. se suele realizar jerárquicamente. fue muy popular en los primeros años, su uso disminuye día a día. Ventajas: flexibilidad. obtención de circuitos de alta calidad. 16

9 Full custom Desventajas: no es automatizable. requiere un enorme esfuerzo y diseñadores con alta especialización. tiempos largos de salida al mercado. si no se siguen unas ciertas reglas, no hay seguridad de que el circuito funcione eléctricamente. sólamente es rentable cuando los costes se amortizan con un gran volumen de producción (microprocesadores, memorias), con un tiempo de vida largo, o con un alto grado de reutilización (biblioteca de celdas). 17 Estilos de diseño microelectrónico layout de un flip-flop CMOS 4004 de Intel 18

10 Semi custom El diseñador realiza tiene ciertas restricciones durante diseño físico del circuito sólo pueden usar una colección de bloques funcionales primitivos prediseñados o prefabricados. existen restricciones en la ubicación de los bloques funcionales. existen restricciones en el trazado de las interconexiones. sólo se pueden optimizar algunos aspectos del circuito. Ventajas: es automatizable. el funcionamiento eléctrico del circuito está asegurado. reduce el esfuerzo de diseño y requiere diseñadores menos especializados. reduce el tiempo de salida al mercado. 19 Estilos de diseño microelectrónico Semi custom Desventajas: se obtienen circuitos de rendimiento medio Semi Custom basado en celdas basado en arrays celdas estándar macroceldas arrays predifundidos arrays precableados 20

11 Celdas estándar (standard cells) Metodología de diseño: Todo diseño debe realizarse mediante la interconexión de un conjunto de bloques funcionales prediseñados denominados celdas. Las celdas (de entre 200 y 400 tipos diferentes) se agrupan en bibliotecas facilitadas por el fabricante y se actualizan cuando cambia la tecnología. Funcionalmente las celdas son simples (puerta lógicas, flip-flops). Geométricamente una celda es un rectángulo de altura fija y anchura variable que depende de la complejidad de funcionalidad implementada. Sus entradas y salidas están ubicadas en los extremos superior e inferior del rectángulo, y sus tomas de alimentación y tierra están ubicadas de manera que las líneas de distribución de alimentación y tierra se puedan trazar horizontalmente sobre ellas. 21 Estilos de diseño microelectrónico Las celdas deben ubicarse en filas de igual altura, dejando entre las filas un espacio libre de anchura variable denominado canal. Las interconexiones entre celdas de la misma fila o entre celdas de filas adyacentes (conexiones cercanas) se trazan en el canal. Las restantes interconexiones (interconexiones lejanas) se realizan a través de celdas de paso o en otros niveles de metalización. PWR GND CELDA 1 CELDA 2 CELDA 3 CELDA 4 CELDA 5 CELDAS CANAL PWR GND CELDA 6 CELDA 7 CELDA 8 CELDA 9 CELDAS CANAL CELDAS PWR GND CELDA 10 CELDA 11 CELDA 12 CELDA 13 CELDA 14 22

12 Celdas estándar (standard cells) Características: Requiere el diseño full custom de las celdas y su caracterización. Enlaza fácilmente con la fase previa de diseño lógico mediante un proceso conocido como proyección tecnológica. 23 Estilos de diseño microelectrónico Macro celdas (macro cells) Existen circuitos, llamados macroceldas,, cuyas implementaciones físicas tienen una estructura regular, fácilmente escalable y con un rendimiento o óptimo: Multiplicadores, sumadores, desplazadores,, RAM, ROM, PLA... Su diseño puede ser fácilmente automatizado mediante los generadores de macroceldas,, que a partir de los parámetros característicos del módulo, generan eran su diseño físico. Los data-paths suelen ser caminos muy regulares pues mantienen la misma estructura para los n bits. Por eso también suelen utilizarse generadores para su diseño En un circuito es típico encontrar una mezcla de full-custom custom,, celdas estándar y macroceldas SRAM Routing Channel SRAM Data paths Standard cells Video-encoder 24

13 Arrays Predifundidos Metodología de diseño: Todo diseño debe realizarse mediante la interconexión de una colección de celdas idénticas. Funcionalmente las celdas extremadamente simples (transistor, NAND ND o NOR). Las celdas ya están prefabricadas y dispuestas regularmente sobre e el silicio. Durante la fase de metalización se decide el interconexionado e incluso la función de las celdas. Características: Solamente la última fase de fabricación (metalización) es dependiente del diseño particular, por lo que las primeras fases son comunes y tienen un gran volumen de producción. Siempre queda un porcentaje de celdas sin usar. 25 Estilos de diseño microelectrónico Arrays Predifundidos Gate array Cada celda está formada por un pequeño número de transistores cuyo interconexionado local determina su función (este interconexionado local puede o no estar prefabricado). Las celdas se disponen en filas dejando entre un espacio libre vertical v y/o horizontal de tamaño fijo llamado canal. Las interconexiones entre celdas se trazan por el canal. Sea of gates Cada celda es un único transistor. Las celdas se disponen en filas sin dejar espacio libre entre ellas. las. Las interconexiones se trazan sobre celdas sin utilidad, o usando o las propias celdas como elemento de interconexión. 26

14 Gate Arrays Esquema de una celda básica Esquema del layout de un Gate array 27 Estilos de diseño microelectrónico 28

15 Arrays de celdas. Metalización a b c G G G n n n n n n p p p 29 Estilos de diseño microelectrónico Arrays de celdas. Metalización. Transistores en serie 0v a b c G G G 5v n n n n n n p p p 30

16 Arrays de celdas. Metalización. Transistores en paralelo 0v a b c G G G 5v n n n n n n p p p 31 Estilos de diseño microelectrónico Posibles configuraciones después de la metalización polysilicon In 1 In 2 In 3 In4 4-input NOR V DD y = x 0 + x 1 metal GND posible contacto x 0 y = x 1 x 0 x 1 Out puerta NOR de 2 entradas 32

17 Posibles configuraciones después de la metalización y = x 0 + x 1 x0 x1 Y x 0 y = x 1 x 0 x 1 puerta NOR de 2 entradas 33 Estilos de diseño microelectrónico PUERTA NAND x0 x1 Y x2 y = x0 x1 * x2 x x2 x 0 x 2 y = x + x + 34

18 Sea of Gates Random Logic Memory Subsystem esquema del layout de un Sea of Gates LSI Logic LEA300K (0.6 mm CMOS) 35 Estilos de diseño microelectrónico Arrays Precableados Circuitos prefabricados con funcionalidad programable: PLA, PROM, PAL, CPLD, FPGA PLA (Array( Lógico Programable) Un array de celdas AND programable (colección de mintérminos programable) Un array de puertas OR programable (se pueden reusar términos) PAL (Lógica de Array Programable) Un array de celdas AND programable (colección de mintérminos programable) Un array de puertas OR no programable PROM (Memoria Programable de sólo Lectura) Un array de celdas AND no programable (están todos los mintérminos) Un array de puertas OR programable 36

19 PLA PROM CPLD PAL 37 Estilos de diseño microelectrónico CPLD (Dispositivo de Lógica Programable Complejo) Se basa en la idea de las PLA pero a gran escala y con lógica adicional FPGA (Array( de puertas programable en laboratorio) Un array de celdas regularmente dispuestas sobre el silicio cuya funcionalidad es programable, denominados CLBs. Una colección de celdas de entrada/salida dispuestas perimetralmente ente cuyas características son programables, denominados IOBs Una colección de bloques de interconexión (PSM( PSM), que bajo programación permiten conectar CLBs e IOBs entre sí. Características: El diseño físico y la fabricación es independiente del diseño particular. Diseños complejos pueden no caber en una FPGA. 38

20 FPGAs Xilinx XC Estilos de diseño microelectrónico 40

21 CLB CLB Canal de rutado horizontal matriz de conmutación PSM punto de interconexión CLB CLB Canal de rutado vertical 41 Estilos de diseño microelectrónico Estructura de un CLB Estructura de una LUT 42

22 Metodología de diseño para FPGA: Los diseños no se fabrican, sino que se realizan programando adecuadamente los CLBs, IOBs y bloques de interconexión. Cada bloque almacena su configuración (programa) en una SRAM, EPROM o en antifusibles.. Dependiendo del método de almacenaje el diseño volcado sobre la FPGA será o no volátil. Funcionalmente las celdas son complejas y su grado de complejidad d se denomina granularidad: Granularidad fina (FPGAs): cualquier función de conmutación de 4~6 variables y varios FFs. Granularidad gruesa (FIPSOCs,, sistemas reconfigurables): ALUs y varios registros. 43 Estilos de diseño microelectrónico Full-custom Basado en celdas Arrays Predifundidos Arrays Precableados Tamaño de celda Variable Altura Fija Fijo Fijo Tipo de celda Variable Variable Fijo Programable Emplazamiento Variable En Filas Fijo Fijo Interconexionado Variable Variable Variable Programable Fiabilidad eléctrica Media Alta Alta Muy Alta Densidad funcional Rendimiento funcional Flexibilidad en diseño físico Tiempo de diseño físico Tiempo de fabricación Coste baja producción Coste alta producción Muy Alta Muy Alto Muy Alta Muy Alto Medio Muy Alto Bajo Alta Alto Alta Medio Medio Alto Bajo Alta Alto Media Medio Bajo Alto Bajo Medio Medio Ninguna Ninguno Muy Bajo Bajo Muy Alto 44

23 Dentro del diseño VLSI existen múltiples procesos tecnológicos nacidos para hacer frente, junto a los estilos de diseño, a las diferentes necesidades de un producto: velocidad, consumo, complejidad de diseño En la actualidad las más comunes son: nmos: velocidad media, consumo alto CMOS: velocidad media, consumo bajo BiCMOS: velocidad alta, consumo alto ECL: velocidad alta, consumo muy alto GaAs: velocidad muy alta, consumo alto, dificultad de integración 45 Tema 1. Tecnologías de diseño microelectrónico 1.1 Introducción 1.2 Estilos de diseño microelectrónico Diseño full custom. Diseño semi custom:, standard cells, gate arrays, arrays, FPGAs, 1.3 Ciclo de producción de un circuito integrado Fabricación de un circuito integrado Niveles y dominios de descripción 46

24 Ciclo de producción de un circuito integrado Conceptualización Especificación Validación Diseño Validación Refinamiento Optimización Fabricación prototipo Encapsulado Testeo Evaluación Fabricación masiva Encapsulado Testeo 47 Ciclo de producción de un circuito integrado Conceptualización: : a partir de un concepto, concreción de los requisitos funcionales y no funcionales del circuito que va a implementarlo. Especificación o modelado: : formalización de los anteriores requisitos en una representación uniforme y procesable por máquina. Validación de modelos: : comprobación de que se ha especificado correctamente el concepto. Refinamiento del modelo: : mejora de la calidad de una especificación. Diseño o síntesis: : transformación de la especificación en una implementación. Optimización: : mejora de la calidad de una implementación. Validación de implementación: : comprobación de que se ha sintetizado correctamente la especificación (de aspectos funcionales y no funcionales). 48

25 Ciclo de producción de un circuito integrado Fabricación: preparación de la oblea (10 cm de diámetro). deposición, implantación y difusión de materiales en la oblea según las máscaras resultado del proceso de síntesis física. Encapsulado: cortado de la oblea en dados (dies). descartado de dados defectuosos por imperfecciones del substrato. encapsulado del dado en un soporte plástico o cerámico. soldado de los pads del dado con la patillas del chip. sellado del chip. Validación de la producción o testeo: comprobación que se ha fabricado correctamente la implementación (de aspectos funcionales y no funcionales). 49 Ciclo de producción de un circuito integrado Fabricación de un circuito integrado 50

26 Ciclo de producción de un circuito integrado Sección de un transistor 51 Ciclo de producción de un circuito integrado Sección de una interconexión 52

27 Ciclo de producción de un circuito integrado Vista al microscropio electrónico de una porción de circuito integrado Oblea fabricada 53 Tema 1. Tecnologías de diseño microelectrónico 1.1 Introducción 1.2 Estilos de diseño microelectrónico Diseño full custom. Diseño semi custom: gate arrays, arrays, standard cells, FPGAs, SOCs. 1.3 Ciclo de producción de un circuito integrado Fabricación de un circuito integrado Niveles y dominios de descripción 54

28 Ciclo de producción de un circuito integrado Niveles y dominios de descripción dominio conductual dominio estructural ISAs, algoritmos transferencias entre registros expresiones de conmutación, FSMs funciones de transferencia, formas de onda ALU, MUX, registros puertas, flip-flops transistores CPUs, subsistemas Dominio conductual: : un sistema es descrito por la función que realiza. Domino estructural: : un sistema es descrito por la interconexión de los módulos que lo forman (netlist o esquemático). Domino físico: : un sistema es descrito por la ubicación espacial y propiedades de los elementos reales que lo constituyen. nivel circuital nivel lógico nivel RT nivel algorítmico nivel sistema póligonos, líneas máscaras celdas floorplan dominio físico 55 Ciclo de producción de un circuito integrado El nivel de detalle con que se realice cualquiera de las anteriores res descripciones, se denomina nivel de abstracción: Nivel de circuito o de transistor: : el tiempo es continuo, las variables son magnitudes físicas continuas, no existen por separado las nociones alimentación y computación. Nivel lógico o de puertas: : el tiempo es continuo, las variables toman valores booleanos (0 ó 1), la alimentación se abstrae permaneciendo la noción de computación. Nivel RT: : el tiempo es discreto, las variables se agrupan en palabras que toman valores discretos. En la noción de computación se distinguen las nociones de control y procesamiento de datos. Nivel algorítmico: : el tiempo desaparece apareciendo la noción de dependencia, las variables se agrupan en estructuras abstractas, el control está estructurado. Nivel sistema: : desparecen los detalles de los cálculos concretos e interesan las relaciones abstractas entre entre subsistemas, aparecen nociones de sincronización y protocolo. 56

29 Ciclo de producción de un circuito integrado Asímismo cada nivel de abstracción tiene sus propias medidas de calidad: Nivel de circuito o de transistor: : tiempos de subida/bajada, pendientes de transición, área real. Nivel lógico: : tiempos de conmutación, incertidumbre, skew,, área equivalente. Nivel RT: : tiempo de ciclo, margen, puertas equivalentes. Nivel algorítmico: : latencia, cadencia de datos, número de módulos. Nivel sistema: : ancho de banda, MFLOPS. 57 Ciclo de producción de un circuito integrado dominio conductual Síntesis Análisis dominio estructural Refinamiento Abstracción Optimización Extracción Generación dominio físico 58

30 Ciclo de producción de un circuito integrado Las transiciones entre cada uno de los dominios y niveles de abstracción tienen los siguientes nombres: Síntesis: : todo proceso que genere una netlist a partir una descripción de su conducta (transición del dominio conductual al estructural). Análisis: : todo proceso que permita obtener la conducta de una netlist (transición del dominio estructural al conductual). Optimización: : todo proceso que modifique una descripción, sin cambiar de dominio ni de nivel de abstracción de manera que presente un rendimiento distinto. Generación: : todo proceso que genere una estructura física a partir de una netlist (transición del dominio estructural al físico). Extracción: : todo proceso que permita obtener la netlist de una estructura física (transición del dominio físico al estructural). Refinamiento: : todo proceso que disminuya el nivel de abstracción de una descripción sin cambiar de dominio. Abstracción: : todo proceso que aumente el nivel de abstracción de una descripción sin cambiar de dominio. 59