TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA

Tamaño: px

Comenzar la demostración a partir de la página:

Download "TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA"

Martín Giménez Cáceres
hace 10 años
Vistas:

1 TEMA I INTRODUCCIÓN A LA MICROELECTRÓNICA

2 La Microelectrónica se puede definir como el conjunto de ciencias y técnicas con las que se realizan y fabrican circuitos electrónicos, sobre una pastilla de un semiconductor, lo que formará un circuito integrado (IC) Microelectrónica Analógica Microelectrónica Digital INFLUENCIA DEL ENTORNO

sobre una pastilla de un semiconductor, lo que formará un circuito

3 Niveles jerárquicos PRIMERA FASE DE DISEÑO Procesadores, Memorias y buses Registros, ALUs Puertas flip-flops Algorítmico Transferencia de registro Lógico SEGUNDA FASE DE DISEÑO Transistores Layout Chip ELÉCTRICO GEOMÉTRICO FÍSICO

Algorítmico Transferencia de registro Lógico SEGUNDA FASE

4 G U/D L Procesador Controlador CNT + G REG D Q D Q G REG D Q Algorítmico RTL Lógico Eléctrico Geométrico Físico

5 Un poco de historia sobre procesado digital 1834 BABBEGE MÁQUINA ANALÍTICA (MECÁNICA) RELÉS (AUN UTILIZADOS EN SISTEMAS FERROVIARIOS) ENIAC Y UNIVAC I (TUBOS DE VACÍO) TRANSISTORES BIPOLARES 1947 BELL TRANSISTORES MOSFET > 1970 LILIENFELD Y HEIL MICROPROCESADOR NANOELECTRÓNICA ( < 0.1 µm) INTEL MECÁNICA ELÉCTRICA MICROELECTRÓNICA

TRANSISTORES BIPOLARES 1947 BELL TRANSISTORES MOSFET 1925 -> 1970 LILIENFELD Y HEIL

7 CIRCUITO MONOLÍTICO p p n n n p p n n+ n+ n p p n n+ n+ p+ p+ n p p

8 CIRCUITO MONOLÍTICO m1 m1 m1 n+ n+ p+ p+ n p m1 n+ n+ m1 m1 p+ p+ capa de metal 2 capa de metal 1 n p

9 * NAME CMOS 0.12µm - 6 Metal * lambda = 0.06 (Lambda is set to half the gate size) * * Design rules associated to each layer * * Well * r101 = 10 (well width) r102 = 11 (well spacing) * * Diffusion * r201 = 4 (diffusion width) Reglas de r202 = 4 (diffusion spacing) r203 = 6 (border of nwell on diffp) r204 = 6 (nwell to next diffn) r205 = 0 (diffn to diffp) * * Poly * r301 = 2 ( width) r302 = 2 (gate length) r303 = 4 (high voltage gate length) r304 = 3 ( spacing) r305 = 1 (spacing and unrelated diff) r306 = 4 (width of drain and source diff) r307 = 3 (extra gate ) * r102 r306 r304 r305 r302 r101 r301 r203 r307 r205 nwell pdiff r201 r202 ndiff

= 4 (diffusion width) Reglas de r202 = 4 (diffusion spacing) r203 = 6 (border of nwell on diffp) r204 = 6 (nwell to next diffn) r205 = 0 (diffn to diffp) * * Poly

10 Ejemplo: Celda de memoria RAM ESCRITURA ESCRITURA DATA N2 W/L = 0.48/0.12 P1 P3 W/L = 0.48/0.12 N4 DATAB W/L = 0.24/0.12 W/L = 0.24/0.12 W/L = 0.24/0.12 W/L = 0.24/0.12 N1 N3 SALIDA SALIDAB

11 Ejemplo: Celda de memoria RAM N2 P1 P3 N4 N2 N1 N3 N4 N1 N3

12 Ejemplo: Celda de memoria RAM P1 P3 N2 P1 P3 N4 N1 N3

13 Ejemplo: Celda de memoria RAM N2 P1 P3 N4 N1 N3

14 Ejemplo: Celda de memoria RAM N2 P1 P3 N4 N1 N3

15 Ejemplo: Celda de memoria RAM VDD SALIDA SALIDAB ESCRITURA N2 P1 P3 N4 DATA DATAB N1 N3 VSS

16 El flujo de top-down parte de una descripción global del sistema (sin precisar en las diferentes partes ni especificaciones cuantitativas), para, a partir de dicha descripción, ir refinando cada vez con más detalle las diferentes partes del sistema. El flujo de bottom-up parte de unas especificaciones muy detalladas del sistema para implementar las diferentes partes del sistema, las cuales serán conectadas entre sí con posterioridad.

17 Flujo de top-down Síntesis de sistemas DOMINIO ESTRUCTURAL Síntesis de RT Procesadores, memorias, buses Síntesis lógica Registros, ALUs Síntesis de circuitos DOMINIO DE COMPORTAMIENTO Algoritmos Transferencias de registros Puertas, flip-flops Ecuaciones lógicas Transistores Ecuaciones eléctricas G. celdas G. módulos Capas de Si, metal,... FLOORPLANNING PARTICIONADO Celdas básicas Macroceldas Particiones básicas DOMINIO FÍSICO

de registros Puertas, flip-flops Ecuaciones lógicas Transistores Ecuaciones eléctricas G. celdas G.

18 Especificación informal Descripción de comportamiento Librería de celdas Descripción HDL Síntesis lógica Descripción de estructura Planificación del espacio (Particionado) Colocación Descripción física Interconexión (Rutado) Implementaciones de circuitos integrados circuitos a medida circuitos semi-medida Prestaciones basados en celdas basados en matrices Tiempo de

Colocación Descripción física Interconexión (Rutado) Implementaciones de circuitos

19 DISPOSITIVOS CONFIGURABLES CLB IOB FPGA (Field Programmable Gate Array) Conexiones PIA IOC CPLD (Complex Programmable Logic Device) Macroceldas Bloques prefabricados SA O SASIC (Structured Application specific integration circuit) Mar de módulos

Logic Device) Macroceldas Bloques prefabricados SA O SASIC

20 PARÁMETROS DE CALIDAD COSTE POR CIRCUITO FUNCIONALIDAD Y ROBUSTEZ FPGAs SASICs ASICs cantidad coste por circuito = coste variable + coste fijo / cantidad V oh V ol NM H V ih V il NM L Puerta i Puerta i+1 Inmunidad al ruido Propiedad regenerativa VELOCIDAD CONSUMO DE POTENCIA retraso total = retraso de propagación de lógica + retraso de propagación de registros + restriciones temporales PDP

i Puerta i+1 Inmunidad al ruido Propiedad regenerativa VELOCIDAD CONSUMO DE POTENCIA retraso

Documentos relacionados

Tema I. Introducción a la Microelectrónica

Tema I. Introducción a la Microelectrónica Departamento de Ingeniería Electrónica de Sistemas Informáticos y Automática 2 1.1. Introducción Los circuitos electrónicos tienen una gran influencia en la vida