Laboratorio de Diseño de Sistemas Digitales

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Laboratorio de Diseño de Sistemas Digitales"

Xavier Coronel Suárez
hace 8 años
Vistas:

1 Proceso de Diseño Laboratorio de Diseño de Sistemas Digitales I Semestre 2008 Ing. Gabriela Ortiz L. Diseño Implementación Depuración Diseño: Concepto inicial. Cuál es la función que lleva a cabo el objeto? Restricciones Cuán rápido? cuánta área? cuánto cuesta? Transformación de bloques abstractos funcionales en objetos concretos Proceso de Diseño Implementación: Ensamble de bloques primitivos en bloques más complejos Alambrado de la composición resultante Escoger alternativas para mejorar el diseño Depuración (Debug): Sistemas defectuosos: fallas de diseño, composición y componentes Se debe diseñar para hacer al depuración más efectiva Habilidades para la formación de hipótesis y resolución (troubleshooting) Diseño Digital Tecnologías de circuitos Comportamiento Bloques Formas de onda Compuertas Tablas de verdad Álgebra booleana Conmutadores ASIC MOS TTL Representaciones del diseño Simulación Síntesis Diseño ayudado por computadora (CAD) Tecnologías de prototipo PAL, PLA, ROM, CPLD, FPGA

Transformación de bloques abstractos funcionales en objetos concretos Proceso de Diseño Implementación: Ensamble de bloques primitivos en bloques más complejos Alambrado de la composición resultante

2 Diseño Digital Decenas de compuertas (SSI). Cientos de compuertas (MSI). Miles de compuertas (LSI). Decenas de miles de compuertas (VLSI). Diseño Digital Lógica : Forma rápida y directa de integrar aplicaciones Permite independizar el proceso de fabricación del proceso de diseño El sistema desplaza los errores de alambrado al campo de la programación. Los sistemas se pueden borrar y reprogramar en casos de cambios o revisiones. Se reduce el espacio físico de la aplicación. El diseño está basado en bibliotecas y mecanismos específicos de mapeado de funciones. Dispositivos lógicos programables PLD (Programmable Logic Devices) PAL (Programmable Array Logic) GAL (Generic Array Logic) FPGA (Field Programmable Gate Array) Características Se utilizan para reemplazar circuitos SSI y MSSI en muchas aplicaciones. Ahorran espacio. Reducen número de componentes necesarios. Formado por matriz de compuertas AND y OR que se pueden programar para conseguir una función lógica.

la programación. Los sistemas se pueden borrar y reprogramar en casos de cambios o revisiones. Se reduce el espacio físico de la aplicación.

3 Clasificación PROM (Programmable Read Only Memory) PLA (Programmable Logic Array) Clasificación GAL (Generic Logic Array) Utiliza tecnología E 2 MOS Entradas AND OR Salidas Entradas AND OR fija y lógica de salida programable Salidas PAL (Programmable Array Logic) Utiliza tecnología TTL o ECL Entradas AND OR fija y lógica de salida Salidas FPGA s Un bloque lógico programable de FPGA es menos eficiente que un PLD típico, pero un chip FPGA contiene mucho más bloques lógicos que los CPLD del mismo tamaño. Lenguajes de Descripción de Hardware (HDL s) Lenguaje de alto nivel orientado que permite modelar diseños digitales de alta complejidad Orientado a la descripción de estructuras y el comportamiento del hardware Es un lenguaje utilizado para describir sistemas digitales (desde un simple FF hasta un microprocesador) Usando HDL s se pueden describir en forma textual cualquier hardware digital a cualquier nivel Lenguajes de Descripción de Hardware (HDL s) Dos HDL s estándar apoyados por IEEE: VHDL : Creado por el Departamento de Defensa de los EEUU como parte del proyecto Very High Speed Integrated Circuit (VHSIC). Verilog HDL: Lenguaje ampliamente utilizado en la industria

eficiente que un PLD típico, pero un chip FPGA contiene mucho más bloques lógicos que los CPLD del mismo tamaño.

4 Lenguajes de Descripción de Hardware (HDL s) Dos aplicaciones: Simulación Representación de la estructura y comportamiento de un sistema lógico digital empleando una computadora Síntesis Es la transformación de una idea en un dispositivo manufacturable que realiza una función específica Síntesis Transformar un sistema especificado con un HDL en compuertas lógicas de una tecnología particular. Por qué hacer síntesis? Abstracción: enfocarse en el nivel más alto posible. Portabilidad: hacer diseños independientes de la tecnología Productividad: permite hacer diseños grandes sin ahogarse en detalles de bajo nivel Pasos del proceso Síntesis: Traducción + Optimización Lógica+Mapeo Traducción: Convierte un HDL en compuertas genéricas Compilación: Optimización + Mapeo Convierte las compuertas genéricas en compuertas de una tecnología en particular Metodologías de Diseño Dos metodologías básicas: Botton-Up Top-Down

particular. Por qué hacer síntesis? Abstracción: enfocarse en el nivel más alto posible.

5 Metodología Top-Down Metodología Top-Down Especificaciones Particionamiento Implementación Ensamble Permite pruebas tempranas, fácil cambio de diferentes tecnologías, un sistema de diseño estructurado y otras ventajas Después de cada paso, debe verificarse el resultado! Metodología Top-Down Especificaciones: Concretar el diseño del circuito Verificar el diseño antes de manufacturarlo Información que puede ser compartida (referecias, documentación) Consiste en un lenguaje de simulación exacto que puede ser simulado Metodología Top-Down Particionamiento: Dividir el diseño total en varias partes más pequeñas Permite hacer uso de JERARQUÍAS Aspectos importantes: Regularidad: Identificar bloques regulares y aleatorios Aspectos del timing Aspectos topológicos: Tener una idea de la forma del circuito Una idea del tamaño de cada parte Enrutamiento Optimizar el uso del área Tecnología a utilizar

Metodología Top-Down Especificaciones: Concretar el diseño del circuito Verificar el diseño antes de manufacturarlo Información que puede ser compartida (referecias, documentación) Consiste en un

6 Metodología Top-Down Implementación Los pasos a seguir dependen del tipo de dispositivo que se esté utilizando en el diseño. Trazado del mapa Colocación y enrutamiento, Creación del archivo para la programación del dispositivo: indica el estado de las conexiones. Este archivo se usa para programar (o quemar el chip). Revisar si el circuito se adapta al chip Ensamble El ensamble es hecho de una manera jerárquica, empezando desde el nivel más bajo. (Bottom-Up) Niveles de abstracción Niveles de abstracción en HDL s Algorítmico: Relación funcional entre las entradas y salidas del sistema, sin hacer referencia a la realización final Transferencia de registros (RTL): Consiste en la partición del sistema en bloques funcionales, sin considerar en detalle la realización final de cada bloque. Lógico o de compuertas: El sistema se expresa en términos de ecuaciones lógicas o de compuertas. Niveles de abstracción en Verilog Existen cuatro niveles de abstracción en Verilog HDL: Nivel de comportamiento (Behavioral level) Nivel de flujo de datos (Dataflow level) Nivel de compuertas (Gate level) Nivel de conmutación (Switch level)

Revisar si el circuito se adapta al chip Ensamble El ensamble es hecho de una manera jerárquica, empezando desde el nivel más bajo.

7 Niveles de abstracción en Verilog Nivel de comportamiento: Nivel más alto de abstracción Describe un sistema por medio de algoritmos concurrentes. Nivel de flujo de datos: Se especifica como fluyen los datos entre los registros del hardware Especifica las características del circuito por medio de operaciones y transferencia de datos entre registros. Describe como los datos son procesados en el diseño Diseño asincrónico Niveles de abstracción en Verilog Nivel de compuertas: Define niveles lógicos Implementado en términos de compuertas lógicas y la interconexiones entre ellas. Diseñar en este nivel es muy similar a realizar un esquemático del sistema Nivel de conmutación: Nivel más bajo de abstracción Los módulos son implementado con base en transistores, algunos misceláneos y las interconexiones entre ellos Transferencia de Registros Usar un estilo de codificación RTL significa describir: Arquitectura de registros Topología del circuito Funcionalidad entre registros Consejos generales Código fuente de calidad Códigos funcionalmente equivalentes pero codificados diferente pueden dar resultados de síntesis diferentes Software no arregla el diseño Se debe pensar en Hardware Piense en la topología implícita dentro del código Sistemas sincrónicos Corren sin problemas por síntesis, pruebas, simulación y distribución Aislar lógica asíncrona en bloques compilados separadamente Documente sus diseños

Documentos relacionados

Breve Curso de VHDL. M. C. Felipe Santiago Espinosa. Profesor Investigador UTM

Breve Curso de VHDL. M. C. Felipe Santiago Espinosa. Profesor Investigador UTM Breve Curso de VHDL M. C. Felipe Santiago Espinosa Profesor Investigador UTM Noviembre de 2007 1 Orden del curso 1. Introducción al diseño con VHDL. 2. Unidades de diseño en VHDL. 3. Señales. 4. Especificación