TESIS DE MAESTRÍA EN CIENCIAS

Transcripción

1 Centro Nacional de Investigación y Desarrollo Tecnológico Departamento de Ingeniería Electrónica TESIS DE MAESTRÍA EN CIENCIAS Estudio de Técnicas de Modulación para el Inversor Multinivel en Cascada Híbrido (Simétrico-Asimétrico) presentada por Olga Lidia Jimenez Antunez Ing. en Comunicaciones y Electrónica por la U. Fray Luca Paccioli como requisito para la obtención del grado de: Maestría en Ciencias en Ingeniería Electrónica Director de tesis: Dr. Jesús Aguayo Alquicira Co-Director de tesis: Dr. Jaime Eugenio Arau Roffiel Jurado: Dr. Jorge Hugo Calleja Gjumlich Presidente Dr. Mario Ponce Silva Secretario Dr. Jesús Aguayo Alquicira Vocal Dr. Jaime Eugenio Arau Roffiel Vocal Suplente Cuernavaca, Morelos, México. 2 de febrero de 2012

2 cenidet Centro Nacional de Investigación y Desarrollo Tecnológico SEP' Institutos Tecnológicos SECRETARIA DE EDUCACIÓN PÚBLICA SUBSECRETARÍA DE EDUCACIÓN SUPERIOR DIRECCIÓN GENERAL DE EDUCACIÓN SUPERIOR TECNOLÓGICA CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO ANEXO No.11 ACEPTACIÓN DEL DOCUMENTO DE TESIS M10 Cuemavaca, Mor., a 9 de enero de 2012 Dr. Carlos Manuel Astorga Zaragoza Jefe del Depto. de Ing. Electrónica Presente. At'n: Dr. Carlos Aguilar Castillo. Presidente del Consejo del Posgrado Nos es grato comunicarle, que conforme a los lineamientos para la obtención del grado de Maestro en Ciencias en Ingeniería Electrónica de este Centro, y después de haber sometido a revisión académica la tesis titulada "ESTUDIO DE TÉCNICAS DE MODULACIÓN PARA EL INVERSOR MULTINIVEL EN CASCADA HÍBRIDO (SIMÉTRICO-ASIMÉTRICO)" realizada por la alumna Olga Lidia Jiménez Antúnez y dirigida por el Dr. Jesús Aguayo Alquicira y co-dirígida por el Dr. Jaime Eugenio Arau Roffiel y habiendo realizado las correcciones que le fueron indicadas, acordamos ACEPTAR el documento final de tesis, así mismo le solicitamos tenga a bien extender el correspondiente oficio de autorización de impresión. Atentamente La Comisión de Revisión de Tesis Dr. Jopgle Hugo Calleja Gjumlich Revisor Dr. Mario Ponce Silva Revisor c.p: Dr. Gerardo Vicente Guerrero Ramírez - Subdirector Académico. L.I. Guadalupe Garrido Rivera - Jeta del Departamento de Servicios Escolares Dr Jesús Aguayo Alquicira.- Director de Tesis. Estudiante. Expediente. Interior Internado Palmira S/N, Col. Palmira C.P , Cuernavaca, Morelos, México Tel. 01(777) (con 10 líneas), Fax 01(777)

3 «HWOSy, cenidet Centro Nacional de Investigación y Desarrollo SEP Institutos Tecnológicos SECRETARIA DE EDUCACIÓN PÚBLICA SEP SUBSECRETARÍA DE EDUCACIÓN SUPERIOR DIRECCIÓN GENERAL DE EDUCACIÓN SUPERIOR TECNOLÓGICA CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO ANEXO No. 12 AUTORIZACIÓN DE IMPRESIÓN DE TESIS M11 Cuemavaca, Mor., a 9 de enero de 2012 C. Olga Lidia Jiménez Antunez Candidata al grado de Maestro en Ciencias en Ingeniería Electrónica Presente. Después de haber atendido las indicaciones sugeridas por la Comisión Revísora del Consejo de Posgrado en Ciencias en Ingeniería Electrónica en relación a su trabajo de tesis cuyo título es: "ESTUDIO DE TÉCNICAS DE MODULACIÓN PARA EL INVERSOR MULTINIVEL EN CASCADA HÍBRIDO (SIMÉTRICO-ASIMÉTRICO)", me es grato comunicarle que conforme a los lineamientos establecidos para la obtención del grado de Maestro en Ciencias en Ingeniería Electrónica en este centro se le concede la autorización para que proceda con la impresión de su tesis. Dr. CarlosIManLiéfAstorga Zaragoza Jefe del Departamento de Ingeniería Electrónica c.p: Dr Gerardo Vicente Guerrero Ramírez - Subdirector Académico Dr. Carlos Aguilar Castillo.- Presidente del consejo de Posgrado. L.l. Guadalupe Garrido Rivera.- Jefa del Departamento de Servicios Escolares. Dr Jesús Aguayo Alquicira.- Director de Tesis Estudiante. Expediente. Interior Internado Palmira S/N, Col. Palmira C.P , Cuemavaca, Morelos, México Tel. 01(777) (con 10 líneas), Fax 01(777)

4 DEDICATORIA Con respeto, admiración y todo mi amor, a mis papás y mis hermanos. Gracias por todo el cariño, el apoyo y los consejos. Ustedes son los más importante que hay en mi vida los quiero mucho. Con ternura a Kimy, por ser el angelito que me enseño qué a pesar de todo, en la vida debes esforzarte para conseguir lo que quieres.

5 Agradecimientos A Dios, por darme fuerza para siempre seguir adelante y por regalarme la mejor familia que alguien pueda tener. A mis padres, la Sra. Modesta Antunez y el Sr. Ascención Jimenez, por su infinito amor incondicional y por hacer suyos mis sueños respetando siempre mis decisiones. A Letty, por ser mi amiga antes que mi hermana. A Javier, Mario e Isma, mis tres hermanos, por preocuparse por mi y hacerme sentir especial. A Yolanda Rodríguez, por traer a mi vida un angelito hermoso. A Misael Rosas, por sus palabras de aliento, su cariño contante, por el apoyo brindado siempre y sobre todo por llenarme de paz en los momentos de desesperación. A mi asesor el Dr. Jesús Aguayo Alquicira y a mi co-asesor el Dr. Jaime Arau Roffiel, por el tiempo invertido en esta investigación y por el invaluable conocimiento compartido. A mis revisores de tesis el Dr. Jorge Hugo Calleja Gjumlich y Dr. Mario Ponce Silva, por todo su apoyo, sus consejos y correcciones para mejorar esta investigación. A mis profesores, Dr. Jorge Hugo Calleja Gjumlich, Dr. Jesús Aguayo Alquicira, Dr. Carlos Aguilar Castillo, Dr. Abraham Claudio Sánchez, Dr. Mario Ponce Silva y Dr. Jaime Eugenio Arau Roffiel, a quienes debo mi formación como investigador. Al Dr. Carlos Aguilar y al Dr. Jesús Aguayo por su confianza, por todos los momentos compartidos, por las incontables platicas. Pero sobre todo, por hacer más amena mi estancia en CENIDET, Gracias!!! A la hermandad potenciómetra: Miriam, Josefa, Susy, Juanito, Roman, Julio, Aqui, Eligio, Armando y Beto, por compartir conmigo no sólo un salón de clase, si no también muchos momentos de alegría, y unos cuantos de enojo y tristeza :D. Susy, gracias por tus interminables enseñanzas de vida. Al Centro Nacional de Investigación y Desarrollo Tecnológico (CENIDET) por haberme dado la oportunidad de realizar mis estudios de posgrado en el área de maestría en ciencias en ingeniería electrónica. Y a todo el personal que me facilito información o material para concluir este trabajo. Al Consejo Nacional de Ciencia y Tecnología (CONACYT) por solventar económicamente el desarrollo de esta investigación. A la Dirección General de Educación Superior Tecnológica (DGEST) por el apoyo económico brindado para concluir este trabajo de tesis.

6 cenidet Contenido Contenido Lista de figuras... III Lista de tablas... V Acrónimos... VI Simbología... VII Resumen... VIII Abstract... IX Capítulo 1 Introducción Antecedentes Estado del arte Problemática Propuesta de solución Objetivo general y objetivos particulares Alcances y aportaciones Organización del documento... 7 Capítulo 2 Inversores multinivel Inversor multinivel Inversor multinivel con diodo de enclavamiento Inversor multinivel con condensador flotado Inversor multinivel en cascada Inversor multinivel en cascada simétrico Inversor multinivel en cascada asimétrico Inversor multinivel en cascada híbrido Técnicas de modulación PWM sinusoidal Eliminación selectiva de armónicos Técnica de modulación vectorial Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Introducción Estudio de la plataforma de prueba I

7 cenidet Contenido 3.3 Corrección de la plataforma de prueba Diseño del modulador Implementación del modulador para la fase A Implementación del modulador para la fase B Implementación del modulador para la fase C Capítulo 4 Resultados de simulación y experimentales Introducción CMLIH con índice de modulación de CMLIH con índice de modulación de Capítulo 5 Conclusiones y trabajos futuros Conclusiones Trabajos futuros Referencias A. Anexo A B. Anexo B C. Anexo C D. Anexo D E. Anexo E II

8 cenidet Contenido Lista de figuras Figura 1.1. Diagrama de bloques del modulador integrado a un CMLIH. 2 Figura 2.1. Clasificación de los inversores. 8 Figura 2.2. Técnicas de modulación para los inversores multinivel Figura 2.3. Convertidor de dos, tres y n niveles respectivamente...10 Figura 2.4. DCMLI de tres niveles...10 Figura 2.5. FCMLI de tres niveles...12 Figura 2.6. Clasificación del CMLI...13 Figura 2.7. CMLI de 7 niveles Figura 2.8. CMLIH de siete niveles Figura 2.9. Técnica de modulación PWM sinusoidal...19 Figura Ángulos de disparo en una señal con similitud de ¼ de onda..20 Figura Mapa de vectores de conmutación para inversores multinivel.22 Figura 3.1.Distribución general de la plataforma de prueba.24 Figura 3.2. Diagrama a bloques de las señales de control con la etapa de potencia.25 Figura 3.3. Señal de conmutación y tiempo muerto de una celda.27 Figura 3.4. a) Simulación de la plataforma de control para la fase A, b) Patrón de conmutación con m =1. 30 Figura 3.5. Plataforma de control para la fase A en Matlab/Simulink..31 Figura 3.6. Patrón de conmutación para la fase A con m= Figura 3.7. Patrón de conmutación para la fase A. 32 Figura 3.8. a) Simulación de la plataforma de control para la fase B, b) Patrón de conmutación con m =1. 33 Figura 3.9. Señal triangular que genera la señal portadora...33 Figura Plataforma de control para la fase B en Matlab/Simulink 34 Figura Patrón de conmutación para la fase B con m= Figura Implementación del patrón de conmutación para la fase B.. 35 Figura a) Simulación de la plataforma de control para la fase C, b) Patrón de conmutación con m =1. 36 Figura Patrón de conmutación para la fase C con m= Figura Implementación del patrón de conmutación para la fase B.. 37 III

9 cenidet Contenido Figura 4.1. Diagrama a bloques del CMLIH.38 Figura 4.2. Plataforma de simulación del CMLIH Figura 4.3. Tensión de salida del CMLIH con m= Figura 4.4. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m= Figura 4.5. FFT y THD de la tensión de salida entre fases del CMLIH con m= Figura 4.6. Tensión de salida del CMLIH con m = Figura 4.7. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=1 47 Figura 4.8. FFT y THD de la tensión de salida entre fases del CMLIH con m=1. 48 Figura 4.9. Tensión de salida del CMLIH con m= Figura FFT y THD de la tensión de salida de fase a neutro del CMLIH con m= Figura FFT y THD de la tensión de salida entre fases del CMLIH con m= Figura Desfase existente con m= Figura Tensión de salida del CMLIH con m= Figura FFT y THD de la tensión de fase a neutro del CMLIH con m= Figura FFT y THD de la tensión entre fases del CMLIH con m= Figura Desfases existentes con m= Figura 5.1. THD obtenida Figura A1. Diagrama electrónico del módulo L298N Figura B1. Diagrama electrónico del modulador...64 Figura C1. Plataforma de simulación del CMLIS con falla en una celda...65 Figura C2. Tensión de salida del IMCS con falla Figura D1. Patrón de conmutación fase A Figura D21. Patrón de conmutación fase B y C Figura E1. Gráfica de desbalance de tensión permitido...72 IV

10 cenidet Contenido Lista de tablas Tabla 2.1. Características fundamentales de los inversores multinivel.17 Tabla 2.2. Características fundamentales de las técnicas de modulación...23 Tabla 3.1. Características de la plataforma de prueba...26 Tabla 3.2. Características del CMLIH Tabla 4.1. Niveles de tensión y THD del CMLIH simulado.56 Tabla 4.2. Niveles de tensión y THD del CMLIH implementado.56 Tabla 5.1. Comparación de THD entre el CMLIH y trabajos realizados en CENIDET...59 Tabla C1. Niveles de tensión y THD del CMLIS implementado..70 Tabla E.1. THD permitida según la L Tabla E.2. THD permitida según la IEEE V

11 cenidet Contenido Acrónimos APOD CD CD-CA CENIDET CMLI CMLIA CMLIH CMLIS DCMLI DSEP EPROM FCMLI FFT FPGA PD POD PSPWM PWM THD Disposición alterna opuesta de fase Corriente directa Corriente directa-corriente alterna Centro Nacional de Investigación y Desarrollo Tecnológico Inversor multinivel en cascada Inversor multinivel en cascada asimétrico Inversor multinivel en cascada híbrido Inversor multinivel en cascada simétrico Inversor multinivel con diodos de enclavamiento Dispositivos semiconductores de potencia Memoria de solo lectura programable borrable Inversor multinivel con condensador flotado Transformada rápida de Fourier Arreglo de compuertas programables en campo Disposición de fase Disposición opuesta de fase Corrimiento de fase de portadoras Modulación por ancho de pulso Distorsión armónica total VI

12 cenidet Contenido Simbología Capacitor Capacitor para la fuente de CD Vectores de conmutación Desbalance de voltaje máximo Frecuencia de operación Estado de conmutación Potencia de fase Señal portadora Interruptor 1 Voltaje de la componente armónica Voltaje de corriente directa Voltaje nominal de la componente fundamental Valor pico del voltaje entre fases Voltaje promedio del voltaje entre fases Ciclo de trabajo Joules por fase Joules por celda Índice de modulación Niveles de tensión en la señal de salida Fuentes de corriente directa Tiempo muerto Microfaradio Desfasamiento Orden de armónico Ampere Corriente Resistencia Periodo Celda Ángulo de disparo VII

13 cenidet Contenido Resumen Este trabajo de tesis presenta el diseño e implementación de un inversor multinivel en cascada híbrido de 7 niveles (sistema trifásico configurado como inversor multinivel en cascada asimétrico en la fase A e inversor multinivel en cascada simétrico en las fases B y C), el cual es una alternativa de conversión de energía de CD-CA. La principal característica del inversor multinivel es la de sintetizar el voltaje de salida en escalones de tensión, de manera que los dispositivos semiconductores sólo manejan el valor de tensión de un escalón; esta característica hace que las topologías multinivel sean una excelente opción para la conversión de CD-CA. La implementación de la etapa de potencia del inversor multinivel en cascada híbrido se realizó en una plataforma de prueba existente en CENIDET. Para desarrollar la etapa de control del inversor se utiliza la técnica de modulación PWM sinusoidal para la fase A y la técnica eliminación selectiva de armónicos para las fases B y C. Antes de implementar el inversor multinivel en cascada híbrido, se llevaron a cabo diversas simulaciones, las cuales permitieron estudiar los efectos causados a la onda de salida relacionados principalmente con los niveles de tensión y la THD. Los resultados obtenidos en esta investigación están dentro de los niveles de desbalance de tensión permitidos y cubren con los valores de variación de THD sugeridos por la norma L Finalmente, se cumple con el objetivo de conseguir un voltaje de salida entre fases balanceado con THD reducida. VIII

14 cenidet Contenido Abstract This thesis presents the design and implementation of a seven level hybrid cascaded multilevel inverter (three-phase system configured as an asymmetrical cascade multilevel inverter on phase A and symmetric cascade multilevel inverter on phases B and C), which is a DC-AC power conversion alternative. The main feature of the multilevel inverter is to synthesize the output voltage into voltage steps so that the semiconductor devices only handle the voltage of a step. These features make of the multilevel topologies an excellent choice for DC-AC conversion. The implementation of the power stage of the hybrid cascaded multilevel inverter was performed on a platform existing at CENIDET. The PWM sinusoidal modulation technique on phase A and the selective harmonic elimination technique on phases B and C are used to develop the control stage for the inverter. Before implementing the hybrid cascaded multilevel inverter, several simulations were carried out under different conditions; these simulation allowed to study the effects on the output waveform mainly related to voltage levels and THD. The results obtained on this investigation are within the unbalanced permitted voltage levels meeting the THD variation between phases suggested by the standard L Finally the objective of achieving an output voltage between phases balanced with low THD is obtained. IX

15 Capítulo 1 Introducción En este capítulo se describen de manera breve los antecedentes de los inversores multinivel, se realiza el estudio del estado del arte y se plantea la problemática a resolver; además, se agrega la propuesta de solución y los objetivos, tanto generales como particulares que se conseguirán con el desarrollo de este tema de investigación. Posterior a esto, se agrega la hipótesis, los alcances, las aportaciones del trabajo y finalmente se presenta la organización del documento. 1.1 Antecedentes En la actualidad, el avance tecnológico en el área de la electrónica ha permitido desarrollar sistemas de media y alta potencia, que otorgan confiabilidad e incrementan la eficiencia de los procesos, aunque sin lograr obtener una completa inmunidad a las fallas de alimentación de la red eléctrica, fallas en la fuente de CD (corriente directa), en los Dispositivos Semiconductores de Potencia (DSEP) o las fallas que se presentan en la carga [1]. Por ello día a día existe un creciente interés y necesidad de desarrollar sistemas tolerantes a fallas, que en un corto tiempo realicen el diagnóstico de falla (detección, localización e identificación [2]) para evitar averías que pongan en riesgo la integridad humana, ambiental y económica. Una aplicación muy interesante en el área de la electrónica de potencia es la implementación del convertidor de CD-CA (corriente directa a corriente alterna) también conocido como inversor con tolerancia a fallas, ya que dichos sistemas encuentran muchas aplicaciones en procesos críticos en una amplia gama de disciplinas, en las que destacan las aplicaciones dentro de la industria aérea, nuclear, petrolera, minera, cementera, metalúrgica, siderúrgica [3], [4], entre otras. El inversor puede ser del tipo convencional (de dos y tres niveles) y del tipo multinivel (de más de tres niveles), el cual destaca sobre los convencionales por sus características: reducción de estrés en los DSEP, la mejora de la rapidez en la respuesta dinámica del inversor, así como la disminución en la distorsión armónica total THD (Total Harmonic Distortion) [5]. Las configuraciones tradicionales del inversor multinivel son: inversor multinivel con diodos de enclavamiento DCMLI (Diode Clamped Multilevel Inverter), inversor multinivel con condensador flotado FCMLI (Flying Capacitor Multilevel Inverter) e inversor multinivel en cascada CMLI (Cascade Multilevel Inverter); de éste se deriva el inversor multinivel en cascada simétrico CMLIS (Cascade Multilevel Inverter Symmetric) y el inversor multinivel en cascada asimétrico CMLIA (Cascade Multilevel Inverter Asymmetric), de la aplicación de ambas derivaciones en sistemas trifásicos surge el inversor multinivel en cascada híbrido CMLIH (Cascade Multilevel Inverter Hybrid), el cual conserva las características generales de un inversor multinivel, y en conjunto con la apropiada técnica de modulación es capaz de obtener mayor nú- 1

16 Cenidet Capítulo 1 Introducción mero de niveles y menor THD [6]. De manera adicional es importante mencionar que gracias a su configuración el CMLIH puede ser propuesto como una solución al diagnóstico de falla, para compensar el desbalance ocasionado por la presencia de una falla en una fase de un CMLIS trifásico y así pertenecer a la clasificación de sistemas tolerantes a fallas. Las técnicas de modulación aplicadas principalmente en CMLI son: la modulación por ancho de pulso sinusoidal PWM (pulse-width modulation), la eliminación selectiva de armónicos y la técnica de modulación vectorial [7]. Este trabajo de tesis se enfoca en el estudio e implementación de un modulador integrado a un CMLIH (fase A configurada como CMLIA y las fases B y C como CMLIS), en las cuales se utilizan la técnica de eliminación selectiva de armónicos y la técnica de modulación PWM sinusoidal (ver figura 1.1) para controlar la conmutación de los DSEP que integran cada fase. MODULADOR CMLIH Fase A Fase B Fase C Fase A Fase B Fase C Técnica de modulación eliminación selectiva de armónicos Técnica de modulación PWM sinusoidal Técnica de modulación PWM sinusoidal Configurada como CMLIA Configurada como CMLIS Configurada como CMLIS Etapa de control Etapa de potencia Figura 1.1. Diagrama de bloques del modulador integrado a un CMLIH. Es indispensable aclarar que a pesar de que el CMLIH puede ser propuesto como un sistema tolerante a falla, presentándose como una solución al diagnóstico de falla (ya que posee tendencias de aplicación como reconfiguración analítica) para compensar el desbalance ocasionado por la presencia de una falla en una fase de un IMCS trifásico, la localización, la detección y la estimación de dicha falla queda fuera del alcance de este tema de tesis. El trabajo se centra entonces en la validación de la configuración del CMLIH y el estudio e implementación de las técnicas de modulación que ofrecen mejores resultados al aplicarse en dicho inversor, para conseguir un balance de tensión entre fases con THD reducida. 1.2 Estado del arte La función principal de los inversores es generar una corriente alterna a partir de una fuente de corriente continua [8]. En la literatura los inversores se dividen en convencionales (de dos y tres niveles) y los multinivel (de más de tres niveles), que se basan en un arreglo de semiconductores y fuentes CD que forman un voltaje de salida alterno; las conmutaciones de los DSEP permite el escalonamiento de varios niveles de la señal de salida corrigiendo el deterioro de la calidad de la energía en la red eléctrica que ocasionan los inversores convencionales. 2

17 Cenidet Capítulo 1 Introducción Los estudios reportados en la literatura que son considerados esenciales para el análisis de los inversores son [9], [10] y [11]. En [9] se analizan las características más relevantes de los inversores multinivel y sus diferentes topologías; describe las ventajas en comparación con los inversores convencionales, anota una breve descripción de las aplicaciones reales, proporciona una introducción de las técnicas de modelado y describe las estrategias de modulación más comunes para cada una de estas topologías. En [10] se presentan los tipos de control relevantes y el desarrollo de métodos de modulación para esta familia de convertidores, se enfoca a las técnicas de modulación por ancho de pulso sinusoidal, eliminación selectiva de armónicos y modulación vectorial, para finalizar se muestran algunas aplicaciones industriales y aspectos tecnológicos. Y en [11] se realiza una comparación de estos inversores basándose en los criterios de la calidad en la tensión de salida, en la complejidad de los circuitos de potencia y los costos de implementación. Estudiando de manera particular el DCMLI, en [12] se presenta el diagrama electrónico, las principales características de operación, las ventajas y desventajas de dicha configuración. En [13] se presenta un DCMLI de 5 niveles con tolerancia a fallas, el cual propone una nueva configuración que es desarrollada a través de la modificación de la señal de control que resulta del análisis de las fallas de los dispositivos de alimentación; la validez del esquema propuesto es confirmado por los experimentos realizados en un prototipo de una sola fase, obteniendo un DCMLI con tolerancia a fallas con capacidad que mejora la fiabilidad del sistema. La configuración del FCMLI, las principales características de operación, las ventajas y desventajas son reportadas en [14] y en [15] se analiza un inversor de cuatro niveles con condensadores flotantes tolerante a fallas, para lo cual se utilizan interruptores adicionales que aíslan la falla; los condensadores trabajan a diferentes tensiones dando la oportunidad de tener redundancia material para obtener un voltaje balanceado. La mayoría de los inversores implementados con esta topología son de tres niveles debido a que con un número mayor de niveles se dificulta su realización por el número elevado de diodos de enclavamiento; además, a mayor cantidad de niveles el control presenta mayor complejidad. El CMLI es otra configuración derivada del inversor multinivel la cual tiene diversas aplicaciones en el área industrial [3] y [4], en sistemas de generación de energía eléctrica renovable [16] y [17], entre otras. La configuración de este inversor, las principales características de operación, las ventajas y desventajas son reportadas en [18]. Se analizaron dos artículos que estudian un inversor multinivel de siete niveles tolerante a falla, que utilizan interruptores bidireccionales para aislar la falla; en [19] los estados de conmutación de las células se controlan con la técnica de modulación vectorial, la cual requiere un gran cálculo matemático para su aplicación. En [20] se usa la técnica de modulación PWM sinusoidal para obtener un balance de tensión, este trabajo realiza el cálculo del porcentaje de 3

18 Cenidet Capítulo 1 Introducción degradación que obtiene con la relación del voltaje efectivo de salida con falla y el voltaje efectivo sin falla. En [21] se presenta un inversor en cascada de 11 niveles que utiliza la modulación PWM sinusoidal para generar las señales de compuerta, las cuales se reasignan cuando existe una falla. En este trabajo se obtiene una operación nominal sólo cuando existe una célula con falla ya que cuando se tienen dos células con falla se obtiene el 50% de degradación del voltaje. Los trabajos de investigación presentados anteriormente muestran la importancia que toma la aplicación de las técnicas de modulación en los inversores multinivel; por ello, se realizó un estudio bibliográfico para conocer las características de operación de las técnicas más utilizadas. En [22] se aporta una comparación entre las diferentes estrategias de conmutación para convertidores multinivel en cascada, enfocándose principalmente al estudio de la técnica PWM sinusoidal y la técnica de modulación vectorial. La comparación se basa en la distorsión armónica total de un inversor multinivel en cascadas de cinco niveles. Una comparación de las variantes que existen de la técnica de modulación PWM sinusoidal se estudia en [23], el método de comparación se basa en la calidad espectral del voltaje de salida, además este trabajo propone una técnica de modulación adicional a los métodos basados en PWM sinusoidal. Los resultados de la técnica de modulación propuesta son comparados y verificados en simulación con la técnica PWM sinusoidal aplicada a un inversor multinivel en cascada de cinco niveles. El estudio detallado del algoritmo de control vectorial se encuentra en [19], este análisis es interesante ya que, ante la presencia de una falla en el inversor multinivel, la onda de salida no sufre degradación, debido a que la técnica de modulación aplicada hace uso de los estados redundantes de conmutación, de esta manera el algoritmo propuesto es capaz de producir un equilibrio de fase a neutro con la mínima distorsión armónica. Los resultados obtenidos en simulación son verificados experimentalmente en un inversor multinivel en cascada de 7 niveles. El análisis de la técnica de modulación eliminación selectiva de armónicos se presenta en [24], el cual se enfoca en la simulación e implementación de inversores de 5 y 7 niveles. El objetivo de este trabajo es describir la eficacia de la eliminación de los armónicos de orden seleccionado, además se describe una aplicación en la que se propone un algoritmo que reduce significativamente la carga computacional; característica que facilita su aplicación. En CENIDET se ha realizado una ardua investigación relacionada con los inversores multinivel. El primer trabajo realizado se enfoca al estudio e implementación de un inversor multinivel, el cual analiza las tres topologías existentes, elabora una comparación entre ellas para determinar cual presenta más ventajas para su aplicación en el área de calidad de la energía al 4

19 Cenidet Capítulo 1 Introducción utilizarse como filtro activo, realiza una evaluación de las técnicas de modulación aplicables a inversores multinivel y menciona algunas de sus áreas de aplicación [25]. El segundo trabajo reportado estudia la técnica de modulación PWM implementada en un FPGA para aplicaciones en inversores multinivel en cascada, lleva a cabo un estudio general de los dispositivas lógicos programables aplicados en electrónica de potencia y reporta un análisis del contenido armónico de las señales de tensión obtenidas con el patrón de conmutación empleado [26]. Un tercer trabajo se enfoca en el análisis del inversor multinivel en cascada tolerante a fallas, usa la estrategia de modulación PWM, que ante la presencia de falla de cortocircuito o circuito abierto en un interruptor de potencia provoca que las señales de compuerta se reconfiguren para obtener un voltaje línea-línea balanceado [27]. Consecutivamente se realizó el desarrollo de un inversor que sugiere su aplicación en sistemas de generación eólico, la técnica de modulación aplicada es la de corrimientos de fase de multiportadoras, la cual se seleccionó con base en un análisis de las diversas técnicas de modulación. La implementación del modulador programado se realizó en un FPGA (Field Programmable Gate Array) que tiene como objetivo gobernar el encendido y apagado de los interruptores [28]. Por último se encuentra el diseño y construcción de un inversor multinivel simétrico monofásico de 7 niveles, que tiene la característica de emular fallas en los interruptores de cada celda que componen al inversor; además, es capaz de operar con diferentes técnicas de modulación con el fin de facilitar estudios futuros relacionados con diagnóstico de fallas, tolerancia a fallas y confiabilidad [29]. 1.3 Problemática Considerando el creciente interés y necesidad de desarrollar inversores que sean capaces de entregar un voltaje de salida entre fases balanceado con THD reducida, el problema abordado en esta investigación consiste en validar la configuración del CMLIH en la plataforma de prueba del CMLI trifásico desarrollada en CENIDET y realizar el estudio e implementación de las técnicas de modulación que ofrecen mejores resultados al aplicarse en dicho inversor, con la finalidad de conseguir un balance de tensión entre fases con una THD reducida. 1.4 Propuesta de solución La solución del problema comienza con el análisis y corrección de la plataforma de prueba del CMLI trifásico existente en CENIDET. Una vez concluida esta actividad se propone el estudio y selección de las técnicas de modulación para cada una de las fases; posteriormente se realiza la implementación del modulador, en seguida se procede al acoplamiento del inversor con 5

20 Cenidet Capítulo 1 Introducción dicho modulador y finalmente se obtienen y reportan los resultados obtenidos en el IMCH implementado para concluir con el tema de investigación. 1.5 Objetivo general y objetivos particulares Objetivo general: Conseguir el balance de tensión entre fases con THD reducida en el IMCH ante las condiciones de diseño de la plataforma de pruebas. Objetivos específicos: Estudiar las técnicas de modulación empleadas en inverso multinivel en cascada (simétrico y asimétrico). Analizar en simulación las técnicas de modulación adecuadas, tanto para la celda del convertidor multinivel simétrico como para la celda del convertidor multinivel asimétrico. Implementar la etapa de control para la fase asimétrica y las dos fases simétricas. Acoplar los controles a la maqueta experimental del IMC existente en CENIDET. Para cumplir con el estudio del convertidor propuesto en este tema de tesis se debe lograr el balance de tensión entre fases con THD reducida en comparación con un IMCS con falla en una de sus celdas. 1.6 Alcances y aportaciones Los alcances obtenidos con la realización de este trabajo de investigación son: o La implementación del modulador para el IMCH. o La validación del IMCH en la plataforma de prueba de baja potencia existente en CENIDET. o La reducción en los resultados de THD obtenidos en el IMCH en comparación con el IMCS con falla en una celda. Las aportaciones conseguidas con el desarrollo de este tema de tesis son: o o Con la hibridación del sistema se incrementan los márgenes de estabilidad otorgando un mejor uso de los recursos disponibles. Reducción en el costo de implementación al obtener más niveles con menos DSEP. 6

21 Cenidet Capítulo 1 Introducción o Se contribuye a la investigación en el área de inversores con tolerancia a falla, aportando una nueva configuración capaz de obtener un óptimo funcionamiento aún ante la presencia de una falla en un IMCS trifásico. o Se otorga mayor confiabilidad y eficiencia al tener mayor cantidad de niveles con menos DSEP. 1.7 Organización del documento El documento ha sido organizado en 5 capítulos. El capítulo 1 está constituido por los puntos establecidos anteriormente. En el capítulo 2 se estudia el inversor multinivel, se analizan las topologías derivadas del mismo y se enlistan las características que poseen cada una de ellas. Se realiza un estudio sobre las técnicas de modulación aplicadas en inversores multinivel enfocándose a la vectorial, la PWM sinusoidal y la técnica de eliminación selectiva de armónicos; finalmente se realiza una evaluación para elegir las técnicas de modulación apropiadas para cada fase y así poder desarrollar el modulador del IMCH. El capítulo 3 está dedicado al estudio y corrección de la plataforma de prueba y al diseño e implementación del modulador del inversor. El capítulo 4 se divide en tres partes principales. En la primera parte se presenta el comportamiento en simulación del CMLIH con índices de modulación de 0.8 y 1, en la segunda parte se obtienen los resultados de la implementación del IMCH con los mismos índices de modulación aplicados en simulación, y finalmente, en la tercera parte se recopilan los resultados de un CMLIS con falla en una de sus celdas con índices de modulación de 0.8 y 1. El capítulo 5 presenta las conclusiones realizadas mediante la comparación de los resultados obtenidos, además se proponen recomendaciones y trabajos futuros. 7

22 Capítulo 2 Inversores multinivel El capítulo se basa en el estudio de las topologías derivadas del inversor multinivel y las técnicas de modulación más usadas en el inversor multinivel en cascada, como lo son, la técnica de modulación vectorial, la PWM sinusoidal y la técnica de modulación por eliminación selectiva de armónicos, también realiza un análisis detallado en el cual evalúa las características de cada una de las técnicas mencionadas y decide cuál aporta mejores beneficios en la implementación del inversor multinivel en cascada híbrido. 2.1 Inversor multinivel El objetivo principal que tiene la electrónica de potencia es realizar de manera eficiente la conversión de la energía eléctrica, lo que se consigue mediante rectificadores (convertidores de corriente alterna a corriente directa), cicloconvertidores (convertidores de corriente alterna a corriente alterna), fuentes conmutadas (convertidores de corriente directa a corriente directa) y de inversores (convertidores de corriente directa a corriente alterna)[30]; éste último es el tópico central en el estudio de esta investigación, en la figura 2.1 se muestra su clasificación principal. INVERSORES CONVENCIONALES MULTINIVEL (MÁS DE TRES NIVELES) MEDIO PUENTE (2 NIVELES) PUENTE COMPLETO (3 NIVELES) CON DIODOS DE ENCLAVAMIENTO (DCMLI) CON CONDENSADOR FLOTADO (FCMLI) EN CASCADA (CMLI) Figura 2.1. Clasificación de los inversores. El inversor multinivel destaca sobre los inversores convencionales debido a las siguientes características[28]: Cada interruptor bloquea solamente la tensión correspondiente a un nivel de CD de la onda de salida, evitando el desequilibrio estático y dinámico de la conexión en serie de los DSEP. Genera ondas de salida con tensiones superiores a la capacidad de bloqueo de los interruptores. Pueden operar en un intervalo amplio de frecuencia de conmutación, en función de las características de operación de los interruptores usados. 8

23 Cenidet Capítulo 2 Inversores multinivel La potencia de los inversores se incrementa al elevar el número de niveles de tensión, sin necesidad de incrementar la corriente, evitando así mayores pérdidas durante la conducción y mejorando el rendimiento del inversor. El voltaje de salida en un inversor multinivel presenta un contenido armónico menor que el de un inversor convencional implementado bajo las mismas condiciones de operación. La respuesta dinámica del inversor es más rápida al emplear filtros de salida de menor tamaño. A mayor cantidad de niveles en la onda de salida la THD disminuye, reduciéndose proporcionalmente el peso y tamaño del filtro de salida del inversor (en caso de requerirse). Los inversores multinivel se construyen por arreglos de interruptores alimentados por fuentes de CD, los cuales son agrupados en módulos que, en conjunto con un adecuado patrón de conmutación (técnica de modulación), generan niveles de tensión en la salida que asemejan una onda sinusoidal. Las técnicas de modulación más aplicadas en los inversores multinivel son las mostradas en la figura 2.2 [22] y son detalladas más adelante. TÉCNICA DE MODULACIÓN VECTORIAL PWM SINUSOIDAL ELIMINACIÓN SELECTIVA DE ARMÓNICOS PWM CON CORRIMIENTO DE FASE DE PORTADORA PWM CON DISPOSICIÓN DE PORTADORAS DISPOSICIÓN DE FASE (PD) DISPOSICIÓN OPUESTA DE FASE (POD) DISPOSICIÓN ALTERNA OPUESTA DE FASE (APOD) Figura 2.2. Técnicas de modulación para los inversores multinivel. El diagrama general utilizado para representar un inversor multinivel de dos, tres y n niveles, es el mostrado en la figura 2.3, en el cual los DSEP se representan por interruptores ideales con varias posiciones, que se encargan de generar diferentes niveles en la onda de voltaje de salida de un inversor con s fuentes de voltaje. El número de niveles que se obtiene está dado por: (2.1) 9

24 Cenidet Capítulo 2 Inversores multinivel Vc C1 Vc C1 a carga a Vc C1 Vc C2 a Vc Va0 Va0 C2 Va0 Vc Cn carga carga Figura 2.3. Convertidor de dos, tres y n niveles respectivamente. El inversor multinivel se puede dividir en tres topologías fundamentales [9], tal como lo muestra la figura 2.1; en los siguientes puntos se describe cada una de ellas y se enlistan sus ventajas y desventajas. 2.2 Inversor multinivel con diodo de enclavamiento Esta topología es la primera configuración multinivel estudiada, surge en el año de 1981 y fue reportada por Nabae [31], la figura 2.4 presenta el diagrama electrónico de un inversor monofásico de tres niveles, cuya construcción requiere n-1 condensadores en el bus de CD, 2(n- 1) interruptores para n niveles de tensión deseados a la salida y (n-1)(n-2) diodos de enclavamiento por fase. S 1 V 3 S 2 C 2 a V 2 V CD S 1 C 1 S 2 V 1 Figura 2.4. DCMLI de tres niveles. Los diodos de enclavamiento permiten fijar los niveles de tensión en la salida y pueden llegar a manejar el voltaje de más de un nivel, a pesar de que los interruptores principales sólo manejan la tensión de uno de ellos; sin embargo, para poder realizar esto se necesita de un diodo 10

25 Cenidet Capítulo 2 Inversores multinivel conectado en serie para repartir las tensiones, lo que eleva la cantidad de dispositivos y, consecuentemente, el costo del inversor. Esta topología puede extenderse a cualquier número de niveles; sin embargo, presenta como desventaja desbalances de tensión en el bus de CD. Las ventajas que presenta el DCMLI son: o El método de control es simple para un sistema multinivel de pocos niveles. o El flujo de potencia reactiva puede ser controlada al cargar y descargar los condensadores del bus de CD. Desventajas: o Si el número de niveles de tensión es elevado (mayor de 5 niveles) se requiere gran cantidad de diodos, de manera que la construcción se vuelve compleja, costosa e impráctica de implementar. o Es necesario controlar el voltaje en los condensadores para mantener el punto neutro; al incrementar el número de niveles esto se torna complejo, o Con la técnica de modulación adecuada es posible considerarlo un sistema tolerante a fallas, sin embargo, para aislar la falla se tiene que cortocircuitar una fase completa o usar interruptores auxiliares por cada interruptor de la topología, lo cual lo convierte en un sistema muy costoso. o Es difícil obtener el control del flujo de potencia activa debido a que en esta topología se maneja la potencia activa proveniente de los condensadores; como éstos tienden a descargarse, provocan un desbalance de tensión en el bus de CD. 2.3 Inversor multinivel con condensador flotado Esta topología surge en el año de 1992 y fue reportada por Meynard [32]. La estructura es parecida al DCMLI pero utiliza condensadores en lugar de diodos para establecer los niveles de tensión; la figura 2.5 presenta el diagrama electrónico de un inversor monofásico de tres niveles, que para su construcción requiere n-1 condensadores en el bus de CD, 2(n-1) interruptores para n niveles de tensión deseados a la salida y (n-1)(n-2)/2 capacitores auxiliares por fase. Cada condensador debe mantener una tensión fija; sin embargo, debido a que los condensadores no siempre están cargados, el convertidor presenta grandes problemas para mantener equilibrados los niveles de tensión. En este caso, la técnica de modulación implementada debe corregir dicho problema mediante la implementación de un control muy complejo; además, en esta topología es necesario cargar previamente los condensadores antes de empezar a operar como inversor, por lo tanto, el arranque se torna lento. 11

26 Cenidet Capítulo 2 Inversores multinivel S 1 S 2 V CD C 2 C 1 a S 2 S 1 Las ventajas que presenta el FCMLI son: Figura 2.5. FCMLI de tres niveles. o El esfuerzo en tensión de los DSEP se reduce a medida que aumentan los niveles en la onda de salida, debido a que se reduce la tensión que maneja cada dispositivo. o Para su implementación requiere una gran cantidad de condensadores de almacenamiento. o Proporciona combinaciones extra de conmutación para balancear los niveles de tensión; esto también es utilizado para balancear las pérdidas por conmutación o por conducción de los DSEP. Las desventajas que presenta esta topología son: o La cantidad de condensadores usados aumenta proporcionalmente con el número de niveles obtenidos en la onda de salida. o El número excesivo de condensadores hacen al inversor muy voluminoso. o El control del inversor es el más complicado entre los inversores estudiados en este trabajo, ya que se encarga de controlar las conmutaciones de los DSEP del inversor y también controla la tensión en todos los condensadores. o Casi nunca se considera un sistema tolerante a fallas, ya que con una avería los condensadores se cargan de diferentes tensiones arrojando al sistema al colapso irremediable. 2.4 Inversor multinivel en cascada Su configuración está basada en la conexión en cascada de inversores puente completo (celdas), en los cuales las fuentes de CD son independientes de cada inversor conectado. La onda de salida se forma mediante arreglos de conmutación en los DSEP, controlados por una técnica de modulación, de tal manera que la onda de voltaje de salida corresponde a la suma (o también 12

27 Cenidet Capítulo 2 Inversores multinivel diferencia) de las fuentes de CD de cada una de las celdas, esta configuración evita el uso de diodos de enclavamiento para la alimentación del bus de CD, por lo que reduce considerablemente los problemas de desbalance en tensión. Una característica que vale la pena mencionar es que, debido a su estructura, se puede aumentar fácilmente el número de niveles agregando celdas en cascada, sin tener que rediseñar la etapa de potencia [18]. El CMLI se clasifica en simétrico y asimétrico; éste se divide en asimétrico de potencia dos y en asimétrico de potencia tres (ver figura 2.6). En la figura 2.7(a), se muestra un inversor multinivel de 7 niveles implementado como CMLIS, mientras que en la figura 2.7(b) se muestra un CMLIA de potencia 2 del mismo número de niveles implementado con menos celdas. CMLI CMLIS CMLIA De potencia 2 De potencia 3 Figura 2.6. Clasificación del CMLI. Celda 1 S 1 S 2 V CD + - a S 1 S 2 Celda 2 S 3 S 4 V CD + - Celda 1 S 1 S 2 V CD + - a S 3 S 4 S 2 S 1 Celda 3 Celda 2 V CD S S 6 b S 3 S 4 2V CD + - b S 6 S 4 S 3 a) b) Figura 2.7. CMLI de 7 niveles a) simétrico b) asimétrico de potencia 2. 13

28 Cenidet Capítulo 2 Inversores multinivel Las ventajas y desventajas de los CMLI son las siguientes: Ventajas. o Requiere un número reducido de condensadores, ya que no es necesario conectarlos en paralelo con los DSEP, para obtener el funcionamiento del inversor. o La tensión de salida se incrementa conforme aumenta el número de celdas, sin afectar la tensión que soportan los DSEP. o Su configuración, en conjunto con la técnica de modulación, permiten reestructurar el sistema para tolerar fallas; esto se debe a que la técnica de modulación permite reconfigurar los estados de conmutación de los DSEP. Desventajas. o La cantidad de fuentes de CD aisladas que alimenta el bus de CD aumenta proporcionalmente con las celdas que integran el inversor. La diferencia de la clasificación del CMLI radica en los niveles de tensión en las fuentes que alimentan las celdas del inversor. Enseguida se describen detalladamente las características del CMLI Inversor multinivel en cascada simétrico En esta configuración los niveles de alimentación de cada una de sus celdas son de la misma magnitud, tal y como se muestra en la figura 2.7(a); cada celda proporciona tres niveles de tensión que son: +V CD, 0 y -V CD, el número de niveles (n) generados en la tensión de salida depende del número de celdas (z) y está dado por la ecuación Inversor multinivel en cascada asimétrico Esta clasificación posee la misma configuración que el CMLIS, pero en este caso los niveles de tensión de CD de cada celda del inversor son de valores diferentes (la célula que maneja mayor voltaje es más vulnerable a fallas), como se observa en la figura 2.7(b). Con esta característica se pueden obtener más niveles en la onda de salida con el mismo número de elementos utilizados en un CMLIS. (2.2) 14

29 Cenidet Capítulo 2 Inversores multinivel Como se menciono; el CMLIA se divide en CMLIA potencia 2 y en CMLIA potencia 3, las características de cada uno son descritas a continuación: Inversor multinivel en cascada asimétrico de potencia 2 El CMLIA de potencia 2 es alimentado con fuentes de tensión ponderadas en forma binaria, es decir, la alimentación en cada celda es V CD, 2V CD, 4V CD, 8V CD y así sucesivamente hasta alimentar todas las celdas que integran el inversor; en la figura 2.7(b), se muestra un ejemplo, donde el número máximo de niveles se calcula mediante la ecuación 2.3. donde: n = Cantidad de niveles que se obtienen en la onda de salida. z = Cantidad de celdas que integran el inversor. Inversor multinivel en cascada asimétrico de potencia 3 La diferencia del CMLIA de potencia 3 radica en el voltaje de alimentación de cada puente completo, obteniendo más niveles con los mismos componentes que el caso anterior. Para implementar este inversor los niveles de tensión de las fuentes deben incrementase en un orden de potencia 3 (V CD, 3V CD, 9V CD, 27V CD ); la fórmula para calcular el número de niveles se representa en la ecuación 2.4. (2.3) donde: n = Cantidad de niveles que se obtienen en la onda de salida. z = Cantidad de celdas que integran el inversor. (2.4) Inversor multinivel en cascada híbrido El CMLIH es la combinación de la configuración simétrica con la asimétrica implementada en un sistema trifásico; es decir es un inversor multinivel en cascada trifásico con una celda asimétrica de potencia 2 y dos celdas simétricas. La figura 2.8 muestra el CMLIH, para el cual los niveles en la onda de salida están dados por la ecuación 2.3 para la fase A y por la ecuación 2.2 para la fase B y C. 15

30 Cenidet Capítulo 2 Inversores multinivel La característica más interesante del CMLIH es que se puede obtener el mismo número de niveles en la onda de tensión de salida con un número diferente de DSEP en sus fases. Dicha característica aumenta su relevancia si se piensa en el desbalance en tensión de un CMLIS trifásico, provocado por la degradación de una de las celdas que integran la fase, ya que este problema puede ser solucionado al hacer los cambios pertinentes y acoplar el sistema para que opere como un CMLIH; de esta manera se corregiría el desbalance y se continuaría con una operación aceptable. Sin embargo, si existe falla en una celda de la fase A, el desbalance es irremediable ya que con una celda sólo se consiguen tres niveles de tensión a la salida. Celda 1 FASE B Celda 1 FASE C S 1 S 2 V CD + - S 1 S 2 V CD + - S 1 S 2 S 1 S 2 Celda 1 FASE A Celda 2 Celda 2 S 1 S 2 V CD + - S 3 S 4 V CD + - S 3 S 4 V CD + - S 2 S 1 S 3 S 4 S 3 S 4 Celda 2 Celda 3 Celda 3 S 3 S 4 2V CD + - V CD S S 6 V CD S S 6 S 4 S 3 S 5 S 5 S 6 S 6 NEUTRO Figura 2.8. CMLIH de siete niveles. En la tabla 2.1 se recopilan las características más relevantes de las configuraciones descritas. Y se observa que el CMLI requiere menos componentes para su implementación; además, su modularidad es sencilla, consigue una THD reducida y presenta una alta flexibilidad para aumentar el número de niveles en la onda de salida. Con base en este análisis se concluye que el CMLI refleja mejores características en comparación con las otras topologías derivadas del inversor multinivel, ya que posee más beneficios en un amplio escenario de operación. De esta manera queda justificado por qué este tema de tesis centra su estudio en la implementación de un CMLI. 16

31 Cenidet Capítulo 2 Inversores multinivel Tabla 2.1. Características fundamentales de los inversores multinivel. PARAMETROS DCMLI FCMLI Diodo de descarga libre CMLIS CMLI CMLIA Potencia 2 Potencia 3 CMLIH 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) Interruptores 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) Diodo de enclavamiento Capacitores para el bus de CD Capacitores de balanceo (n-1)*(n-2) (n-1) (n-1) (n-1)/2 (n-1)/2 (n-1)/2 (n-1)/2 0 (n-1)* (n-2)/ Modularidad Complicada Complicada Sencilla Sencilla Sencilla Sencilla Flexibilidad para elevar un nivel de tensión Apropiado para manejar energía reactiva Apropiado para menejar energía activa Niveles de salida Reducida Alta Media Media Media Alta Si Si Si Si Si Si No Si Si Si Si Si s+1 s+1 2z+1 2 z z Depende de su alimentación THD Media Alta Media Reducida Reducida Reducida 2.5 Técnicas de modulación Las técnicas de modulación son muy importantes para definir el desempeño de los inversores multinivel. Debido a lo reportado en el estado del arte se conoce que las técnicas de modulación más aplicadas en la implementación del CMLI son la PWM sinusoidal, la eliminación selectiva de armónicos y la vectorial (figura 2.2), las cuales son explicadas a continuación PWM sinusoidal Esta es la técnica más popular para el disparo de los interruptores en los inversores multinivel. Su popularidad se debe a que posee capacidad para variar la amplitud de la tensión de salida modificando el índice de modulación, a su rápida implementación, a que proporciona la posibilidad de tolerar y principalmente a los buenos resultados que presenta en una amplia gama de operación, incluso en un escenario de sobre modulación. La técnica PWM sinusoidal se forma de la comparación de una señal moduladora (sinusoidal con índice de modulación m) con varias señales portadoras (triangulares) para generar el patrón de conmutación de los DSEP. Para la implementación de esta técnica se requieren n-1 señales portadoras (donde n es la cantidad de niveles en la onda de tensión de salida). 17

32 Cenidet Capítulo 2 Inversores multinivel Recordando la figura 2.2, en la que se muestran las diferentes técnicas de modulación aplicadas en inversores multinivel, vemos que la técnica PWM sinusoidal se divide en: 1) Corrimiento de fase de portadoras PSPWM (Phase Shifted Pulse Width Modulation). 2) Disposición de portadoras PWM, que a su vez se dividen en: a) Disposición de fase PD (Phase Disposition). b) Disposición opuesta de fase POD (Phase Opposition Disposition). c) Disposición alterna opuesta de fase APOD (Alternative Phase Opposition Disposition). A continuación se describe cada variante mencionada de la técnica PWM sinusoidal. 1) Corrimiento de fase de portadoras PSPWM. Centra su aplicación en el FCMLI y en el CMLI; La característica principal de esta técnica es la de realizar corrimientos de fase entre portadoras, con la finalidad de posicionar el rizo de conmutación a una frecuencia mayor a la de conmutación, lo que reduce el contenido armónico de la tensión de salida. Las señales portadoras se encuentran desfasadas según la cantidad de niveles del inversor. El desfasamiento se determina por la ecuación 2.5. (2.5) La figura 2.9(a) muestra el corrimiento de fase entre portadoras para un inversor de 7 niveles, en el cual el desfase es de 60º. 2) Disposición de portadoras PWM. Las tres variantes de esta técnica centran su aplicación en DCMLI e CMLI, a continuación se describen las características de cada una. a) PD, para su implementación, las señales portadoras deben coincidir en fase, pero desplazadas por un nivel positivo y negativo de CD, ver figura 2.9(b). Su principio de operación se basa en la comparación de la señal moduladora de referencia (señal sinusoidal), con respecto a las señales portadoras (señales triangulares de alta frecuencia de la misma magnitud acomodas en bandas contiguas) para determinar el patrón de conmutación de los DSEP. b) POD. En esta técnica de modulación las señales portadoras están desplazadas por incrementos de CD igual que en la técnica PD, en este caso las señales portadoras que se encuentran por encima de cero están en fase y las señales portadoras que se encuentran 18

33 Cenidet Capítulo 2 Inversores multinivel por debajo de cero presentan un corrimiento de fase de 180 tal y como se muestra en la figura 2.9(c). En este caso se sigue el mismo principio de operación que el punto anterior para lograr determinar el patrón de conmutación de los interruptores. c) APOD. Muestra las portadoras desplazadas por incrementos de CD igual que en la técnica anterior, el desfase de las señales portadoras es de 180º una respecto a la contigua como se muestra en la figura 2.9(d). El principio de operación para determinar el patrón de conmutación de los interruptores en este punto es semejante al descrito en la técnica PD. a) b) c) d) Figura 2.9. Técnica de modulación PWM sinusoidal a) Corrimiento de fase PSPWM, b) Disposición de fase PD, c) disposición opuesta de fase POD y d) Disposición alterna opuesta de fase APOD Eliminación selectiva de armónicos La técnica de eliminación selectiva de armónicos es una estrategia de modulación que pertenece a la clasificación de técnicas de frecuencia fundamental. La implementación de esta técnica ofrece bajas pérdidas por conmutación en los DSEP debido a que sólo conmutan una vez 19

34 Cenidet Capítulo 2 Inversores multinivel por ciclo, su implementación es fácil y su aplicación es conveniente, ya que al emplearse es posible conseguir una reducida THD sin necesidad de utilizar filtros de salida [25]. Esta técnica permite tener simetría de cuarto de onda (figura 2.10), esto se refiere a que sólo es necesario encontrar los ángulos de disparo presentes en el primer cuarto de onda, y los demás se encuentran sumándole o restándole ¼ de onda (π = 90 ) o ½ de onda (2π = 180 ), según el ángulo que se desee encontrar. ¼ de onda Donde α4 = π/2 α5 = π - α4 α6 = π - α3 α7 = π - α2 α8 = π - α1 0 α1 α2 α3 π/2 α5 α6 α7 α8 Figura Ángulos de disparo en una señal con similitud de ¼ de onda. Para encontrar los ángulos de disparo se recurre al análisis de series de Fourier, se parte de la ecuación 2.6 debido a que la onda es una función periódica impar con un periodo T [33]. (2.6) donde: (2.7) (2.8) Para un inversor multinivel de n niveles es necesario separar la integral de acuerdo a los ángulos de disparo existentes en el primer cuarto de la onda; por ejemplo, la figura 2.10 corresponde a un inversor multinivel de 7 niveles, en este caso la integral se divide en 4 partes (ecuación 2.9), que corresponden al ángulo α1, α2, α3 y α4 (los niveles de tensión que existen entre ellos son: de 0 a α1 existe 0 volt (V), de α1 a α2 hay 1/3V, de α2 a α3 hay 2/3V y en α4 existe 1V). 20

35 Cenidet Capítulo 2 Inversores multinivel (2.9) El siguiente paso es encontrar los ángulos de disparo utilizando el sistema de ecuaciones que resultan de 2.9, lo cual se torna más complejo a medida que aumenta el número de niveles en la onda de tensión de salida del inversor; sin embargo, este problema se domina al emplear paquetes computacionales, con los cuales se consigue la solución de las ecuaciones Técnica de modulación vectorial La técnica de modulación vectorial fue ampliamente usada en los años 80 s en convertidores convencionales y tuvo bastante éxito gracias a su característica de aprovechar al máximo el bus de CD, llegando a operar en la zona de sobre modulación [28]. Actualmente centra su aplicación en el DCMLI y el FCMLI, debido a que optimiza las conmutaciones y permite que el control de los interruptores sea de alta eficiencia [34]. Para implementar la modulación vectorial se utilizan procesadores digitales de señales que se encargan de agilizar su implementación; sin embargo, la desventaja surge al aplicar esta técnica de modulación en inversor de varios niveles (> 5), ya que la complejidad del desarrollo matemático aumenta considerablemente, tornando a algoritmos difíciles de implementar debido al consecuente incremento de la carga computacional [35]. En la modulación vectorial la tensión de salida deseada se expresa como un vector de referencia, dentro del mapa de vectores de conmutación. La longitud del vector se relaciona con la amplitud y la frecuencia de la tensión de salida. En este método de modulación es importante distinguir entre estados de conmutación (L) y vectores de conmutación (D), debido a que diferentes vectores se pueden implementar con varios estados; así tenemos que el número de L está en función del número de niveles (n) dado por la ecuación 2.10, los cuales conforman cierta cantidad de D dadas por la fórmula (2.10) (2.11) La complejidad de la selección de los vectores y los estados de conmutación se incrementan de manera severa cuando se incrementa el número de niveles. Debido a que la mayoría de los vectores poseen múltiples estados de conmutación, por lo que se tiene que encontrar un medio sistemático que calcule todos los estados y seleccione el más adecuado [20]. En la figura 2.11 se 21

36 Cenidet Capítulo 2 Inversores multinivel aprecia el aumento de los estados de conmutación a medida que aumenta la cantidad de niveles en la onda de salida. Este método comprende principalmente dos etapas que son: la determinación de los tres vectores más cercanos al vector de referencia y el cálculo de los ciclos de trabajo de cada vector. El cálculo del vector de referencia D REF se realiza con el promedio de los tres vectores más cercanos a dicho vector, mediante la solución de la ecuación (2.12) Donde d1, d2 y d3 representan los ciclos de trabajo de los vectores D1, D2 y D3 respectivamente. Los ciclos de trabajo se encuentran mediante un amplio análisis matemático explicado detalladamente en [34]. Para finalizar, dado el vector de referencia, el modulador debe determinar las posiciones adecuadas de los interruptores y de esta manera optimizar el funcionamiento del inversor. a) b) Figura Mapa de vectores de conmutación para inversores multinivel a) De tres niveles, b) De cuatro niveles. En la tabla 2.2 se recopilan las características que destacan en cada una de las técnicas de modulación estudiadas, con el fin de compararlas y elegir cuál de ellas es la que aporta más ventajas en la implementación del CMLIH. 22

37 Cenidet Capítulo 2 Inversores multinivel PARAMETROS Tabla 2.2. Características fundamentales de las técnicas de modulación. VECTORIAL TECNICA DE MODULACIÓN PWM sinusoidal Eliminación Selectiva de Armónicos THD Reducida Reducida Reducida Complejidad Elevada Sencilla Sencilla Aplicaciones DCMLI e FCMLI FCMLI e CMLIS CMLIA Flexibilidad de aplicación a medida que aumenta el número de niveles Baja (se recomienda su aplicación en inversores de 5 niveles como maximo) Elevada Media La técnica de modulación seleccionada para la fase A es la de eliminación selectiva de armónicos, ya que sus características de operación mostradas en la tabla 2.2 son muy aceptables para la implementación del CMLIH; además, según la literatura, la técnica PWM sinusoidal no es aplicada en inversores asimétricos y la técnica de modulación vectorial centra su aplicación en inversores con 5 niveles como máximo. La técnica de modulación PWM sinusoidal en su variante PD se seleccionó para aplicarse en la fase B y C, debido a que es fácil de implementar, la flexibilidad que tiene al aumentar el número de niveles es elevada y además presenta una THD reducida; estas características se encuentran reflejadas en los resultados exitosos reportados en [36], [23] y [37]. 23

38 Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador y construcción del modulador Este capítulo está dedicado al estudio y corrección de la plataforma de prueba del CMLIS trifásico de 7 niveles existente en CENIDET, y al diseño, simulación e implementación del modulador del CMLIH. 3.1 Introducción El CMLIH será implementado en una plataforma de pruebas elaborada en CENIDET. Por lo tanto, es indispensable estudiar el sistema para conocer sus características fundamentales y de ser necesario realizar los cambios pertinentes para obtener el funcionamiento correcto del CMLIH. 3.2 Estudio de la plataforma de prueba La plataforma de prueba construida en CENIDET corresponde a un CMLIS trifásico de 7 niveles. La distribución utilizada para su implementación consta de tres etapas, tal y como se representa en la figura 3.1. Fase A Fase B Fase C Inversores Multinivel en Cacada Rectificadores Transformadores Figura 3.1.Distribución general de la plataforma de prueba. 24

39 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Cada una de las etapas es descrita a continuación. 1. Etapa de transformadores. Conecta la red eléctrica a la entrada de los transformadores por medio de fusibles. El modelo de los transformadores usados es el TR24-1.2A con tap central, utiliza tres de ellos en cada fase para cumplir satisfactoriamente con la característica de los CMLIC que dice, que las fuentes de alimentación de cada celda deben ser independientes una de las otras. 2. Etapa de rectificación. La salida de cada uno de los transformadores es conectada a un rectificador (UTL KBL04), que envía la señal rectificada al regulador de voltaje LM317 a través de un capacitor de 1000μF-63V; en conjunto se encargan de alimentar el bus de CD del CMLIS con 30V. En esta etapa se agrega un regulador LM7805 para obtener el nivel de tensión de 5V que activa el módulo que integra los inversores puente completo (L298N). 3. Inversores Multinivel en Cascada. La etapa 3 se construye con tres módulos L298N conectados en cascada para cada fase, internamente cada uno de ellos integra dos inversores puente completo que utilizan la misma fuente de alimentación (tal y como se observa en el anexo A). En la implementación del sistema sólo se ocupa un puente completo de cada módulo debido a que en un CMLIS no se puede usar una misma fuente de alimentación para dos celdas, cada uno de ellos soporta 46V y 4A [38]. En la plataforma se conecta el L298N al emisor del transistor de un aislador acoplado ópticamente (optoacoplador TLP521-2) que es conectado a las señales de la interfaz del control; en la figura 3.2 se muestra a manera de diagrama de bloques un ejemplo de dicha conexión aplicada en una fase. CONTROL OPTOACOPLADORES INVERSORES MULTINIVEL EN CASCADA ETAPA DE POTENCIA DISPOSITIVO PROGRAMADO SEÑALES DE CONTROL + VCD - + VCD - + VCD - S1 S1 S3 S3 S5 S2 S2 S4 S4 S6 CARGA S5 S6 Figura 3.2. Diagrama a bloques de las señales de control con la etapa de potencia. La tabla 3.1 muestra las características principales para la cual se diseñó originalmente la plataforma de prueba [39]. 25

40 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Tabla 3.1. Características de la plataforma de prueba. Magnitud Fórmula Magnitud Unidades Voltaje de entrada V CD 30 V Voltaje de entrada rms V CD rms V rms Voltaje de salida pico 3*V CD 90 V P Voltaje de salida rms V P/ V rms Voltaje pico entre fases V P*2 180 V Pff Voltaje rms entre fases V Pff / V rmsff Carga resistiva 90 Ω Corriente 1 A Potencia total de fase V P*I 90 W Enseguida se realiza un estudio para confirmar que los componentes utilizados en la implementación de la plataforma de prueba cubren con las características de diseño; los componentes analizados son: el transformador TR24-1.2A, el condensador del bus de CD de 1000μF a 63V, el regulador de voltaje LM317 y finalmente el módulo L298N. A continuación se menciona cada uno de ellos de acuerdo al orden mencionado. Considerando los datos recopilados en la tabla 1, se puede decir que la elección del transformador TR24-1.2A, con características de 127V-60Hz de entrada y 24V rms -1.2A de salida, es el adecuado para la implementación de la plataforma experimental, ya que la corriente demandada por la carga es de 1A y el voltaje del bus de CD de 30V. (21.21V rms ). El valor del condensador utilizado en la implementación de la plataforma de prueba para el bus de CD es de 1000μF a 63 V, para comprobar que la elección de este componente cubre con las condiciones de diseño, se aplicaron las fórmulas 3.1 y 3.2; los datos necesarios para realizar los cálculos fueron tomados de la tabla 3.1. La fórmula 3.1 calcula los joules para la potencia de cada fase (90W) durante un ciclo de línea T. (3.1) Los joules obtenidos mediante la ecuación 3.1 se dividen entre el número de celdas que integran la fase; en este caso se tienen tres celdas por fase debido a que se trata de un CMLIS trifásico de 7 niveles, por lo tanto, cada celda utiliza J f /3 joules. Posteriormente se resuelve la ecuación 3.2 que calcula el valor del condensador para el bus de CD. 26

41 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador (3.2) El valor obtenido demuestra que el capacitor utilizado (1000μF a 63 V) no cubre con la característica de diseño, en la sección 3.3 de esta investigación se explica detalladamente cómo se corrige este problema. El regulador LM317 es un dispositivo capaz de otorgar de 1.2V a 37V y soporta una corriente de 1A. La corriente que demanda la plataforma de prueba es de 1A (valor que se encuentra al límite de las características de diseño). El CMLIS está diseñado para ser alimentado en cada una de sus celdas con un nivel de tensión de 30V. Por lo tanto se puede decir que el regulador cubre con las características necesarias. El módulo L298 soporta un nivel de tensión de 46V y 4A, valores que exceden las magnitudes de 30V y 1A aplicados en el desarrollo de la plataforma experimental. Cabe mencionar que el implementar la plataforma con el módulo L298N trae grandes beneficios, ya que debido a su estructura tiene la función de acondicionar las señales de mando para activar las compuertas de los DSEP. Internamente agrupa un arreglo de compuertas que se encargan de generar las señales complementarias para conmutar a los interruptores de cada rama, además se encarga de generar un tiempo de apagado en los DSEP (tiempo muerto) que evita que se provoque un cortocircuito en la fuente de alimentación al realizar las conmutaciones en los interruptores figura 3.3. señal S 1 S 2 + V CD - S 1 complemento S 2 S1 S2 Tiempo muerto Tiempo (µs) Figura 3.3. Señal de conmutación y tiempo muerto de una celda. Internamente el módulo L298N cuenta con dos inversores puente completo, (en la implementación del CMLIS sólo se usa uno) haciendo que la cantidad de componentes necesarios para la construcción del inversor sea mucho menor; igualmente requiere pocos elementos externos para conseguir su funcionamiento reduciendo el tamaño y costo. En este punto se finaliza el análisis de los dispositivos enlistados. A continuación se presentan las modificaciones realizadas a la plataforma experimental para obtener el funcionamiento del CMLIH. 27

42 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador 3.3 Corrección de la plataforma de prueba Para implementar el CMLIH se requiere un sistema que tenga dos fases simétricas y una asimétrica de potencia 2, la plataforma de prueba estudiada con anterioridad posee tres etapas simétricas, por lo que es indispensable realizar los cambios pertinentes en una de sus fases para conseguir el funcionamiento de un CMLIA. La plataforma de prueba está diseñada para alimentar cada celda con un nivel de tensión de 30V, para pasar del CMLIS al CMLIA es necesario eliminar una celda y alimentar las otras con 30 y 60V, sin embargo, el transformador sólo es capaz de suministrar un nivel de 33.9V máximo, así que se redujeron los niveles de tensión de cada una de las celdas que integran las fases del CMLIS a 15V, para que al doblar la tensión en una de las celdas de la fase del CMLIA no se exija más tensión de la que el transformador es capaz de proveer. En este punto se repite el cálculo del condensador debido a que el valor implementado en la plataforma de prueba no cumple con las características de diseño; para el cálculo se reduce la potencia a 25W para que la corriente demanda por el inversor no esté en el límite de las características de operación del regulador LM317. Para el análisis se repitieron las fórmulas 3.1 y 3.2. El valor del condensador calculado es de 1235μF. En la implementación del CMLIH se utilizó uno de 1470μF a 63V, que se consiguió conectando en paralelo el capacitor utilizado en la plataforma de prueba de 1000μf a 63V con otro de 470μF a la misma tensión. Las características con las cuales se implementó el CMLIH se muestran en la tabla 3.2. Tabla 3.2. Características de la plataforma de prueba. Magnitud Fórmula Magnitud Unidades Voltaje de entrada CMLIA V CD 30 V Voltaje de entrada rms CMLIA V CD rms V rms Voltaje de entrada CMLIS V CD 15 V Voltaje de entrada rms CMLIS V CD rms V rms Voltaje de salida pico 3*V CD 45 V P Voltaje de salida rms V P/ V rms Voltaje pico entre fases V P*2 90 V Pff Voltaje rms entre fases V Pff / V rmsff Carga resistiva 81 Ω Corriente 0.55 A Potencia total de fase V P*I 25 W 28

43 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador 3.4 Diseño del modulador La técnica de modulación es muy importante para definir el desempeño del CMLIH, en el capítulo 2 se realizó un análisis sobre las características de las técnicas de modulación implementadas en los CMLI, posteriormente al análisis se seleccionó la técnica de eliminación selectiva de armónicos para generar el patrón de conmutación de la fase A, y la técnica PWM sinusoidal en su variante PD para generar el control de las conmutaciones en los DSEP de las celdas que integran las fases B y C. En los siguientes puntos se presenta la simulación y construcción de los patrones de conmutación para cada una de las fases con índices de modulación de 0.8 y 1 (se utilizan estos valores por ser el rango mínimo y máximo en el cual el inversor multinivel presenta mejores resultados según [25]). Se considera que la fase B y C se encuentran desfasadas 120 y 240 respectivamente a la fase A Implementación del modulador para la fase A Antes de realizar la simulación e implementación de la técnica de modulación para la fase A, es necesario encontrar los ángulos de disparo que generan el patrón de conmutaciones de los DSEP, los cuales se obtienen a partir de la solución de las ecuaciones 3.4, 3.5 y 3.6. La ecuación 3.3 surge de la solución de la ecuaciones 2.9. (3.3) Para cuando N vale 3, 5 y 7, se obtienen las siguientes ecuaciones. (3.4) (3.5) (3.6) La solución del sistema de ecuaciones se realizó mediante un programa desarrollado en el software Matlab, con el cual se encontró que con un índice de modulación igual a 1, α1 es igual a 11.67, α2 es igual a y α3 es igual a

44 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Antes de llevar a cabo la implementación del modulador del CMLIH, es necesario realizar la simulación del patrón de conmutación que controla el encendido y apagado de cada uno de los DSEP, con el fin de corroborar su funcionamiento. Para realizar la simulación del patrón de conmutación generado mediante la técnica de modulación eliminación selectiva de armónicos, se recurrió al software Psim desarrollado por la compañía Powersim, que está diseñado para aplicaciones electrónicas. La plataforma de control simulada de la fase A y el patrón de conmutación obtenido se muestran en la figura 3.4(a). En seguida se presentan las características consideradas para realizar la simulación. Índice de modulación= 1 Tiempo de simulación= 50ms Desfasamiento= 0 α1 = α2 = α3 = S1 S2 S3 S4 a) b) Figura 3.4. a) Simulación de la plataforma de control para la fase A, b) Patrón de conmutación con m=1. b) La señal S1, S2, S3 y S4 de la figura 3.4 corresponden a las señales invertidas de S1, S2, S3, y S4, respectivamente. Para la implementación del patrón de conmutación mostrado en la figura 3.4(b), es necesario simular en Matlab/Simulink el mismo patrón de conmutación y guardar los datos generados en vectores, con el único fin de extrapolarlos a un dispositivo programable que controle las conmutaciones de los DSEP de la fase A del CMLIH. En la figura 3.5 se presenta el diagrama simulado para conseguir el patrón de conmutación, en anexo B se presenta una descripción de cada uno de los bloques utilizados en dicho diagrama y en la figura 3.6 se observa el patrón de conmutación obtenido. 30

45 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Figura 3.5. Plataforma de control para la fase A en Matlab/Simulink. Figura 3.6. Patrón de conmutación para la fase A con m=1. El dispositivo programable seleccionado para enviar las señales de la etapa de control hacia el CMLIH es la memoria EPROM M27C256B, la cual fue programada con el programador TOPMAX. Para la implementación del modulador se usó la memoria seleccionada, un contador, un inversor impulsor y un buffer; que tienen la finalidad de mejorar la calidad de las señales generadas en la memoria. El diagrama electrónico elaborado en Isis/Proteus se presenta en el anexo B. En la figura 3.7(a) se presenta el patrón de conmutación implementado con índice de modulación de 1. Finalmente para conseguir el patrón de conmutación para la fase A con índice de modulación de 0.8 mostrado en la figura 3.7(b), se siguieron los mismos pasos realizados con índice de modulación de 1. 31

46 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador a) b) Figura 3.7. Patrón de conmutación para la fase A, a) con m=1, b) con m= Implementación del modulador para la fase B La técnica de modulación seleccionada para la fase B, es la técnica PWM sinusoidal en su variante PD, que consiste en comparar 6 señales portadoras triangulares en fase, acomodadas de manera continua a diferentes niveles de voltaje con una señal moduladora sinusoidal; figura 2.9(b). Para realizar la simulación del patrón de conmutación generado mediante esta técnica con índice de modulación igual a 1, se usó el software Psim, la plataforma de control simulada de la fase B y el patrón de conmutación obtenido se muestran en la figura 3.8, en seguida se presentan las características consideradas para realizar la simulación. Índice de modulación= 1 Frecuencia de portadora= 3600Hz Frecuencia de moduladora= 60Hz Desfasamiento de moduladora= 120 Tiempo de simulación= 16.6ms La señal S1, S2, S3, S4, S5 y S6 de la figura 3.8(a), corresponden a las señales invertidas de S1, S2, S3, S4, S5 y S6 respectivamente. Para la implementación del patrón de conmutación mostrado en la figura 3.8(b), es necesario simular en Matlab/Simulink el mismo patrón de conmutación y guardar los datos generados en vectores, siguiendo el mismo procedimiento realizado para la implementación de la fase A. 32

47 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador S1 S2 S3 S4 a) S5 S6 a) b) Figura 3.8. a) Simulación de la plataforma de control para la fase B, b) Patrón de conmutación con m=1. En la figura 3.10 se presenta el diagrama simulado en Matlab/Simulink para conseguir el patrón de conmutación, en el cual se utiliza la ecuación característica de una señal triangular (ecuación 3.7) para generar la señal portadora (S P, ver figura 3.9). En el anexo B se presenta una descripción de los bloques usados en dicho diagrama. b) (3.7) Tiempo (ms) x 10 Figura 3.9. Señal portadora. En la figura 3.11 se observa el patrón de conmutación obtenido con el diagrama a bloques de la figura

48 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Figura Plataforma de control para la fase B en Matlab/Simulink. Figura Patrón de conmutación para la fase B con m=1. 34

49 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador El dispositivo programable seleccionado para enviar las señales del control hacia la fase B del CMLIH, es la misma memoria seleccionada para implementar el modulador de la fase A (memoria EPROM M27C256B). Para la implementación del patrón de conmutación se utilizó el diagrama electrónico del anexo B. Las figuras 3.12(a) y 3.12(b), presentan el patrón de conmutación obtenido en la implementación con un índice de modulación igual a 1, en ellas se muestran las señales S1, S2, S3, y S4, S5, S6 respectivamente, que son las que controlan el encendido y apagado de los DSEP de la fase B. Finalmente en las figuras 3.12(c) y 3.12(d) se observa el patrón de conmutación implementado con un índice de modulación igual a 0.8. a) b) c) d) Figura Implementación del patrón de conmutación para la fase B, a) S1, S2 y S3 con m=1, b) S3, S4 y S5 con m=1, c) S1, S2 y S3 con m=0.8, d) S3, S4 y S5 con m=

50 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Implementación del modulador para la fase C La técnica de modulación seleccionada para la fase C es la misma que en el caso anterior (técnica PWM sinusoidal en su variante PD). Para realizar la simulación del patrón de conmutación mostrado en la figura 3.13(a), se siguen exactamente los mismos pasos que en la implementación de la fase B, ya que la diferencia entre estas fases radica únicamente en el desfase que presenta la señal moduladora (240 ); ver figura 3.13(b). S1 S2 S3 S4 a) S5 S6 a) b) Figura a) Simulación de la plataforma de control para la fase C, b) Patrón de conmutación con m=1. El diagrama a bloques simulado en Matlab/Simulink para generar el patrón de conmutación es el mostrado en la figura 3.10, en la figura 3.14 se observa el patrón de conmutación obtenido. Las figuras 3.15(a) y 3.15(b) presentan el patrón de conmutación implementado con un índice de modulación igual a 1, en ellos se muestran las señales S1, S2, S3, y S4, S5, S6 respectivamente. Finalmente en 3.15(c) y 3.15(d) se observa el patrón de conmutación implementado con un índice de modulación igual a 0.8. En este punto se finaliza la corrección de la plataforma de prueba existente en CENIDET y con la construcción del modulador para el CMLIH. b) 36

51 Cenidet Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador Figura Patrón de conmutación para la fase C con m=1. a) b) c) d) Figura Implementación del patrón de conmutación para la fase B, a) S1, S2 y S3 con m=1, b) S3, S4 y S5 con m=1, c) S1, S2 y S3 con m=0.8, d) S3, S4 y S5 con m=

52 Capítulo 4 y experimentales y experimentales Resultados de simulación y experimentales Este capítulo se divide en tres partes principales. En la primera parte se presenta el comportamiento del CMLIH con índices de modulación de 0.8, en la segunda parte se obtienen los resultados del CMLIH con índice de modulación de 1 y finalmente, en la tercer parte se recopilan los resultados obtenidos tanto del CMLIH como del CMLIS trifásico con falla en una de sus celdas, implementado adicionalmente en esta investigación para realizar una comparación cualitativa de los resultados. 4.1 Introducción El funcionamiento del CMLIH depende de la etapa de control y la etapa de potencia; el diagrama de bloques que representa estas etapas se muestra en la figura 4.1. ETAPA DE CONTROL Fase A ETAPA DE POTENCIA Inversor multinivel en cascada híbrido Fase B Señales de Fase C control Fase A Fase B Fase C Modulador del IMCH Carga resistiva Figura 4.1. Diagrama a bloques del CMLIH. La operación del CMLIH se verificó de forma teórica recurriendo a simulaciones en el software Psim y de manera práctica realizando pruebas en la plataforma del CMLIH, los resultados obtenidos son comparados de manera general con [27] y [28], y de manera particular con un CMLIS trifásico con falla en la fase A (ver anexo C), debido a el CMLIH puede ser una 38

53 Cenidet Capítulo 4 Resultados de simulación y experimentales solución para compensar el desbalance ocasionado por la presencia de una falla en una fase del CMLIS trifásico de 7 niveles. En el anexo C se presenta de manera adicional los resultados de implementación del CMLIS con falla en la fase A, los cuales se obtuvieron en la misma plataforma de prueba usada en la implementación del CMLIH. 4.2 CMLIH con índice de modulación de 0.8 Previamente a la implementación del CMLIH se llevaron a cabo simulaciones de la etapa de control en conjunto con la etapa de potencia, con la finalidad de verificar diferentes características, como el funcionamiento de las técnicas de modulación PWM sinusoidal y eliminación selectiva de armónicos, así como analizar el cálculo de la THD considerando diferentes índices de modulación. En la figura 4.2 se muestra la plataforma elaborada en el software Psim simulada bajo las siguientes características. Fase A Fase B y C Tiempo de simulación= 40 ms Tiempo de simulación= 40 ms Carga resistiva= 81Ω Carga resistiva= 81Ω Índice de modulación= 0.8 y 1 Índice de modulación= 0.8 y 1 Número de celdas= 2 Número de celdas= 3 Tiempo de muestreo= 2μs Tiempo de muestreo= 2μs Tensión de alimentación en celda= Celda1=15V Celda2=30V Tensión de alimentación en celda= Desfasamiento= 0 Desfasamiento = Ángulos de disparo para m=0.8 Ángulos de disparo para m=1 α1=29.50 α2=54.53 α3=64.56 α1=11.67 α2=26.93 α3=56.05 Frecuencia de la moduladora= Frecuencia de la portadora= 30V Fase B 120 Fase C Hz 3600 Hz El tiempo de muestreo elegido se debe a la capacidad de muestreo que tiene el osciloscopio Tektronix, utilizado en la verificación experimental del CMLIH (modelo TDS3054B). La selección de las demás características es justificada en el capítulo 3. En la figura 4.2 se muestra la manera de conectar el patrón de conmutación con los DSEP de cada fase (el anexo D representa de manera detallada dicha conexión), se observa que una señal de disparo controla dos DSEP (principal y complemento) de cada celda; el interruptor 39

54 Cenidet Capítulo 4 Resultados de simulación y experimentales complemento recibe la señal de disparo invertida, respecto a la señal de disparo del interruptor principal. La negación y el retraso de la señal de disparo se generan por medio de la compuerta lógica NOT, lo que evita un corto circuito en el bus de CD. Además se muestra que la carga conectada al CMLIH es puramente resistiva y es conectada con la configuración estrella con neutro flotado. Figura 4.2. Plataforma de simulación del CMLIH. 40

55 Cenidet Capítulo 4 Resultados de simulación y experimentales Resultados de Simulación En la figura 4.3(a) se presenta la forma de onda de salida de tensión fase neutro del CMLIH, obtenida en la simulación con un índice de modulación de 0.8, en la figura 4.3(b) se presenta la tensión entre fases con el mismo índice de modulación. a) b) Figura 4.3. Tensión de salida del CMLIH con m=0.8, a) Tensión fase neutro, b) Tensión entre fases. Al conectar el sistema entre fases (de fase A a fase B, de fase B a fase C y de fase C a fase A), la onda de voltaje de salida consigue 11 niveles de tensión debido al índice de modulación aplicado (figura 4.3(b)); normalmente el número de niveles entre fases de un sistema trifásico con índice de modulación igual a 1 está dado por la ecuación 4.1, al reducir el índice de modulación reduce consecuentemente el número de niveles. 41

56 Cenidet Capítulo 4 Resultados de simulación y experimentales Los 11 niveles de la onda de tensión de salida obtenida de la fase B a la fase C, son mejor definidos debido a que las dos fases son controladas con la técnica de modulación PWM sinusoidal en su variante PD, a diferencia de los niveles presentes en las ondas de tensión de fase A a fase B y de fase C a fase A, en las cuales, la onda se observa un poco deformada, ya que la técnica de modulación aplicada en cada fase es distinta. En las figuras 4.4(a), 4.4(c) y 4.4(e) se muestra la transformada rápida de fourier FFT (Fast Fourier Transform) de las tensiones fase neutro (fase A, B y C respectivamente) y la THD de voltaje correspondiente a cada caso, calculada con la ecuación 4.2 [40]. En 4.4(b), 4.4(d) y 4.4(f), se presenta un acercamiento a los armónicos de mayor magnitud con el fin de observar la frecuencia y amplitud que presentan. (4.1) (4.2) donde: V h = Magnitud de la componente armónica múltiple a la fundamental. h = Orden de armónico. V n = Voltaje nominal del armónico fundamental. En la figura 4.4 se observa que en el caso de la fase A el contenido armónico de mayor amplitud se presenta a frecuencias menores de 2.5KHz, mientras que en las fases B y C el contenido armónico de mayor amplitud se encuentra entre 2.5KHz y 4.5KHz (debido al uso de diferentes técnicas de modulación). El contenido armónico de alto orden presente en las tres fases se puede atenuar fácilmente por medio de filtros o por la inductancia que proporciona la carga, sin embargo ambos casos quedan fuera del alcance de esta tesis ya que el CMLIH está pensado para operar en alta potencia, conectado a un motor que por su naturaleza actúa como filtro, sin embargo, antes de realizar las pruebas en alta potencia, es necesario comprobar que la hibridación del sistema cumple con los objetivos descritos, que aseguran el funcionamiento del sistema en baja potencia (comprobación realizada en esta investigación con carga puramente resistiva). En las figuras 4.5(a), 4.5(c) y 4.5(d) se presenta la FFT de la tensión entre fases y la THD correspondiente a cada caso, en las figuras 4.5(b), 4.5(d) y 4.5(f), se presenta un acercamiento a los armónicos de mayor magnitud. 42

57 Cenidet Capítulo 4 Resultados de simulación y experimentales 29.81% a) b) 23.92% c) d) 23.91% e) f) Figura 4.4. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=0.8, a) Fase A, b) Acercamiento fase A, c) Fase B, d) Acercamiento fase B, e) Fase C, d) Acercamiento fase C. 43

58 Cenidet Capítulo 4 Resultados de simulación y experimentales 25.65% a) b) 21.71% c) d) 25.63% e) f) Figura 4.5. FFT y THD de la tensión de salida entre fases del CMLIH con m=0.8, a) Fase A, b) Acercamiento fase A, c) Fase B, d) Acercamiento fase B, e) Fase C, d) Acercamiento fase C. 44

59 Cenidet Capítulo 4 Resultados de simulación y experimentales En la figura 4.5(d) se muestra que los armónicos de tensión entre las fases B y C (ambas implementadas con la misma técnica de modulación) no incluyen los armónicos de la frecuencia triples, mientras que los armónicos de tensión de la figura 4.5(b) y 4.5(f) reflejan una combinación de armónicos presentes entre las fases A-B y C-A respectivamente, lo que trae como consecuencia un aumento en la THD. Resultados experimentales Las pruebas experimentales de operación del CMLIH tomaron como base las características aplicadas en simulaciones previamente descritas. En la figura 4.1 se muestra el diagrama a bloques que representa de manera general las etapas que conforman físicamente el CMLIH. El comportamiento que adopta el CMLIH implementado es semejante al de la plataforma simulada anteriormente. Los resultados obtenidos de la tensión de salida de fase a neutro con un índice de modulación de 0.8 se muestran en la figura 4.6(a), en la cual se observan los 7 niveles esperados. En la figura 4.6(b) se muestra la tensión de salida entre fases, en la cual se obtienen 11 niveles. a) b) Figura 4.6. Tensión de salida del CMLIH con m=0.8, a) Tensión fase neutro, b) Tensión entre fases. Los niveles de tensión de la figura 4.6 no están completamente balanceados, El desbalance existente en un sistema trifásico se calcula mediante la ecuación 4.3. (4.3) donde: 45

60 Cenidet Capítulo 4 Resultados de simulación y experimentales Vprom = Promedio de los voltajes entre fases. DVM= Diferencia de voltaje entre Vprom y la menor tensión entre fases medida. En la ecuación 4.3a se calcula el desbalance existente en el sistema, considerando que la menor tensión medida se presenta de la fase B a la fase C con 38.0V, mientras que de la fase A a la fase B se obtienen 39.7V y de la fase C a la fase A 40.8V. (4.3a) En el anexo E se presenta la gráfica que muestra que el desbalance máximo permitido en sistemas trifásicos según la NEMA MG-1 es de 5% [41], ya que al superar este valor se compromete el funcionamiento del sistema. Con el resultado obtenido en la ecuación anterior se comprueba que el CMLIH con índice de modulación 0.8 está dentro del valor permitido. En las figuras 4.7(a), 4.7(c) y 4.7(e) se presenta la FFT de las tensiones fase neutro (fase A, B y C respectivamente), así como también los valores de THD de voltaje correspondiente a cada caso. Para realizar el cálculo de la THD se extrajeron del osciloscopio los datos de la frecuencia y la magnitud de los armónicos, para ser utilizados en un programa desarrollado en Matlab en el cual se aplica la ecuación 4.2. En las figuras 4.7(b), 4.7(d) y 4.7(f) se presenta un acercamiento a los armónicos de mayor magnitud de la fase A, B y C respectivamente, de la misma manera en que se realizó en simulación. Al comparar los resultados del contenido armónico obtenido en la simulación con el obtenido en la implementación con un índice de modulación igual a 0.8, se observa que en ambos casos el contenido armónico tiene el mismo comportamiento, los armónicos de mayor amplitud se presenta a frecuencias menores de 2.5KHz, mientras que en las fases B y C el contenido armónico de mayor amplitud se encuentre entre 2.5KHz y 4.5KHz. La amplitud de los armónicos es diferente debido a que en simulación todos los dispositivos utilizados tienen un comportamiento ideal y las fuentes de alimentación son balanceadas en todo momento, mientras que en la implementación existen reducidos desbalances en las fuentes de alimentación que influye en el contenido armónico de la salida. En las figuras 4.8(a), 4.8(c) y 4.8(e) se presenta la FFT de la tensión entre fases y la THD correspondiente a cada caso, en 4.8(b), 4.8(d) y 4.8(f) se presenta un acercamiento a los armónicos de mayor magnitud. De la misma manera que en simulación en las figuras 4.8(b) y 4.8(f) los armónicos de tensión reflejan una combinación de armónicos existentes en las fases AB y CA respectivamente. 46

61 Cenidet Capítulo 4 Resultados de simulación y experimentales 22.56% a) b) 22.96% c) d) % e) f) Figura 4.7. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=0.8, a) Fase A, b) Acercamiento fase A, c ) Fase B, d) Acercamiento fase B, e) Fase C, d) Acercamiento fase C. 47

62 Cenidet Capítulo 4 Resultados de simulación y experimentales 18.11% a) b) 15.28% c) d) 18.09% e) f) Figura 4.8. FFT y THD de la tensión de salida entre fases del CMLIH con m=0.8, a) Fase A, b) Acercamiento fase A, c) Fase B, d) Acercamiento fase B, e) Fase C, d) Acercamiento fase C. 48

63 Cenidet Capítulo 4 Resultados de simulación y experimentales En la implementación es necesario comprobar que existe un desfase de 120 entre cada una de las fases, para esto se uso la función de medición de diferencia de fases del osciloscopio. Las gráficas resultantes son las mostradas en la figura 4.9; la gráfica que corresponde al desfase de fase a neutro (desfase de la fase A a la fase B, de la fase B a la fase C y de la fase C a la fase A) es la figura 4.9(a), y la figura 4.9(b) presenta la gráfica que corresponde al desfase entre fases (de AB a BC, de BC a CA y de CA a AB). a) b) Figura 4.9. Desfase existente con m=0.8, a) Desfase de fase a neutro, b) Desfase entre fases. 4.3 CMLIH con índice de modulación de 1 Para realizar la simulación del CMLIH con índice de modulación de 1, se utilizó el diagrama electrónico mostrado en la figura 4.2. El diagrama a bloques mostrado en la figura 4.1 muestra la manera en que se implementó físicamente dicho inversor. Resultados de Simulación En la figura 4.10(a) se presenta la forma de onda de tensión de salida de fase a neutro de 7 niveles del CMLIH, obtenida en la simulación con un índice de modulación de 1, y en la figura 4.10(b) se presenta la tensión entre fases en la cual se obtienen 13 niveles. 49

64 Cenidet Capítulo 4 Resultados de simulación y experimentales a) b) Figura Tensión de salida del CMLIH con m=1, a) Tensión fase neutro, b) Tensión entre fases. En las figuras 4.11(a), 4.11(c), y 4.11(e) se presenta la FFT de la tensión fase neutro (fase A, B y C respectivamente) y la THD de voltaje correspondiente a cada caso. En 4.11(b), 4.11(d) y 4.11(f), se presenta un acercamiento a los armónicos de mayor magnitud. Como era de esperarse la simulación con índice de modulación igual a 1, tiene el mismo comportamiento que con un índice de modulación igual a 0.8 (los armónicos se presentan a la misma frecuencia cambiando solamente su magnitud). En las figuras 4.12(a), 4.12(c), y 4.12(e), se presenta la FFT de la tensión entre fases y la THD correspondiente, en 4.12(b), 4.12(d) y 4.12(f) se presenta un acercamiento a los armónicos de mayor magnitud. 50

65 Cenidet Capítulo 4 Resultados de simulación y experimentales 12.52% a) b) 17.84% c) d) 17.84% e) f) Figura FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=1, a) Fase A, b) Acercamiento fase A, c) Fase B, d) Acercamiento fase B, e) Fase C, d) Acercamiento fase C. 51

66 Cenidet Capítulo 4 Resultados de simulación y experimentales 12.36% a) b) 14.80% c) d) 12.34% e) f) Figura FFT y THD de la tensión de salida entre fases del CMLIH con m=1, a) Fase A, b) Acercamiento fase A, c) Fase B, d) Acercamiento fase B, e) Fase C, d) Acercamiento fase C. 52

67 Cenidet Capítulo 4 Resultados de simulación y experimentales Resultados de implementación Los resultados obtenidos de la tensión de salida de fase a neutro con un índice de modulación de 1 se muestran en la figura 4.13(a), en la cual se observan los 7 niveles esperados. La figura 4.13(b) muestra la tensión de salida entre fases en la cual se obtienen 13 niveles al igual que en simulación. a) b) Figura Tensión de salida del CMLIH con m=1, a) Tensión fase neutro, b) Tensión entre fases. Los niveles de tensión de la figura 4.13 no están completamente balanceados, por lo tanto en la ecuación 4.3b se calcula el desbalance existente en el sistema, considerando que la menor tensión medida se presenta de la fase B a la fase C con 45.5V, mientras que de la fase A a la fase B se obtienen 48.2V y de la fase C a la fase A 48.3V. Según la NEMA MG-1 el desbalance máximo permitido en sistemas trifásicos es de 5%, con el resultado obtenido en la ecuación 4.3b se comprueba que el desbalance que presenta el CMLIH con índice de modulación de 1 es aceptable. (4.3b) En las figuras 4.14(a), 4.14(c), y 4.14(e) se presenta la FFT de las tensiones fase neutro, mientras que en las figuras 4.15(a), 4.15(c), y 4.15(e) se presenta la FFT de la tensión entre fases; para cada caso se realiza un acercamiento a los armónicos de mayor magnitud y se especifica el valor de THD calculada. Un punto importante para asegurar el funcionamiento del sistema es obtener el desfase de 120 entre fases. Para comprobar que existe el desfase necesario se uso la función de medición de diferencia de fases del osciloscopio. Las gráficas resultantes son las mostradas en la figura 4.16; la gráfica que corresponde al desfase de fase a neutro (desfase de la fase A a la fase B, de la fase B a la fase C y de la fase C a la fase A) es la figura 4.16(a), y la 53

68 Cenidet Capítulo 4 Resultados de simulación y experimentales figura 4.16(b) presenta la gráfica que corresponde al desfase entre fases (de AB a BC, de BC a CA y de CA a AB) % a) b) 18.71% c) d) 20.53% e) f) Figura FFT y THD de la tensión de fase a neutro del CMLIH con m=1, a y b) Fase A, c) Fase B, d) Fase C. 54

69 Cenidet Capítulo 4 Resultados de simulación y experimentales 10.78% a) b) 11.67% c) d) 11.67% e) f) Figura FFT y THD de la tensión entre fases del CMLIH con m=1, a) y b) Entre fases A y B, c) Entre fases B y C, d) Entre fases C y A. 55

70 Cenidet Capítulo 4 Resultados de simulación y experimentales a) b) Figura Desfases existentes con m=1, a) Desfase de fase a neutro, b) Desfase entre fases. En la tabla 4.1 se recopilan los datos obtenidos en simulación del voltaje de salida con diferentes índices de modulación (0.8 y 1) y la THD presente en cada caso. En la tabla 4.2 se recopilan los niveles de tensión de salida y THD del CMLIH obtenidos la implementación con índices de modulación de 0.8 y 1. Tabla 4.1. Niveles de tensión y THD del CMLIH simulado. Fase/Neutro Fase/Fases Tensión (Vrms) THD (%) m=0.8 m=1 m=0.8 m=1 A/N B/N C/N A/B B/C C/A Tabla 4.2. Niveles de tensión y THD del CMLIH implementado. Fase/Neutro Fase/Fase Tensión (Vrms) THD (%) m=0.8 m=1 m=0.8 m=1 A/N B/N C/N A/B B/C C/A

71 Capítulo 5 Conclusiones y trabajos futuros En este capítulo se recopilan los aspectos más importantes que se obtuvieron durante el desarrollo del presente trabajo de tesis. Se presentan las conclusiones elaboradas mediante la comparación de los resultados obtenidos, y se proponen algunos trabajos futuros para continuar con la investigación de los CMLIH. 5.1 Conclusiones Considerando que en la actualidad existe un gran interés y necesidad de desarrollar inversores que sean capaces de entregar un voltaje de salida entre fases balanceado con THD reducida, que garanticen a los sistemas una operación adecuada para evitar averías que pongan en riesgo la integridad humana, ambiental y económica, el desarrollo de esta investigación es de suma importancia ya que da a conocer los beneficios de una nueva configuración, que cumbre los aspectos mencionados anteriormente. El desarrollo de esta investigación se enfoca en reportar las características de operación, el funcionamiento, los resultados obtenidos y las conclusiones del CMLIH construido a baja potencia. El análisis realizado para seleccionar las técnicas de modulación del CMLIH concluye que el patrón de conmutación que controla la fase A, debe ser generado mediante la técnica de modulación de eliminación selectiva de armónicos, ya que presenta THD reducida y su complejidad es sencilla. Para las fases B y C se seleccionó la técnica PWM sinusoidal en su variante PD, debido a que posee como característica una modularidad sencilla, es fácil de implementar, la flexibilidad que tiene al aumentar el número de niveles es elevada y además presenta una THD reducida. Con los resultados obtenidos de simulación se concluyó que sí es posible realizar la hibridación del sistema; por lo tanto, al aplicar diferentes técnicas de modulación para el control de las fases del CMLIH se cumple con el objetivo general de este tema de tesis. En la implementación el CMLIH presenta un desbalance en los niveles de tensión medidos entre fases de 3.7% y 3.8% para índices de modulación de 0.8 y 1 respectivamente, mientras que el CMLIS con falla en una de sus celdas obtuvo un desbalance del 3.1% y 5.9% para los mismos índices de modulación. De acuerdo a la gráfica reportada en anexo D1, el desbalance de tensión permitido en sistemas trifásicos es del 5%, Por lo tanto, los valores de desbalance del CMLIH se encuentran dentro del valor establecidos a diferencia del CMLIS con falla, que con índice de modulación de 1 excede el valor de desbalance permitido. 57

72 Cenidet Capítulo 5 Conclusiones y trabajos futuros La tensión de salida medida entre las fases moduladas con distintas técnicas de modulación, presenta una combinación del contenido armónico presente en cada una de las fases medidas a neutro, trayendo como consecuencia una THD mayor que la calculada entre las fases que son moduladas mediante la misma técnica de modulación. Uno de los objetivos particulares de este tema de tesis es conseguir una THD reducida en comparación con un CMLIS con falla en una de sus celdas. En la figura 5.1(a) se presentan los valores de THD obtenidos en la implementación del CMLIH y en la figura 5.1(b) se presentan los valores de THD del CMLIS con falla en una de sus celdas (ambos implementados con las mismas condiciones de operación). a) b) Figura 5.1. THD obtenida, a) CMLIH, b) CMLIS con falla en una celda. En la figura 5.1 se observa que la THD mínima se obtiene en el CMLIH con índice de modulación de 1, presentando una variación entre fases de 0.89%; sin embargo, con un índice de modulación de 0.8 este inversor presenta la mayor THD en comparación con los resultados reportados en la misma figura, presentando una variación entre fases de 2.83%. La norma mexicana L es una variante de la norma americana IEEE519, en la cual se establece que la THD permitida en sistemas trifásicos para tensiones menores a 1KV es de 8% [42], mientras que la IEEE519 marca un 5% para tensiones menores a 69KV [43] (anexo E). Con estos datos se observa que la THD obtenida en el CMLIH implementado en la plataforma experimental de baja potencia (15 V de CD en cada una de las celdas) se encuentra fuera de los valores sugeridos. Sin embargo, en la literatura se encuentra un amplio estudio de inversores multinivel, en los cuales se realiza un esfuerzo constante por reducir los valores de THD en la 58

73 Cenidet Capítulo 5 Conclusiones y trabajos futuros tensión de salida de los inversores; por lo tanto este trabajo de tesis se compara de manera general, con los resultados reportados en [27] y [28] recopilados en la tabla 4.3. Analizando los datos de la tabla 4.3 se observa que con índice de modulación de 0.8 [27] obtiene menores THD en comparación con el CMLIH, mientras que [28] presenta mayor THD con ambos índices de modulación. Tabla 5.1. Comparación de THD entre el CMLIH y trabajos realizados en CENIDET. THD entre fases (%) m=0.8 m=1 [27] [28] IMCH Con lo expuesto anteriormente quedan cubiertos los objetivos de este tema de tesis, quedando así, concluida la investigación de manera satisfactoria. 5.2 Trabajos futuros Este trabajo de tesis finaliza con la construcción y análisis de resultados del CMLIH de baja potencia, sin embargo se considera que para explotar este tema de investigación es necesario realizar los siguientes trabajos futuros. Una vez comprobado en baja tensión que la hibridación del sistema presenta óptimos resultados, se recomienda crecer en potencia a niveles industriales el CMLIH con la finalidad de verificar su operación. Se recomienda desarrollar un CMLIH con filtro de salida y comparar los resultados obtenidos con los reportados en esta investigación. Se sugiere completar el esquema de sensado y diagnóstico de falla, para hacer de la configuración del CMLIH una solución al desbalance de tensión de un CMLIS ocasionado por una falla en una de sus celdas. Se recomienda probar una alternativa diferente de modulación para la etapa de control, con el fin de que el cambio de índice de modulación, el desfasamiento, la frecuencia de la portadora y la moduladora, se varié de manera automática, sin necesidad de programar una memoria cada vez que se realiza un cambio en alguno de los parámetros mencionados. 59

74 Cenidet Referencias Referencias [1] J. A. Alquicira, "Diagnóstico de fallas en un inversor a partir de los tiempos de conmutación en los dispositivos semiconductores," Tesis de doctorado, cenidet, Diciembre [2] M. A. R. Blanco, "Desarrollo e implementacion de un sistema de inversor motor tolerante a fallas basado en la medición dela señal de compuerta del IGBT ", Tesis de maestría, cenidet, Junio [3] F. Z. P. Leon M. Tolbert, and Thomas G. Habetler, "Multilevel converters for large electric drives," Industry Applications, IEEE Transactions on, vol. 35, pp , [4] W. M. a. D. J. A. Fang Zheng Peng, "A power line conditioner using cascade multilevel inverters for distribution systems," Industry Applications, IEEE Transactions on, vol. 34, pp , [5] F. Z. P. Jih-Sheng Lai, "Multilevel converters-a new breed of power converters," Industry Applications, IEEE Transactions on, vol. 32, pp , [6] G. S. Rodríguez, "Compensación de potencia reactiva en sistemas eléctricos de potencia," Tesis de doctorado, Universidad Nacional Autonoma de México, [7] J. J. V. Kumar Chinnaiyan, J. Karpagam, T Suresh, "Control techniques for multilevel voltage source inverters," in Power Engineering Conference, IPEC International, 2007, pp [8] W. S. J. Sandoval, V. Cardozo, J. Duarte y F. Fernández, "Desarrollo de un inversor monofásico didáctico," Universidad Pedagógica y Tecnológica de Colombia, [9] L. G. Franquelo, et al., "The age of multilevel converters arrives," Industrial Electronics Magazine, IEEE, vol. 2, pp , [10] J.-S. L. a. F. Z. P. José Rodriguez, "Multilevel inverters: a survey of topologies, controls, and applications," Industrial Electronics, IEEE Transactions on, vol. 49, pp , [11] F. S. Panagiotis Panagis, Pantelis Marabeas and Stefanos Manias, "Comparison of state of the art multilevel inverters," in Power Electronics Specialists Conference, PESC IEEE, 2008, pp [12] N. V. C. V. Méndez, "Análisis y simulación de un compensador serie para regulación de voltaje basado en inversor multinivel de diodo anclado," Tesis de maestria, Centro de investigación y estudios avanzados del IPN unidad Guadalajara, Enero [13] L. H. Alian Chen, Lifeng Chen, Yan Deng, Xiangning He, "A multilevel converter topology with fault-tolerant ability," IEEE Transactions on Power Electronics, vol. 20, pp , March [14] B. F. a. J. P. Hautier, "Design of a fault tolerant control system for a NPC multilevel inverter," in Industrial Electronics, ISIE Proceedings of the 2002 IEEE International Symposium on, 2002, pp vol.4. [15] K. A. C. a. Y. L. Xiaomin Kou, "A unique fault-tolerant design for flying capacitor multilevel inverter," Power Electronics, IEEE Transactions on, vol. 19, pp , [16] F. Z. P. Leon M. Tolbert, "Multilevel converters as a utility interface for renewable energy systems," in Power Engineering Society Summer Meeting, IEEE, 2000, pp vol. 2. [17] L. G. F. Juan Manuel Carrasco, Jan T. Bialasiewicz, Eduardo Galvan, Ramon C. Portillo Guisado,, "Power-Electronic Systems for the Grid Integration of Renewable Energy Sources: A Survey," Industrial Electronics, IEEE Transactions on, vol. 53, pp , [18] A. A. B. SCHUWIRTH, "Diseño y construcción de un inversor trifásico multinivel de cuatro etapas para compensación de armónica y de reactivos," Tesis de Ingenieria, Pontificia universidad catolica de chile,

75 Cenidet Referencias [19] B. W. Sanmin Wei, Fahai Li and Xudong Sun, "Control method for cascaded H-bridge multilevel inverter with faulty power cells," in Applied Power Electronics Conference and Exposition, APEC '03. Eighteenth Annual IEEE, 2003, pp vol.1. [20] B. W. Sanmin Wei, S. Rizzo, N. Zargari, "Comparison of control schemes for multilevel inverter with faulty cells," in Industrial Electronics Society, IECON th Annual Conference of IEEE, 2004, pp Vol. 2. [21] S. K. a. L. M. Tolbert, "Fault Diagnosis System for a Multilevel Inverter Using a Principal Component Neural Network," in Power Electronics Specialists Conference, PESC '06. 37th IEEE, 2006, pp [22] T. L. D. Grahame Holmes, Pulse Width Modulation for Power Converters. Canada: Wiley- Interscience, [23] S. G. G. Carrara, M. Marchesoni, R. Salutari, G. Sciutto, "A new multilevel PWM method: a theoretical analysis," in Power Electronics Specialists Conference, PESC '90 Record., 21st Annual IEEE, 1990, pp [24] M. S. A. D. a. V. G. Agelidis, "Selective Harmonic Elimination PWM Control for Cascaded Multilevel Voltage Source Converters: A Generalized Formula," Power Electronics, IEEE Transactions on, vol. 23, pp , [25] E. B. Bárcenas, "Análisis y desarrollo de un inversor multinivel," Tesis de Maestría, cenidet, Diciembre [26] C. A. S. Sánchez, "Estrategia PWM implementada en un FPGA para aplicación en inversores multinivel," Tesis de maestría, cenidet, Abril [27] D. D. M. Villagarcía, "Análisis de un Convertidor Multinivel en Cascada con Tolerancia a Fallas en los Interruptores Empleando la Técnica IPDWM," Tesis de maestría, cenidet, Diciembre [28] J. A. E. García, "Modulador PWM en FPGA para un Inversor Multinivel en Cascada," Tesis de maestría, cenidet, Octubre [29] R. A. V. Méndez, "Convertidor Multinivel en Cascada con Emulación de Fallas en Circuito Abierto en los Interruptores," Tesis de maestría, cenidet, Enero [30] R. S. G. Tapia, "Convertidor inversor multinivel de nueve niveles," Universidad la salle, Cuernavaca morelos2007. [31] I. T. Akira Nabae, Hirofumi Akagi, "A New Neutral-Point-Clamped PWM Inverter," Industry Applications, IEEE Transactions on, vol. IA-17, pp , [32] H. F. T. A. Meynard, "Multi-level conversion: high voltage choppers and voltage-source inverters," in Power Electronics Specialists Conference, PESC '92 Record., 23rd Annual IEEE, 1992, pp vol.1. [33] S. a. Schuster, Análisis de Fourier vol. 1. Nueva York EUA, [34] S. A. G. a. M. I. V. Santiago A. Verne, "Modulacion Vectorial de Inversores Multinivel con Diodos de Enclavamiento con Balance en el Bus de Continua," Revista Iberoamericana de Automatizacion e Informatica Industrial, vol. 6, pp , Abril [35] D. G. H. a. T. A. Lipo, Pulse width modulation for power converter (principles and practice). Estados Unidos de America, [36] R. L. N. a. U. K. R. Y, "A novel technique for control of cascaded multilevel inverter for photovoltaic power supplies," in Power Electronics and Applications, 2005 European Conference on, 2005, pp. 9 pp.-p.9. [37] D. G. H. a. T. A. L. Poh Chiang Loh, "Implementation and control of distributed PWM cascaded multilevel inverters with minimal harmonic distortion and common-mode voltage," Power Electronics, IEEE Transactions on, vol. 20, pp , January [38] H. d. d. d. m. l298n, " ST. 61

76 Cenidet Referencias [39] Pavia, "Construcción de un inversor multinivel en cascada," Electrónica, Tecnológico de Cuautla, [40] T. R. Eugenio, "Distorcion Armónica," Programa de ahorro de energía, vol. 1, p. 31, [41] P. G. a. C. Electronic, "Voltage Unbalance and Motors," octubre [42] E. P. C. L , "Perturbaciones permisibles en las Formas de Onda de Tensión y de Corriente del Suministro de Energía Eléctrica," Comisión Federal de Electricidad, p. 6, Enero [43] I. S , " IEEE Recommended Practices and Requirements for Harmonic Control in Electrical Power Systems." 62

77 ANEXOS A. Anexo A El módulo implementado en la construcción de la plataforma de prueba es el L298N e internamente integra dos inversores puente completo alimentados con la misma fuente de voltaje, el diagrama interno se presenta en la figura A1. Figura A1. Diagrama interno del módulo L298N. 63

78 GND Cenidet Anexos B. Anexo B Para realizar la simulación del patrón de conmutación en el software Matlab/Simulink se utilizaron los siguientes bloques: Bloque Moduladora a0 To Workspace 3600 frec portadora Descripción Sine Wave: genera una onda sinusoidal (moduladora) To Workspace: guarda los datos de la simulación en una matriz en el espacio de trabajo de Matlab, para ser manipulados y convertidos a hexadecimal. Portadoras y Moduladora Constant: establece un valor constante (frecuencia de la portadora). Portadoras y Moduladora Portadoras y Moduladora 12 :34 Portadoras y Moduladora Digital Clock Portadoras y Moduladora Digital Clock: especifica el tiempo de simulación. Add: conforman la etapa de comparación frec portadora To Workspace 1 OR a0 a2 To Workspace To Workspace 2 a1 a3 To Workspace 3 To Workspace 1 Moduladora a2 a4 PWMs To Workspace 4 To Workspace 2 a5 (( )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi ))) a3 To Workspace 5 To Portadora Workspace _6 3 Saturation: conforman la etapa de comparación. a0 a0 To Workspace To Workspace a0 Sign: conforman la etapa de comparación. a1 a1 To Workspace PWMs To Workspace 1 a0 Logical operator: Realiza a1 la operación lógica or. To Workspace a2 To Workspace 1 a1 To Workspace 2 a2 To Workspace 1 Scope: nos muestra en pantalla el resultado a3 de la simulación. To Workspace 2 a2 Portadoras y Moduladora To Workspace 3 To Workspace 2 a3 a3 To Workspace 3 a4 FCN: es un bloque en donde se puede introducir cualquier función. En To Workspace 3 PWMs este caso la función característica To Workspace de una señal 4 triangular (portadora). a4 PWMs To Workspace 4 a5 a4 To Workspace a1 (( )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi ))) To Workspace 4 To Workspace 5 To Workspace 1 Para llevar a a4cabo la construcción de la placa a5del modulador se uso el mismo circuito a2 PWMs Portadora _5 a5 To Workspace 5 electrónico para To Workspace las tres 4 fases (A, B y C), el cual se muestra en la figura B1. To Workspace 2 To Workspace 5 a3 (( )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi ))) a5 To Workspace 3 a0 12 :34 Digital Clock PWM 2 1 To Workspace 5 Portadora _ PWM 10 CLK Q0 (( )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi ))) Q1 Q2 Q3 Q4 Portadora _3 Q5 Q6 Q7 (( )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi ))) Q8 Q9 Q10 11 MR Q11 Portadora _ VDD=VCC ALIMENTACION VSS=GND (( )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi VCC ))) R=4.7K TBLOCK-M2 TBLOCK-M2 RESISTENCIA 4.7K Portadora _1 TBLOCK-M2 PWM SWICH TBLOCK-M2 SWITCH C256N A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 CE OE VPP 27C256 D0 D1 D2 D3 D4 D5 D6 D7 PWMs U1:A LS14 a4 74LS241N To Workspace 2 4 1A0 1Y0 4 1A1 1Y1 6 a51a2 1Y2 8 1A3 1Y3 To 11 Workspace 2A0 5 2Y0 13 2A1 2Y1 15 2A2 2Y2 17 2A3 2Y3 1 1OE 19 2OE 74LS241 U1:B LS sa1 1 sa2 2 sa sa4 sa5 sa6 sa7 sa8 SALIDAS SIL Figura B1. Diagrama electrónico del modulador. 64

79 Cenidet Anexos C. Anexo C Los resultados obtenidos en la implementación del CMLIS con falla en una celda se realizaron bajo las siguientes características: frecuencia de portadora=3600hz, carga resistiva=81ω, frecuencia de la moduladora =60Hz, número de celdas por fase=3, tensión de alimentación en cada celda= 15, índice de modulación en amplitud (m) de 0.8 y 1. Celda 1 FASE A FASE B FASE C Celda 1 Celda 1 S 1 S 2 V CD + - S 1 S 2 V CD + - S 1 S 2 V CD + - S 1 S 2 S 1 S 2 S 1 S 2 Celda 2 Celda 2 Celda 2 S 3 S 4 V CD + - S 3 S 4 V CD + - S 3 S 4 V CD + - S 3 S 4 S 3 S 4 S 3 S 4 Celda 3 Celda 3 Celda 3 V CD S S 6 V CD S S 6 V CD S S 6 S 6 S 5 S 5 S 5 S 6 S 6 NEUTRO Figura C1. Plataforma de simulación del CMLIS con falla en una de sus celdas. En la figura C2(a) se presenta la forma de onda de tensión de salida fase neutro del CMLIS con falla en una celda, obtenida en la implementación con un índice de modulación igual a 0.8. En la figura C2(b) se presenta la gráfica de tensión entre fases. a) b) Figura C2. Tensión de salida del CMLIS con m=0.8, a) Tensión fase neutro, b) Tensión entre fases. 65

80 Cenidet Anexos En la figura C3 se presenta la FFT de la tensión de fase a neutro y la THD correspondiente a cada caso. En la figura C4 se muestran la FFT y la THD de la tensión entre fases % a) 22.11% % c) d) Figura C3. FFT y THD de la tensión de fase a neutro con m=0.8, a) Fase A, b) Fase B, c) Fase C % a) 66

81 Cenidet Anexos 12.08% 12.68% c) d) Figura C4. FFT y THD de la tensión de salida entre fases con m=0.8, a) y b) Entre fases A y B, c) Entre fases B y C, d) Entre fases C y A. En la figura C5(a) se muestra el desfase existente de fase a neutro mientras que en la figura C5(b) se presenta el desfase existente entre fases. a) b) Figura C5. Medición de desfase entre las señales de tensión de salida, a) Desfase fase neutro, b) Desfase entre fase. En la figura C6(a) se presenta la forma de onda de tensión de salida fase neutro del CMLIS obtenida en la implementación con un índice de modulación de 1, al mismo tiempo que se presenta la tensión medida entre fases (C6(b)). En las figuras C7 y C8 se presenta la FFT de fase a neutro y entre fases respectivamente indicando su THD correspondiente. 67

82 Cenidet Anexos a) b) Figura C6. Tensión de salida del CMLIS con m=1, a) Tensión fase neutro, b) Tensión entre fases % a) 16.75% 16.91% c) d) Figura C7. FFT y THD de la tensión de fase a neutro con m=1, a) Fase A, b) Fase B, c) Fase C. 68

83 Cenidet Anexos 12.13% a) 10.03% 12.39% c) d) Figura C8. FFT y THD de la tensión de salida entre fases con m=1, a) y b) Entre fases A y B, c) Entre fases B y C, d) Entre fases C y A. Para comprobar que existe un desfase de 120 entre cada una de las fases se muestran las gráficas de la figura C9. a) b) Figura C9. Medición de desfase entre las señales de tensión de salida, a) Desfase fase neutro, b) Desfase entre fase. 69

84 Cenidet Anexos Finalmente en la tabla C1 se recopilan los datos obtenidos en la implementación del CMLIS con falla en una de sus celdas de una de sus fases. Tabla C1. Niveles de tensión y THD del CMLIS implementado. Fase/Neutro Fase/Fases Tensión (Vrms) THD (%) m=0.8 m=1 m=0.8 m=1 A/N B/N C/N A/B B/C C/A

85 Cenidet Anexos D. Anexo D La forma de conectar el patrón de conmutación con cada uno de los DSEP de la fase A, es la mostrada en la figura D1. Figura D1. Conexión del patrón de conmutación con la fase A. La asignación del patrón de conmutación para la fase B y C es la mostrada en la figura D2: 1 Célula 1 A S1 S VCD + - S1 S Célula 2 S3 S4 0 VCD + - S3 S Célula S5 S6 VCD + - N Tiempo (s) Time Figura D2. Conexión del patrón de conmutación con la fase B y C respectivamente. S5 S6 En la figura D3 se muestra la manera de conectar el patrón de conmutación generado mediante la comparación de las señales portadoras con la señal moduladora. Figura D3. Conexión del patrón de conmutación con la etapa de potencia. 71