INTRODUCCIÓN. Interrupciones.

Documentos relacionados
Ensamblador. Interrupciones. Dentro de una computadora existen dos clases de interrupciones:

INTERRUPCIONES. Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset 32 F0 50 8A

INTERRUPCIONES. La comunicación asíncrona de los sistemas periféricos con la CPU, en ambos sentidos, se puede establecer de dos maneras fundamentales:

6-REGISTROS DEL 8086 Y DEL 80286

Una computadora de cualquier forma que se vea tiene dos tipos de componentes: El Hardware y el Software.

Control y temporización Comunicación con la CPU Comunicación con el dispositivo externo Almacén temporal de datos Detección de errores

Capítulo 1 Introducción a la Computación

Señal de petición de Interrupción

Buses y Periféricos 2006/2007 Práctica 3. Ensamblador

Unidad 1: Conceptos generales de Sistemas Operativos.

TEMA III - Interrupciones en Sistemas en Tiempo Real

PRACTICA #1. Aprender a programar una interrupción software empleando C y/o Ensamblador.

Mod. I, Unid. 1, Obj. 1 CRITERIO DE DOMINIO 1/1

Posibilidad de varios periféricos operando mediante interrupciones.

Contenido. Sistemas de Entrada/Salida. Categorias de los Dispositivos de Entrada/Salida. Categorias de los Dispositivos de Entrada/Salida

2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 5 ENTRADA/SALIDA. JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ Tema 5.

Desde el punto de vista físico en un ordenador se pueden distinguir los siguientes elementos:

1. Definición de puerto 2. Sockets 3. Conceptos cliente/servidor 4. Definición de Stream 5. Concurrencia, multiprogramación y multitarea 6.

TEMPORIZADORES Y CONTADORES

Entrada/Salida. Polling e Interrupciones. Verano de Mariano Moscato. Organización del Computador 1

Análisis general de un Microprocesador

Qué es un Microcontrolador?

Introducción a la Entrada/Salida

II UNIDAD. Componentes Físicos y Lógicos de un Computador

Modos de ahorro de energía a en los chips CMOS

I NTRODUCCIÓN 1. ORDENADOR E INFORMÁTICA

Telnet Comunicaciones 1. Luis Alfredo da Silva Gregori Gonzalez Rhamin Elrhouate July 2014

En el presente capítulo se describe la programación del instrumento virtual y cómo

La memoria principal. Los subsistemas de E/S. Los buses del sistema

V i s i t a V i r t u a l e n e l H o s p i t a l

La arquitectura del 8086/8088

El Computador. Software

Memoria La memoria es la parte del ordenador en la que se guardan o almacenan los programas (las instrucciones y los datos).

Sistema de proceso por lotes: esquema operativo

ACTIVIDADES TEMA 1. EL LENGUAJE DE LOS ORDENADORES. 4º E.S.O- SOLUCIONES.

Información sobre la configuración de una aplicación para transmitir datos ASCII por puerto serie, con pantallas terminales Magelis.

7. Manejo de Archivos en C.

USB (Universal Serial Bus)

Tema N 2.- Tiempo de respuesta de un PLC

MANUAL TERMINALES X300 Manual Soporte Técnico.

Estructura de Computadores

BLOQUE 3. Enrique Mandado Pérez María José Moure Rodríguez. Microcontroladores

Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS

Componentes y Ensamble, Componentes Básicos.

Tema 4: Las interrupciones y la ROM-BIOS

TEMA7. SISTEMAS SECUENCIALES

TEMA 5: EL TELNET SERVICIOS DE COMUNICACIONES

Control Digital en PC con MS-DOS

Anexo B. Comunicaciones entre mc y PC

Pipelining o Segmentación de Instrucciones

Tutorial y descripción técnica de TCP/IP

Control Teaching de un Brazo Robot de Cinco Grados de Libertad

Tema 1 Introducción. Arquitectura básica y Sistemas Operativos. Fundamentos de Informática

Universidad Central de Bayamón Colegio de Desarrollo Empresarial y Tecnología

Hilos, comunicación y competencia entre procesos. Dr. Alonso Ramírez Manzanares 2-Sep-2010

TEMA 4. Unidades Funcionales del Computador

Arquitectura basica de un computador

Contenido TEMA 2 ENTRADA / SALIDA. Interfaz HW: buses del sistema. Interfaz HW de E/S

Intérprete entre el Operador y el Ordenador. En otras palabras, el sistema

Creado dentro de la línea de sistemas operativos producida por Microsoft Corporation.

502 A I.S.C. JOSE BARDO MORENO MACHADO ENRIQUE EDUARDO MORAN PRADO EDILBERTO RASCON HERNANDEZ

TEMA 3. EL PROCESO DE COMPILACIÓN, DEL CÓDIGO FUENTE AL CÓDIGO MÁQUINA

Tema 2. Software. Informática (1º Ingeniería Civil)

Arquitectura intel Preámbulo de OSO para alumnos formados en el procesador MIPS. Asignatura Sistemas Operativos Murcia abril de 2005

Intérprete entre el Operador y el Ordenador.

Especificaciones: las pruebas se realizaron con una LAN a través de un switch desde donde se conectó la PC y el dispositivo.

UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3

Tema 2: Implementación del núcleo de un Sistema Operativo

Organización del Computador 1 Entradas / Salidas

REGISTROS DE DESPLAZAMIENTO


Interrupciones por hardware Interrupciones por so?ware

Curso básico de computación para principiantes

ESPAÑOL. Características de VideoCAM GE111. Instalación de VideoCAM GE Botón de disparo 2 Indicador LED 3 Objetivo

SISTEMA InfoSGA Manual de Actualización Mensajeros Radio Worldwide C.A Código Postal 1060

ARQUITECTURA DEL MICROPROCESADOR 8086

Guía de estudio para examen de recuperación tecnología I

Tema 4. Gestión de entrada/salida

ZILOG DEVELOPER STUDIO

Práctica 2: Operaciones Binarias

SOLUCION EXAMEN junio 2006

2 Sea una unidad de disco duro de brazo móvil con las siguientes características:

Prácticas de Redes de Comunicación Industriales

ENTRADA/SALIDA. Conectar con el mundo real CPU. Arquitectura de Ordenadores. Entrada/Salida. Arquitectura de Ordenadores. Entrada/Salida MEMORIA

UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA Diseño con Microcontroladores

PROCEDIMIENTO DE ENLACE TCPIP

TEMA 1. CONCEPTO DE ORDENADOR: ESTRUCTURA Y FUNCIONAMIENTO

R E S P. Versión 7.3

Manual de Ayuda, Ultraportátil Acer Aspire One D255812/8882

... partes internas del computador!...

Determinación del nivel de influencia

5. SECCIÓN DEL MICROCONTROLADOR (PROGRAMACIÓN)

Universidad Nacional de Ingeniería Arquitectura de Maquinas I. Unidad II: Arquitectura y Programacion de un Microprocesador (80X86)

Matemática de redes Representación binaria de datos Bits y bytes

HARDWARE DE UN ORDENADOR. Elementos básicos

Arquitectura de Computadores

Configuración de móviles Vodafone utilizando códigos cortos

Departamento de Sistemas e Informática

Instrucciones de Comunicaciones

Transcripción:

Interrupciones. INTRODUCCIÓN Una interrupción es la ocurrencia de un evento o condición la cuál causa una suspensión temporal del programa mientras la condición es atendida por otro subprograma. Una interrupción dá la apariencia de que un sistema realiza varias tareas simultáneamente, pero la CPU sólo puede ejecutar una instrucción cada ciclo de máquina. El proceso anterior se conoce como SUBRUTINA. La diferencia de un sistema con interrupciones es que la interrupción no se genera con una instrucción CALL, sino en respuesta a una llamada generada por HARDWARE o por SOFTWARE. El programa que se ejecuta cuando se genera una interrupción se llama: RUTINA DE ATENCIÓN A INTERRUPCIÓN (ISR).

Interrupciones. INTRODUCCIÓN Cuando se genera una interrupción el programa principal se detiene y salta a atender la llamada a interrupción (subrutina). La ISR se ejecuta y termina (regresa al programa principal) con una instrucción de retorno de interrupción IRET, entonces, el programa principal continua desde donde ocurrió la interrupción.

Interrupciones. FUNCIONAMIENTO DE INTERRUPCIONES Cuando se genera una interrupción el CPU termina de ejecutar la instrucción en curso y evalúa cual fue la fuente de interrupción como sigue: Respalda el contenido de registro PSW en la pila (especialmente IF e IT). Se desactivan las banderas IF e IT. Se respalda el contenido de CS e IP en la pila. Se recupera el contenido del vector de interrupción correspondiente y se coloca en IP y CS de modo que la siguiente instrucción se ejecute en la ISR direccionada por el vector.

Interrupciones. FUNCIONAMIENTO DE INTERRUPCIONES El procesador 8086 cuenta con cinco fuentes de interrupción: Interrupción Tipo Descripción INT #n Software Es una instrucción INTR Hardware Int. Ext. Mascarable NMI Hardware Int. Ext. no Mascarable Interna Software Condiciones internas de error RESET Hardware Señal de inicio del sistema

Interrupciones. FUNCIONAMIENTO DE INTERRUPCIONES La interrupción por RESET tiene la mas alta prioridad y es usada para reiniciar o restaurar el sistema. La secuencia de prioridad de alta a baja en las interrupciones es: RESET Error de división INT #n INTO NMI INTR

Interrupciones. VECTORES DE INTERRUPCIÓN Un vector de interrupción es un numero de 4 bytes almacenado en el 1 er 1K Byte de la memoria (00000H 003FFH) el cual define la tabla de vectores de interrupción, con un total de 256 interrupciones. Cada vector contiene la dirección de un procedimiento ISR. Los primeros dos Bytes contienen a IP y los dos últimos contienen a CS donde se encuentra el código a ejecutar debido a la interrupción.

Interrupciones. TABLA DE VECTORES DE INTERRUPCIÓN

Interrupciones. TABLA DE VECTORES DE INTERRUPCIÓN

INSTRUCCIONES DE INTERRUPCIÓN Los microprocesadores 8086 80486 tienen tres diferentes instrucciones de interrupción: INTO. Esta instrucción de interrupción por sobreflujo es una interrupción condicional de software que evalua la banfera OF. Si OF = 0 la instrucción INTO no se ejecuta, pero si la bandera OF = 1, entonces se ejecuta la interrupción del vector Tipo 4, es decir, la instrucción INTO llama al procedimiento ISR cuya dirección esta almacenada en el vector de interrupción Tipo 4 (dirección 00010H).

INSTRUCCIONES DE INTERRUPCIÓN Los microprocesadores 8086 80486 tienen tres diferentes instrucciones de interrupción: INT 3. Esta instrucción es un caso particular de la instrucción INTn, ya que sólo se genera un byte de código, el cual sirve para generar puntos de ruptura en el flujo del programa para la depuración de estos.

INSTRUCCIONES DE INTERRUPCIÓN Los microprocesadores 8086 80486 tienen tres diferentes instrucciones de interrupción: INT n. Esta instrucción llama al procedimiento de servicio de interrupción ISR que comienza en la dirección representada por el vector número n. Para determinar la dirección del vector de interrupción donde se tienen los valores de [CS : IP] de la ISR, se multiplica el número del vector n por 4. Con ello se tiene la dirección inicial del vector de 4 bytes de longitud. Existen 256 instrucciones para interrupción INT n por software. Cada una de estas genera 2 bytes de código. El primero contiene el código de operación y el segundo el valor del vector n.

INSTRUCCIONES DE INTERRUPCIÓN FUNCIONES DEL DOS PARA INTERRUPCIONES (INT 21H) El programa maestro que controla todo el sistema de E/S y las funciones internas de una PC es llamado sistema operativo. El DOS (Disk Operating System) contiene varias rutinas en software que pueden ser usadas por el programador. El Dos usa varias funciones de interrupción Tipo INT n. Estas funciones van desde INT 00H hasta INT 27H las cuales interaccionan con dispositivos como discos, video, E/S y funciones del sistema. La INT 21H es usada para procesar acciones diversas las cuales deben estar contenidas en el registro AH (código de acción) antes de ejecutar la interrupción del DOS.

INSTRUCCIONES DE INTERRUPCIÓN FUNCIONES DEL DOS PARA INTERRUPCIONES (INT 21H) Dentro de las funciones de la INT 21H se encuentran las siguientes: Acción Descripción Características 00H Terminar programa Termina el programa y retorna el control al DOS 01H Leer teclado con ECO AL = ascii; Pantalla = ECO 02H Desplegar carácter DL = ascii 03H Leer puerto serial COM1 AL = ascii 04H Escribir puerto serial COM1 DL = ascii

INSTRUCCIONES DE INTERRUPCIÓN FUNCIONES DEL DOS PARA INTERRUPCIONES (INT 21H) Dentro de las funciones de la INT 21H se encuentran las siguientes: Acción Descripción Características 05H Escribir puerto paralelo LPT1 DL = ascii 08H Leer teclado sin ECO AL = ascii 09H 25H 2AH Mostrar cadena de caracteres Almacenamiento del vector de interrupción Leer fecha de sistema DS:DX dir de cadena; fin de cadena = $ (24H) AL = # interruptor; DS:DX = dirección de ISR CX=año; DH=mes; DL= día del mes; AL= dia semana

INSTRUCCIONES DE INTERRUPCIÓN FUNCIONES DEL DOS PARA INTERRUPCIONES (INT 21H) Dentro de las funciones de la INT 21H se encuentran las siguientes: Acción Descripción Características 2BH 2CH 2DH 30H Establece tiempo de sistema Leer tiempo de sistema Establecer tiempo de sistema Leer versión de DOS CX = año; DH = mes DL = día del mes CH=horas; CL=minutos; DH=seg; DL=centecimas /seg CH=horas; CL=minutos; DH=seg; DL=centecimas /seg AH = fracción AL = enteros 4CH Terminar proceso Regresa el control al DOS

INSTRUCCIONES DE INTERRUPCIÓN FUNCIONES DEL BIOS PARA INTERRUPCIONES Las ISR s del BIOS (Basic Input Output System) se almacenan en memoria ROM, estas funciones controlan directamente los periféricos de E/S con o sin DOS cargado en un sistema. INT 10H (Servicios de video). Esta interrupción controla directamente la pantalla de video de un sistema. La instrucción INT 10H utiliza al registro AH para seleccionar el servicio de video peroporcionado por la interrupción.

INSTRUCCIONES DE INTERRUPCIÓN FUNCIONES DEL BIOS PARA INTERRUPCIONES Las ISR s del BIOS (Basic Input Output System) se almacenan en memoria ROM, estas funciones controlan directamente los periféricos de E/S con o sin DOS cargado en un sistema. Acción Descripción Características 01H 02H 03H 10H Tipo de cursor Selección de posición de cursor Leer posición de cursor Establecer monitor VGA CH = número de línea inicial CL = número de línea final BH=número de pagina; CH=renglón; CL=columna BH=número de pagina; DH=renglón; DL=columna; Cx = tamaño del cursor AL=10H; BX=color (0-255) CH=verde; CL=azul; DH=rojo

INTERRUPCIONES POR HARDWARE Las interrupciones por hardware se detectan a través de dos terminales del procesador, la interrupción no mascarable NMI y la interrupción mascarable INTR. Siempre que se activa la terminal NMI ocurre una interrupción Tipo 2. Cuando se activa la terminal INTR se debe codificar externamente para seleccionar el vector de interrupción. La señal INTA es una salida que se utiliza en respuesta a la señal INTR para obtener el numero de vector.

INTERRUPCIONES POR HARDWARE Las interrupciones no mascarable NMI y mascarable INTR son entradas disparadas por flanco positivo (flanco de subida). Para que se reconozca el flanco positivo la terminal NMI debe permanecer en un nivel bajo (0 lógico) almenos durante dos periódos de reloj. Para que se reconozca el flanco positivo en la terminal INTR la bandera IF debe estar activada. Una vez que ha sido reconocida la interrupción INTR se debe desactivar la bandera IF (CLI). En este instante la CPU retorna una señal de reconocimiento através de la terminal INTA.

INTERRUPCIONES POR HARDWARE La señal de reconocimiento causará que el dispositivo que interrumpe envíe a la CPU através del bus de datos (d 0 -d 7 ) la información del tipo de interrupción para generar el vector de interrupción. En este momento la secuencia de interrupción es generada y se atiende la ISR hasta regresar con la instrucción IRET.

INTERRUPCIONES POR HARDWARE

INTERRUPCIONES POR HARDWARE