Miércoles 14 de Marzo 10:00 am - 11:30 am Conferencia 1 Giselle Roessens "The Seventh Framework Program: R+D in Europe" sesion 1a 11:30am - 11:55am 11:55am - 12:20pm 12:20pm - 12:45pm 02:00pm - 02:25pm 02:25pm - 02:50pm 02:50pm - 02:55pm 02:55pm - 03:00pm Modelagem Funcional e Com Precisão de Ciclos do Processador NIOS 2 Guilherme Quentel Melo A TLM-Based Network-On-CHIP Performance Evaluation Framework Johanna Sepúlveda Design and Performance Evaluation of a Cache Consistent NOC-Based MP-SOC Gustavo Girão Performance Evaluation In Communication Design Exploration for SOC Design S. Eslava ToPSeC - Um processador com suporte a mudança de topologia e primirivas de segurança Bruno Moreira Cestari Embedded Parallel Software Framework For On-Chip Distributed Parallel Computing Jaume Joven Murillo Implementación de un Formato Eficiente Para Compresión de Imágenes y Video Mediante la Transformada Wavelet En FPGA Gonzalo Cucho Padín sesion 1b 11:30am - 11:55am 11:55am - 12:20pm 02:30pm - 02:35pm 02:35pm - 02:40pm Fácil Estimación de la No-Linealidad Integral de un Convertidor A/D Usando Técnicas Espectrales E. J. Peralías Design of a 10-Bit 200MS/S Current-Steering DAC in 0.13um CMOS Tecnology J.F. Fernández-Bootello A Low-Complexity Data Weighted Averaging (DWA) Algorithm Implementation Ramón López-Holloway DA Converter Based on a Charge Pump Concept Pablo Petrashin sesion 1c 11:30am - 11:55am 11:55am - 12:20pm An RF-CMOS LNA and MIXER MERGED DESIGN STRATEGY Armando Ayala Pabón Diseño de un "Upconversion Mixer" de Bajo Consumo en Tecnología CMOS Linder Reyes
12:20pm - 12:45pm Sistema Remoto de Adquisición para el Control del Ruido Ambiental con FPGA Y FPAAA. Castillo Atoche 02:30pm - 02:35pm Diseño de un Sensor de Plantas Óptico para la medición del NDVI empleando un FPGA Jorge Guerrero 02:35pm - 02:40pm Equipo de Lectura Para TAGS De RFID en La Trazabilidad Pesquera Alfredo Arnaud 03:00pm - 03:25pm 03:25pm - 03:50pm 03:50pm - 04:15pm 04:15pm - 04:20pm sesion 2 sesion 2a Minimal-Time System Design Strategy Prediction By LYAPUNOV Function Analysis Alexander Zemliak Implementación en Hardware de La Transformada Wavelet usando FPGA Fredy H. Riascos-Campiño Synthesis Concurrent Asynchronous State Machines Using Extended Multi-Burst Graph Specification Duarte Lopes de Oliveira Improvement of TINYOS Implementation For Small Memory FPGA System Ieryung Park sesion 2b 03:00pm - 03:25pm Diseño de un GENE Digital en FPGA y Matlab con Aplicaciones en Robótica Móvil J. Prieto 03:25pm - 03:50pm Desarrollo de un Sistema Electrónico para Medir Ambulatoriamente Presiones en la Planta del Pie Insensible Jorge Torres 03:50pm - 04:15pm Diseño de Aceleradores para el Alineamiento global de secuencias de ADN Martín A. Lozano 04:15pm - 04:20pm 04:20pm - 04:25pm 04:25pm - 04:30pm A Low Cost Interferential Current Stimulator for Physical Therapy A. Collí-Menchi Asistente Laparoscopico Robotico Lorias E. D Diseño e Implementación de un Instrumento de Medición Multifrecuencial de Impedancia Eléctrica de Tejidos Biológicos Manuel Paredes-Castro
sesion 2c 03:00pm - 03:25pm Structural And Electrical Behavior Of Integrated Diaphragm Micro- Pressure-Sensor Based On Mosfet TransistorB. S. Soto Cruz 03:25pm - 03:50pm Chave Mems Capacitiva De Baixo Coeficiente De Reflexão Silvio E. Barbin 03:50pm - 04:15pm Non-Conventional Biomems for Biosamples Manipulation Alexandro Castellanos 04:15pm - 04:20pm 04:20pm - 04:25pm Efeito do Recozimento Térmico Sobre as Propriedades Físicas de Filmes de SIC obtidos por PECVD M. A. Fraga Metodologia Para o Posicionamento de Piezoresistores em Acelerômetros Tipo Ponte usando FEA L.L. Koberstein Sesion 3 sesion 3a 05:15pm - 05:40pm Desenvolvimento Arquitetural para a Compensação de Movimento do Padrão H.264/AVC Fabiane Rediess 05:40pm - 06:05pm Arquitectura Híbrida FPGA/DSP para el Seguimiento de Objetos en Tiempo Real Jaime Alberto Parra Plaza 06:05pm - 06:30pm PREDITOR DE VETORES DE MOVIMENTO PARA O PADRÃO H.264/AVC PERRFIL MAIN Bruno Zatt 06:30pm - 06:35pm Sistema Flexible de Multiprocesadores Orientado a Tratamiento de Imágenes Mario Andrés Raffo Jara 06:35pm - 06:40pm Estudio y Análisis de tres formas de Implementación de la Transformada Discreta de Wavelet Sobre Un FPGA Joel Muñoz Quispe 06:40pm - 06:45pm Procesador Paralelo de FFT Implementado en FPGA Pablo Sonna 05:15pm - 05:40pm sesion 3b Diseño de OTAs de bajo GM y su aplicacion en baja frecuencia y microconsumo Renato Campana Valderrama
05:40pm - 06:05pm On the Use of Genetic Algorithms in Generating Input Pairs that Cause the Maximum Power Consumption in CMOS Combinational Circuits Alberto Palacios Pawlovsky 06:05pm - 06:10pm 06:10pm - 06:15pm Diseño de un Preamplificador MOS orientado a la Adquisición de Señales NeuronalesHeiner Alarcón Cubas Low-Power Controller For Sensor Networks Hosoon Shin 05:15pm - 05:40pm 05:40pm - 06:05pm 06:05pm - 06:10pm sesion 3c Internal Structure Optimization of a DAR IMPATT Diode for High Frequency Band Alexander Zemliak Design Models Based on Experimental Data for VCOs Including Temperature Effects E. Montoya-Suárez Lazos Enganchados Héctor Trujillo Alvarado Jueves 15 de Marzo 08:30 am - 10:00 am Conferencia 2 Santiago Sanchez Circuitos y sistemas usando lógica difusa. sesion 4 sesion 4a 10:30 am - 10:55 am SSDR Firewall Reconfigurável: Arquitetura E Desempenho Em FPGA Fábio Dacêncio Pereira 10:55 am - 11:20 am Soft-hardware Logic Circuit Design for a Four Bits Input Using MOS Floating-Gate Devices A. Medina-Santiago 11:20 am - 11:45 am A High-Level Based Framework Approach For Designing Reconfigurable Systems Remy Eskinaz 11:45 am - 12:10 pm Síntese e Integração de um Agregado Reconfigurável Aplicado a um Algoritmo Genético Distribuído Alexandra Aguiar 12:10 am - 12:35 pm Reconfiguración Remota de FPGAs Para Dispositivos Móviles Juan Diego Echeverri Escobar
sesion 4b 10:30 am - 10:55 am Codificador CMOS Orientado al Reconocimiento de Patrones con Independencia de Escala Julio César Saldaña Pumarica 10:55 am - 11:20 am Implementación de un circuito para compresión de imágenes aplicando lógica difusa Angel Barriga 11:20 am - 11:45 am Aplicación de Técnicas de Interpolación Basadas en Lógica Difusa al Procesado de Imágenes de VideoP. Brox, I. Baturone 11:45 am - 11:55 am Diseño e Implementación de un Filtro Digital Pasa Baja para el Laboratorio de Comunicaciones del ITSA C. Heiner 11:55 am - 12:05 pm Un Simulador de Construcción de Circuitos Digitales con Escenarios Virtuales y Tutoriales Interactivos Arturo Miguel de Priego Paz Soldán sesion 4c 10:30 am - 10:55 am Uso de Códigos de Decodificación Iterativa para Mejorar la transmisión de Mensajes Cifrados Con AES Leonardo Arnone 10:55 am - 11:20 am Implementación en FPGA de un Multiplicador por Dígitos sobre Campos Finitos GF(2^m) Víctor Carlos Tejeda-Calderón 11:20 am - 11:45 am 11:45 am - 12:10 pm Implementación de un Multiplicador Paralelo a Nivel de Digito sobre GF(2^163) Usando Bases Normales Gaussianas Paulo Realpe Muñoz Design of Polynomial Basis Multipliers Over GF(2^233) Vladimir Trujillo-Olaya sesion 5 sesion 5a Diseño e Implementación de una Unidad de Funciones Matemáticas José Alberto Díaz García Diseño e Implementación de un Microprocesador con Arquitectura Segmentada en FPGA José Alberto Díaz García 02:50 pm - 03:15 pm An FPGA Implementation of a Microprogrammable Controller to Perform Lossless Data Compression Based on Huffman Algorithm Tiago Maritan Ugulino de Araújo
03:15 pm - 03:40 pm Implementação e Validação De IP SOFT CORES para Interfaces Ethernet 10/100 E 1000 Mbps Sobre Dispositivos Reconfiguráveis Chris Tomás Horna 03:40 pm - 03:45 pm Interfase Ethernet Dedicada Implementada Sobre Cyclone II María Isabel Schiavon 03:45 pm - 03:50 pm Diseño de un Analizador Lógico en VHDL y su Implementación en un FPGA Spartan3 Michael Alejandro Diaz Illa sesion 5b Implementation of an Adaptive Ultra-Low Power Time Delay Measurement ASIC A. Chacón-Rodríguez Modeling and Estimating Leakage Current in Pass Transistor Logic Networks Paulo F. Butzen 02:50 pm - 03:15 pm 03:15 pm - 03:20 pm Synthesis of low Power Output Direct Synchronous Finite State Machines Duarte Lopes de Oliveira Preamplificador Integrado Para Señales de ENG Joel Gak sesion 5c Arquitectura RISC de Ancho de Palabra de Datos Parametrizable para Implementación sobre Tecnología FPGA Miguel A. Sagreras 03:15 pm - 03:20 pm 03:15 pm - 03:25 pm Implementación de la Transformada CEPSTRUM con Módulo FFT reconfigurable J. Arévalo Evaluating Guips for a Mobile Digital Companion (MDC) Mónica Ayde Vallejo Velásquez Desarrollo de un Modulador QPSK utilizando entorno Integrado de Trabajo Jorge R. Osio 03:25 pm - 03:30 pm Optimización de Código C, mediante subrutinas de Punto Flotante para el Diseño de Sistemas Embebidos Jorge R. Osio sesion 6 sesion 6a 04:30 pm - 04:55 pm Diseño de Módulos de Comunicación GPIB de Propósito Especial con Celdas Estándar Nicolás Mora Parra
04:55 pm - 05:20 pm 05:20 pm - 05:45 pm 05:45 pm - 05:50 pm 05:50 pm - 05:55 pm 05:55 pm - 06:00 pm 06:00 pm - 06:10 pm Visualizador De Mensajes De Una Red De Usuarios Mediante Arquitectura Maestro - Esclavo Iván Jaramillo ARQUITETURA COMPLETAMENTE PARALELA PARA O BLOCO DAS TRANSFORMADAS DIRETAS DO PADRÃO H.264/AVC DE COMPRESSÃO DE VÍDEO Roger Porto Implementation Of High Performance Intra Predictor In H.264 Jinwook Kim Self-Reparable Memories for Low Cost Error Detection and Correction Paola Vega-Castillo Diseño de la Unidad de Aritmética Racional Usando FPGASVladimir Mosquera-Cerquera Síntesis Lógica Automatizada para Esquemas de Temporización de Latches Alternantes D. Guerrero sesion 6b 04:30 pm - 04:55 pm 04:55 pm - 05:20 pm 05:20 pm - 05:45 pm 05:45 pm - 05:50 pm Design Strategy of Current Source in Current-Steering CMOS DaC Hugo Hernández Sintetizador de Frecuencia de Banda Dual Implementado en CMOS 0.35μm Fabián Leonardo Cabrera Riaño Filtro Banda Base de Orden 6 Integrado en Tecnología 0.35μm CMOS Erlin Rey Diseño de un Amplificador de Señales EEG con una Herramienta de Diseño Automático Basada en el Modelo BSIM3V3 Hector Villacorta Minaya sesion 6c 04:30 pm - 04:55 pm Estudio Algoritmos en Computación Paralela para Herramientas de Diseño Electrónico Walter Aróztegui 04:55 pm - 05:20 pm 05:20 pm - 05:45 pm 05:45 pm - 06:10 pm Generation of Analogue Behavioural Models in the Frequency-Domain for Linear Circuits Arturo Sarmiento-Reyes Analysis of Transistor Networks Generation Leomar S. da Rosa Junior Optimal Design of a Classical CMOS OTA-Miller using Numerical Methods And Spice Simulations Luis Nathán Pérez-Acosta
06:10 pm - 06:15 pm Redimensionamento Automático de Transistores Visando a Otimização do Consumo de Potência Wagner Altermann Viernes 16 de Marzo 08:30 am - 10:00 am Conferencia 3 Chuck Hawkinks Nanometer CMOS Technologies and Failure Modes 10:30 am - 11:30 am Conferencia 4 Luis Jaime Castillo "Los Secretos Mejor Guardados, Secreto y Misterios de las Tecnologias de las Sociedades Prehispanicas" sesion 7 sesion 7a 11:30 am - 11:55 am 11:55 am - 12:20 pm Design Of Digital Structures Tolerant To Local Intra-Die Process Variations Daniel Iparraguirre Cárdenas Evaluación del análisis de respuesta transitoria bajo condición de falla paramétrica José Peralta A Simple Procedure for High Performance VLSI Registers Design Duarte Lopes de Oliveira Avaliando o Impacto de Técnicas de Codificação de Dados Sobre o Consumo de Potência em Networks-On-Chip José C. S. Palma 02:50 pm - 02:55 pm 02:55 pm - 03:00 pm 03:00 pm - 03:05 pm 03:05 pm - 03:10 pm Configurable Platform for SOC Electromagnetic Immunity Measurement F. Vargas Embedded Signature Insertion Based on Profiling Deployed Software Technique Fabian Vargas Sistema para Caracterización de Circuitos Integrados Michel Grudzien Análisis de la Tolerancia al Ruido de Circuitos Dinámicos Digitales con el Escalamiento de la Tecnología F. Mendoza-Hernández 03:10 pm - 03:15 pm Redes de Distribución de Señal de Reloj para Sistemas SOC con Robustez a Fallas de Interconexiones Abiertas Mónico Linares Aranda
11:30 am - 11:55 am 11:55 am - 12:20 pm 12:20 pm - 12:25 pm 12:25 pm - 12:30 pm sesion 7b Initial High Level Cacti Estimates and Physical Design Implementation of Fast SRAM Caches Eduardo Conrad Júnior A Low Noise GM-C Chopper for ENG Signal Amplification Matías Miguez Sensor Integrado de Temperatura - Acondicionamiento de la Señal Analógica Eduardo D. Baez A High Swing Low Power CMOS Differential Voltage-Controlled Ring Oscillator Luciano Severino de Paula 11:30 am - 11:55 am 11:55 am - 12:20 pm sesion 7c Una Herramienta de Aprendizaje asistido por Computador para Laboratorios de Electrónica David Rojas Vigo Análisis de Estructuras de Sumadores Digitales para su Incorporación en Docencia1 Gashaw Sassaw Experiencias del Instituto Tecnológico de Soledad Atlántico ITSA en el uso y Enseñanza de la MicroelectrónicaJaime Juvinao Sistema para Prácticas de Laboratorio Remotas de Electrónica Digital con el 22V10 Enrique Valdés Zaldivar 02:50 pm - 03:15 pm Diseño de Modelos para Dispositivos Electrónicos Cero-Dimensionales para la Educación en Nanotecnología Miguel Ángel Rojas Tapias Leyenda: Charlas Ponencias Poster Demostraciones