Microprocesadores, Tema 2: Introducción al Microcontrolador PIC18 Guillermo Carpintero, guiller@ing.uc3m.es Universidad Carlos III de Madrid
Diagrama de bloques PIC microcontrollers: An introduction to Microelectronics M. Bates Elsevier/Newnes 2004
Ruta de datos del PIC 18F Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP Memoria Entradas/Salidas CPU
Memoria: Características generales Arquitectura Harvard: 1. Memoria de PROGRAMA Almacena INTRUCCIONES y DATOS EEPROM/Flash 2. Memoria de DATOS Almacena DATOS Compuesta por dos áreas principales 2.1 Área RAM formada por: Registros de propósito específico (SFR) Regs. de Control Registros de propósito general Almacenamiento temp. 2.2 Área EEPROM formada por 64 bytes Almacenamiento datos usr. no volátiles
Memoria de programa: Organización Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP Memoria programa
Memoria de programa: Organización Mapa de memoria Unidades datos memoria de programa Instruction Data 16 bits 8 bits Direcciones memoria de programa Cada byte Propia dirección 16-bit wide 0000 0001 0002 0003 8-bit wide 8-bit wide Direcciones dedicadas en memoria de programa 0000h = Vector RESET 0008h = Vector interrupción HP 0018h = Vector Interrupción LP
Memoria de programa: Organización Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP Dirección de 21 bits
Memoria de programa: Acceso a Instrucciones Direccionamiento de Instrucciones: Contador de Programa 1 2 3
Memoria de programa: Acceso a datos Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP Direccionamiento de datos (memoria programa): Tablas datos en memoria de programa (PUNTEROS) Instrucciones relacionadas TABLAT = (TBLPTR) TBLRD* TBLRD*+ TBLRD*- TBLRD+* TABLAT = (TBLPTR) TABLAT = (TBLPTR) TBLPTR = (TBLPTR)+1 TABLAT = (TBLPTR) TBLPTR = (TBLPTR)-1 TBLPTR = (TBLPTR)+1 TABLAT = (TBLPTR)
Memoria de datos: Organización Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP Memoria Datos
Memoria de datos: Organización Tamaño 12 (4+8) bits direcciones: 4096 pos. Scratch Pad (8 bits de dir) Organizada en Bancos Está divida en 16 bancos de 256 bytes cada uno (8 bits). Los 4 bits LSB del Bank Select Register (BSR<3:0>) seleccionan el banco activo. La zona SFR ocupa las últimas 64 posiciones, descendiendo desde la última dirección del banco 15 (0xFFF). Control: Procesador Preriféricos
Memoria de datos: Organización Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP BSR DATOS
Ejemplo de movimiento de datos Escribir un valor en una dirección de memoria RAM: MOVLW MOVWF valor F
Pipeline: Procesado Paralelo Ciclo de Instrucción f OSC = 8 MHz T OSC = 125 ns T cyc = 500 ns f OSC_MAX =20 MHz T OSC = 50 ns T cyc = 200 ns
Memoria de DATOS: Acceso a Datos dirección efectiva (de) FSR0 FSR1 FSR2 Acceso Directo Acceso Indirecto POSTDEC POSTINC PREINC PLUSW de = (FSRx) FSRx = (FSRx)-1 de = (FSRx) FSRx = (FSRx)+1 de = (FSRx) + (W)
Memoria de DATOS: Zona SFR Stack PC Acceso Indirecto FSR0 Puertos
Arquitectura del Procesador: Unidad Computacional
Figura del PIC18F2525/2620/4525/4620 Data Sheet Con permiso de MICROCHIP Memoria de datos: Zona SFR (Puertos E/S)
Arquitectura del Procesador: Unidad Computacional Arquitectura Ortogonal: Cualquier instrucción puede utilizar cualquier registro de la arquitectura como fuente o destino. Arquitectura con E/S mapeada en memoria: Todos los elementos del sistema están implementados físicamente como registros.
Memoria de PROGRAMAS: Acceso a datos Direccionamiento de Datos: Tablas en Memoria de Programa TBLRD* TBLRD*+ TBLRD*- TBLRD+*
Memoria de PROGRAMAS La pila (Stack) Cuando hablemos de las subrutinas en el Software
Puertos del Microcontrolador
Puertos del Microcontrolador
Diseño Eléctrico: Esquemático Hardware de Aplicación
Diseño Eléctrico: Esquemático de Prácticas
Programación del Chip Programación del Chip La cadena de desarrollo C18 Programador Board SW Prog MPASM C18 PCB Debug MPASM