UNIDAD II CIRCUITOS LÓGICOS COMBINATORIOS

Documentos relacionados
5.2. Sistemas de codificación en binario

Subsistemas aritméticos y lógicos. Tema 8

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

LÓGICA SECUENCIAL Y COMBINATORIA

SUMADORES Y COMPARADORES

MATEMÁTICAS PARA LA COMPUTACIÓN CAPÍTULO 1. SISTEMAS NUMÉRICOS

LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1)

HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS

PRÁCTICAS DE CIRCUITOS LÓGICOS PRÁCTICA 8

Sistemas Numéricos y Códigos Binarios

Tema 2: Sistemas y códigos numéricos

ARQUITECTURA DE COMPUTADORES INFORME DE LABORATORIO Nº 2 CÁRDENAS MOYA JOSÉ GABRIEL TUTOR ING. HAIMER GUTIERREZ

ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica

Circuitos Lógicos Combinatorios. Ing. Jorge Manrique 2004 Sistemas Digitales 1

plicación de los circuitos SUMADOR DIBITAL S C

Figura 1: Suma binaria

ANALISIS Y DISEÑO DE CIRCUITOS ARITMÉTICOS

Tipos de Datos y Representaciones. Circuitos Digitales, 2º de Ingeniero de Telecomunicación. EITE ULPGC.

ÍNDICE CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN CAPÍTULO 2. ÁLGEBRA DE CONMUTACIÓN Y FUNCIONES LÓGICAS... 37

Lógica Secuencial y Combinatoria. Dr. Arturo Redondo Galván 1

BIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI

Arquitecaura de Computadoras Tema 1 - Introducción a la Arquitectura de Computadoras

TEMA 5.3 SISTEMAS DIGITALES

TEMA 7 ELECTRÓNICA DIGITAL: LÓGICA COMBINACIONAL

Operación de circuitos lógicos combinatorios.

Sumadores. Tipos de sumadores: Half-adder. Full-Adder. Carry-Look-Ahead. Carry-select.

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

Ing. Yesid E. Santafe Ramon CIRCUITOS LÓGICOS COMBINATORIOS

HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS

Taller No. 6 Final Electrónica digital (Multiplexores y demultiplexores)

CÓDIGOS CIRCUITOS CONVERSORES CÓDIGO


Circuitos Digitales Avanzados

Circuitos Combinatorios

Tema 3. 2 Sistemas Combinacionales

GUIA DIDACTICA DE ELECTRONICA N º12 1. IDENTIFICACION ASIGNATURA GRADO PERIODO I.H.S. TECNOLOGIA ONCE CUARTO 6

Sistemas de Numeración. I semestre 2011

Realizar la siguiente suma y expresar el resultado en hexadecimal: Teniendo los 3 valores expresados en la misma base, podemos realizar la suma:

Bloques Combinacionales

Circuitos electrónicos digitales. Unidades Aritméticas Lógicas. Departamento de Tecnología Electrónica Universidad de Sevilla

SISTEMAS DE NUMERACION

DISEÑO CURRICULAR ELECTRÓNICA DIGITAL

Computación I Representación Interna Curso 2011

OPERACIONES CON NÚMEROS BINARIOS

TEMA II SISTEMAS DE NUMERACIÓN USUALES EN INFORMÁTICA.

Bloques estandarizados

Circuitos combinacionales. Funciones integradas

Sistemas numéricos -aritmética- Taller de programación

Módulos combinacionales básicos. Tema 7

Tema 3. Operaciones aritméticas y lógicas

Electrónica Digital. Fco. Javier Expósito, Manuel Arbelo, Pedro A. Hernández Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas

Computación 1. Representación Interna de Números

Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)

Tema 4 - Bloques combinacionales

APUNTES DE CATEDRA: SISTEMAS DE NUMERACION - REPRESENTACION INTERNA DE NUMEROS Y CARACTERES

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

OPERACIONES BINARIAS. La técnica que se utiliza en los sistemas binarios para la suma y la resta, también se utiliza para los sistemas binarios.

Sistemas numéricos. Sistemas numéricos. Notación posicional o ponderada. Números en base 10. Notación posicional regular. Notación posicional regular

Montaje y evaluación de sistemas digitales combinacionales.

Lógica Computacional. Aritmética binaria

Representación de números enteros: el convenio exceso Z

Bloques funcionales combinacionales. Bloques para el encaminamiento y/o transferencia de datos

GUÍA DE APRENDIZAJE CIRCUITOS LOGICOS COMBINACIONALES

IEE 2712 Sistemas Digitales

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES I CAPÍTULO III ARITMÉTICA Y CODIFICACIÓN

TEMA 3 BLOQUES COMBINACIONALES.

Fundamentos de Computadores. Tema 5. Circuitos Aritméticos

1.1 Sistemas de numeración. Ejemplos de sistemas de numeración posicionales. Base numérica. Circuitos Digitales

Jorge Aliaga Verano Si No- Si Si- No

FUNDAMENTOS DE SISTEMAS DIGITALES. Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas

Tema 3. Operaciones aritméticas y lógicas

ELECTRÓNICA. Unidad 1: Fundamentos de Electrónica Digital 2ª Parte

TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES

6.1. Operadores aritméticos en binario natural

Aritmética de Enteros y

En este capítulo se habla sobre las distintas arquitecturas y algoritmos de multiplicación rápida que se encontraron en la bibliografía.

Representación de datos y aritmética básica en sistemas digitales

BLOQUE V. CONTROL Y PROGRAMACIÓN DE SISTEMAS AUTOMÁTICOS

BLOQUE V. CONTROL Y PROGRAMACIÓN DE SISTEMAS AUTOMÁTICOS

Sistemas numéricos -números negativos- Taller de programación

INDICE 1. Operación del Computador 2. Sistemas Numéricos 3. Álgebra de Boole y Circuitos Lógicos

CIDEAD.2º BACHILLERATO. Tecnología Industrial II Tema 2.- Circuitos combinacionales

Tema 3: Operaciones aritméticas y lógicas

4. Aritmética y operadores

Organización de Computadoras Apunte 1: Sistemas de Numeración: Sistemas Enteros y Punto Fijo

Sistemas Digitales. Circuitos Codificadores

LABELN-ELN Laboratorio Nº 5 Circuitos Lógicos Combinacionales

Universidad Autónoma de Baja California

Representación de datos y aritmética básica en sistemas digitales

2/19/2010. Ejemplos. Lectura y escritura de números enteros VALOR RELATIVO. Para leer números enteros de varios dígitos siga estos pasos:

PROBLEMAS TECNOLOGÍA INDUSTRIAL II. CONTROL DIGITAL

Titulación: Grado en Ingeniería Informática Asignatura: Fundamentos de Computadores

Álgebra Booleana y Simplificación Lógica

PROBLEMA VHDL. 7 dig1. dig2. Entradas : Señales a[3..0] y b [3..0] en código GRAY Salida : Señales Dig1[6..0] y Dig2[6..0] para los visualizadores

Tema 6: Circuitos Digitales BásicosB. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid

Representación binaria de números enteros en complemento a 2

Los números naturales y enteros en el 80X86 y en LAN

Primeros conmutadores: diodos de cristal y de tubos de vacío (1906). Transistor (TRT): más pequeño y fiable, de material semiconductor (1950).

REPRESENTACION DE LA INFORMACION

1.4.3 Errores de redondeo y la aritmética finita de las computadoras

Transcripción:

UNIDAD II CIRCUITOS LÓGICOS COMBINATORIOS. SUMADORES Y RESTADORES 2. CODIFICADORES Y DECODIFICADORES 3. MULTIPLEXOR Y DEMULTIPLEXOR 4. MEMORIA DE SÓLO LECTURA 2-

2.. SUMADORES Y RESTADORES. SUMADORES Y RESTADORES Lo sorprendente de las computadoras digitales es la capacidad para realizar grandes volúmenes de operaciones y la rapidez con que las ejecutan se debe a que las operaciones se efectúan en forma binaria, es decir, con ceros y unos. Las operaciones aritméticas las realizan unidades específicas de la computadora, como es el caso de la unidad aritmética y lógica (UAL). que está constituida por un conjunto de circuitos, algunos de los cuales son propósito de estudio en esta unidad... Suma de números binarios La adición de números binarios es una operación muy sencilla, que se basa en las siguientes reglas: SUMANDO A SUMANDO B SUMA S ACARREO C TABLA (a) + TABLA (b) Las tablas (a) y (b) muestran las reglas para sumar dos números de bit cada uno, pero estas mismas reglas se aplican cuando se suman números con un número finito de bits. Por ejemplo: + 7 Acarreo 7 Sumando A 7 Sumando B 7 SUMA De la tabla (a) se observa que la operación suma de dos bits, equivale a un circuito combinacional de dos salidas, una de ellas es la suma como resultado, la cual se instrumenta con la O EXCLUSIVA y la otra salida corresponde al acarreo generado cuando ambos dígitos tienen el valor lógico y corresponde a la función Y. Cuando sucede que la suma es únicamente entre dos bits, sin tomar en cuenta la posible suma de un bit de acarreo previo, el circuito que realiza tal operación se llama circuito semisumador (S.S.). Su tabla funcional se muestra a continuación: 2-2

2.. SUMADORES Y RESTADORES DEC A B S C 2 3 De la tabla se obtienen las siguientes funciones de conmutación:... ()... (2) El logigrama y diagrama a bloques, Figura, correspondientes a las funciones () y (2) es: En el caso general de adición de números de varios dígitos, es necesario tomar en cuenta una entrada adicional para el acarreo producido en la suma anterior. Cuando esto sucede se requiere de un circuito que se llama circuito sumador completo (S.C.), cuyo diagrama a bloques se muestra en la figura siguiente. La tabla funcional del sumador completo de dos bitas se presenta a continuación: TABLA FUNCIONAL DEC A B C i S C 2 3 4 5 6 7 De la tabla anterior, se obtienen las siguientes funciones de conmutación:... (3)... (4) Reducción de (3) y (4) por mapas de Karnaugh: Las funciones de conmutación reducidas son:... (5) 2-3

2.. SUMADORES Y RESTADORES... (6) El Logigrama correspondiente a las funciones reducidas (6) y (7) se presenta en la figura 2(a): Su representación a bloques es: La adición binaria en paralelo se obtiene conectando en cascada tantos sumadores completos de dos bits como se requieran, para obtener un sumador de varios bits, como se muestra en la Figura 3 para el caso particular de 4 bits. El número comercial del sumador completo de la Figura 2.(b) es 748, lo que significa que para instrumentar el sumador paralelo de la Figura 3 se requieren 4 circuitos integrados del mismo tipo o en su caso utilizar un sumador completo de 4 bits con número de serie 7483, cuyo diagrama se muestra en la Figura 4. 2-4

2.. SUMADORES Y RESTADORES EJEMPLO. Diseñar un circuito conversor de código de BCD a exceso en 3, también conocido como código autocomplementario, utilizando el sumador completo 7483. El circuito resultante se muestra en la figura adjunta. EJEMPLO 2. Obtener el tren de pulsos de salida del sumador completo de 2 bits (748) y del acarreo de salida, cuando se le aplican pulsos en serie a sus entradas. SOLUCIÓN TABLA FUNCIONAL PULSO A B C i S C a b c d e f g h El logigrama se presenta en la Figura 6. 2-5

2.. SUMADORES Y RESTADORES.2. Circuito generador de acarreo Cuando se realiza la suma de dos números binarios en paralelo, utilizando sumadores completos, se supone que todos los bits de los sumandos están disponibles al mismo tiempo para poder hacer la operación; sin embargo, esto no sucede en forma instantánea, ya que analizando el circuito de la Figura 2, se observa que para obtener el acarreo de salida se tiene más de un nivel de conmutación y el tiempo de propagación total será igual al retardo de propagación de una compuerta típica multiplicado por el número de niveles de conmutación en el circuito. Por lo tanto, si observamos el circuito de la Figura 3, el tiempo mayor de propagación será el tiempo que se toma el bit de acarreo en propagarse por los sumadores completos. Como cada bit de salida de la suma depende del valor del acarreo de entrada, esta salida ocurrirá solamente cuando el bit de acarreo se haya propagado. Por ejemplo S 3 de la Figura 3, ocurrirá solamente cuando C 3 se genere, pero a su vez C 3 se generará cuando S 2 ocurra y S 2 ocurre cuando se genera C 2 y así sucesivamente. El tiempo de propagación del acarreo es un factor que limita la rapidez con que se suman dos números en paralelo y si recordamos que las operaciones aritméticas se efectúan por medio de sumas sucesivas, el resultado obtenido viene siendo crítico, si no se le da el tiempo necesario para la propagación del acarreo. Una de las técnicas más usadas es la generación del acarreo siguiente o posterior, la cual se explica a continuación. De la tabla funcional del sumador completo, Figura 2, se tiene:... (7)... (8) Para S se ha determinado una función en base a O exclusivas, es decir:... (9) Pero para el acarreo C de salida se tiene el siguiente diagrama K: 2-6

2.. SUMADORES Y RESTADORES La función resultante es:... () En base a las ecuaciones (9) y (), el nuevo logigrama para un sumador completo es: Del nuevo circuito del sumador completo de la Figura 9, se tienen las ecuaciones:... ()... (2) En función de las ecuaciones (6) y (7), la suma de salida y el acarreo de salida quedan expresados como:... (3)... (4) La ecuación (4) representa el acarreo generado, el cual produce un acarreo de salida si ambos sumando son, siempre y cuando sean los bits menos significativos de los sumandos. P i se llama el acarreo propagado, ya que es el término asociado con la propagación de C i hasta C i+. En base a un sumador completo de 4 bits, como el mostrado en la Figura 3, se tiene: Para i=... (5) Para i=:... (6) Para i=2... (7) Para i=3: 2-7

2.. SUMADORES Y RESTADORES... (8) De las ecuaciones (5), (6), (7) y (8), se obtiene el circuito de la Figura. El circuito de la Figura, realizado con elementos de pequeña escala de integración (SSI-Small Scale Integrated), se construye completamente con el 7482, el cual puede utilizarse para realizar un sumador completo de 4 bits, como se muestra en la Figura..3. Sumador decimal codificado en binario (BCD) Posiblemente el código más comúnmente empleado sea el código decimal codificado en binario, generalmente llamado código BCD, utilizado en computadoras digitales para representar números decimales. La única desventaja de este código es que por cada dígito decimal se requieren cuatro dígitos binarios (bits), esto quiere decir que se tendrán 6 combinaciones, de las cuales sólo son válidas del al 9, quedando como opcionales 6 combinaciones. SUMA MENOR O IGUAL A 9. Considérense los siguientes sumandos en BCD: 2-8

2.. SUMADORES Y RESTADORES. 7 + 2 + 7 7 en BCD 7 2 en BCD 2. 42 + 53 9 7 9 en BCD + 7 42 en BCD 7 53 en BCD 4 7 95 en BCD 9 5 SUMA MAYOR A 9. Considérense los sumandos en BCD:. 8 + 6 + 7 8 en BCD 7 6 en BCD 2. 57 + 25 4 7 Resultado inválido en BCD + 7 57 en BCD 7 25 en BCD 82 7 Resultado inválido en BCD 3. 5 + 72 7 2 + 7 5 en BCD 7 72 en BCD 22 7 Resultado inválido en BCD 2 2 De los resultados obtenidos para S # 9, se observa que todos éstos son válidos. Pero no ocurre lo mismo cuando S > 9, ya que los resultados obtenidos son inválidos en BCD. Para corregir este error, hay que sumar al resultado obtenido, que es el equivalente a 6 decimal. Recuérdese que los términos opcionales son 6 y que es el complemento de ; es decir a 9 decimal, siendo éste el número máximo que puede obtenerse en BCD con 4 dígitos. Aplicando lo anterior a los ejemplos previos, se obtiene:. 8 + 6 + 4 + 7 Suma inválida en BCD 7 Sumando (6) de corrección 2. 57 + 25 4 + 7 4 en BCD 2-9

2.. SUMADORES Y RESTADORES 82 + 7 Suma inválida en BCD 7 Sumando (6) de corrección 3. 5 + 72 8 2 + 7 82 en BCD 22 + 2 2 7 Suma inválida en BCD 7 Sumando (6) de corrección 7 22 en BCD Las preguntas obligadas, de acuerdo a los resultados, son cuándo y dónde se necesita una corrección? La respuesta a la primera es CUANDO LA SUMA DE DOS BITS ES MAYOR A 9 y a la segunda es POR INSPECCIÓN, como en el caso presentado en el Ejemplo 3, la corrección se realizó en el dígito decimal más significativo. Analizando los resultados de los 3 últimos ejemplos de sumas en BCD, se deduce que si se utilizan sumadores completos de 4 bits, sólo se podría obtener como resultado válido el (9 ), pero utilizando un circuito corrector y el bit de acarreo se pueden tener 5 bits, con lo cual se puede obtener como salida válida a (9 ), que es el valor máximo que se puede generar y además porque los valores de los sumandos de entrada son 9 + 9 + = 9, siendo el en la suma, el acarreo de salida. La solución de este problema se presenta a continuación en un diagrama a bloques: 2-

2.. SUMADORES Y RESTADORES DEC TABLA FUNCIONAL SUMA BCD SIN CORREGIR SUMA BCD CORREGIDA 2 8 9 5 6 7 9 C 4 S 3 S 2 S S C n Z 3 Z 2 Z Z NO SE REQUIERE CORRECCIÓN SE REQUIERE CORRECCIÓN SE REQUIERE CORRECCIÓN De la tabla funcional se obtiene: Simplificando con mapas K, se obtiene: La función reducida es: Sustituyendo en C n : (9) El logigrama correspondiente es: Analizando el circuito, se observa que en los resultados del al 9 no se requiere corrección, por lo que la salida C n =. Por ejemplo, si el resultado es (9 ), C 4 = y a la salida de la compuerta uno es ; S 3 = y S 2 =, por lo que la salida de la compuerta dos es ; para la compuerta tres, las entradas son y y la salida es. Las tres entradas de la compuerta cuatro son, lo cual da como resultado 2-

2.. SUMADORES Y RESTADORES que su salida sea. En forma similar se analizan los resultados del al 5 y del 6 al 9; en estos casos la salida C n =, por lo que se requiere de corrección y el generado en el circuito corrector va a las entradas del segundo sumador para originar el (6 )..4. Resta binaria La resta o sustracción binaria es otra de las operaciones aritméticas comúnmente realizadas en las computadoras digitales, la cual se basa en las siguientes reglas: MINUENDO A TABLA FUNCIONAL SUBSTRAENDO B RESTA R PRÉSTAMO P Analizando la tabla funcional de la resta, se observa que la operación resta al igual que la suma, se realiza por medio de la O exclusiva. Si no se considera el préstamo de entrada, entonces se tendrá el semirestador (S-R):...(2)...(2) De las ecuaciones (2) y (2) se obtiene el logigrama de la Figura 4. La tabla funcional para el restador completo (R. C) es aquella que considera como una tercera entrada al préstamo de entrada: TABLA FUNCIONAL DEC MINUENDO A SUBSTRAENDO B PRÉSTAMO DE ENTRADA P e RESTA R PRÉSTAMO DE SALIDA P 2 3 4 5 6 7 Las funciones de conmutación de la resta y del préstamo de salida son:... (22) 2-2

2.. SUMADORES Y RESTADORES... (23) Reduciendo por mapas de Karnaugh: Las funciones reducidas son:...(24)... (25) El logigrama de (24) y (25) es:.4.. La resta binaria con complementos. Las computadoras actuales utilizan complementos para efectuar la operación resta y para la representación de números negativos. Los complementos se usan en las computadoras para simplificar y hacer más rápidas las operaciones aritméticas. Existen dos clases de complementos para cada sistema de base r: () el complemento r y (2) el complemento (r-). Cuando se sustituye el valor de la base por 2 y, los dos tipos reciben los nombres de complementos 2 y, correspondientes a los números binarios, y complementos y 9 para los números decimales.. El complemento r. Dado un número positivo N en base r con parte entera de n dígitos, se define el complemento r de N como r n -N para Nà y para N=. Los siguientes ejemplos numéricos ayudan a comprender mejor la situación: - Complemento de 5252. Como r = y n = 5, entonces: 5-5252 = 4748 2-3

2.. SUMADORES Y RESTADORES - Complemento de.3267. Puesto que r = y n =, =, por tanto: -.3267 =.6733 - Complemento de 25.639. El valor de r es y n es 2, por tanto: 2-25.639 = 74.36 - El complemento 2 de 2. r=2 y n=6, entonces: (2 6 ) - () 2 = ( - ) 2 = 2 - El complemento 2 de (.) 2 es ( -.) 2 =. 2 Por la definición y los ejemplos, es claro que el complemento de un número decimal puede formarse dejando todos los ceros menos significativos inalterados, restando el primer número diferente de cero menos significativo de y luego sustraer el resto de dígitos más significativos de 9. El complemento 2, puede obtenerse dejando todos los ceros menos significativos y el primer dígito diferente de cero sin cambio y luego reemplazar unos por ceros y ceros por unos, en el resto de dígitos más significativos. 2. El complemento r-. Dado un número positivo N en base r con una parte entera de n dígitos y una parte fraccionaria de m dígitos, se define del complemento (r-) de N como r n -r -m -N. Ejemplos: - El complemento 9 de (5252) es ( 5 --5252) = 99999-5252 = 47479 Como no hay parte fraccionaria, entonces -m = = - El complemento 9 de,3267 es --4-.3267 =.9999-.3267 =.6732 Como no hay parte entera, entonces n = = - El complemento 9 de 25.639 es 2 - -3-25.539 = 99.999-25.639 = 74.36 - El complemento de 2 es (2 6 -) - 2 = (-) 2 = - El complemento de. 2 es (-2-4) -. 2 = (.-.) 2 =. De estos ejemplos, se ve que el complemento 9 de un número decimal, se forma simplemente sustrayendo cada dígito de 9. El complemento de un número binario, se expresa en una forma más sencilla: los unos se cambian a ceros y los ceros se cambian a unos. De las definiciones y de la comparación de los resultados obtenidos en los ejemplos, se desprende que el complemento r puede obtenerse del complemento (r-), después de sumar r -m al dígito menos significativo. Cabe la pena mencionar que el complemento del complemento deja al número en su valor original. El complemento r de N es r n -N y el complemento r de r n -N es r n -(r n -N)=N; de la misma manera ocurre con el complemento. 2-4

2.. SUMADORES Y RESTADORES SUSTRACCIÓN CON COMPLEMENTO r. La resta de dos números positivos (M-N), ambos en base r, puede realizarse de la siguiente manera:. Se suma el minuendo M al complemento r del sustraendo N. 2. Se inspeccionan los datos obtenidos en el paso para un acarreo final. a) Si ocurre un acarreo final, se debe descartar. b) Si no ocurre un acarreo final, se toma el complemento r del número obtenido en el paso y se coloca un el signo negativo al frente. Los siguientes ejemplos ilustran el procedimiento:. Usando el complemento, obtener la resta 72532-325. M=72532 72532 N=325 + complemento de N=9675 9675 acarreo final 6 69282 respuesta: 69282 2. Sustraer: (3259-72532). M=325 325 N=72532 + complemento de N=27468 27468 sin acarreo 6378 respuesta: -69282 = -(complemento de 378) 3. Usar el complemento 2 para restar M-N con los números binarios dados: a) M= N= + complemento 2 de N= acarreo final 6 respuesta: b) M= N= + complemento 2 de N= sin acarreo 6 respuesta: - = -(complemento 2 de ) La comprobación de este procedimiento es: la suma de M al complemento r de N da (M+r n -N). Para números que tienen una parte entera de N dígitos, r n es igual a (lo que se ha llamado acarreo) en la posición (N+). Como se considera que M y N son positivos, entonces: 2-5

2.. SUMADORES Y RESTADORES a) b) En el caso a), la respuesta es positiva e igual a M-N y se obtienen directamente descartando el acarreo final r n. En el caso b), la respuesta es negativa e igual - (N-M). En este caso se detecta por la ausencia del acarreo final. La respuesta se obtiene sacando un segundo complemento r y agregando un signo negativo: SUSTRACCIÓN CON COMPLEMENTO (r-). El procedimiento para sustraer con el complemento (r-) es exactamente el mismo que el usado con el complemento r, excepto por una variación llamada el acarreo final de reinicio, mostrada a continuación. La sustracción M-N con complemento (r-) de dos números positivos en base r, puede calcularse de la siguiente manera:. Se agrega el minuendo M al complemento (r-) del sustraendo N. 2. Se inspecciona el resultado en el paso y el acarreo final. a) Si aparece acarreo final se agrega al dígito menos significativo (acarreo final de reinicio), al resultado obtenido en el paso. b) Si no ocurre acarreo final, se obtiene el complemento (r-) del número obtenido en el paso y se coloca un signo negativo al frente. La prueba de este procedimiento es muy similar a la del complemento r dada y se deja como ejercicio. Los siguientes ejemplos ilustran este procedimiento:. Repetir los ejemplos y 2, anteriores, usando complemento (r-): a) M=72532 72532 N=325 + complemento 9 de N=96749 96749 acarreo final de reinicio 6 6928 6 + 69282 respuesta: 69282 b) M=325 325 N=72532 + complemento 9 de N=27468 27467 sin acarreo 6 377 respuesta: -69282=-(complemento 9 de 377) 2-6

2.. SUMADORES Y RESTADORES 2. Repetir el ejercicio 3, previo, usando el complemento. a) M= N= + complemento de N= acarreo final de reinicio 6 6 + respuesta: b) M= N= + complemento de N= sin acarreo 6 respuesta: -=-(complemento de ) COMPARACIÓN ENTRE LOS COMPLEMENTOS 2 Y. Al comparar los complementos 2 y, se detallan las ventajas y desventajas de cada uno de ellos. El complemento es más fácil de ejecutar, por medio de componentes digitales, ya que lo único que hay que hacer es cambiar los ceros a unos y los unos a ceros. La ejecución del complemento 2 puede obtenerse de dos maneras: () agregando al dígito menos significativo del complemento y (2) dejando los primeros ceros en las posiciones significativas menores y el primer inalterados, para cambiar solamente el resto de unos a ceros y ceros a unos. Durante la resta de dos números, usando complementos, es ventajoso emplear el complemento 2, en el cual sólo se requiere una operación aritmética de suma. El complemento requiere dos sumas aritméticas cuando ocurre un acarreo final de reinicio. El complemento tiene la desventaja adicional de poseer dos ceros aritméticos: uno con todos los ceros y otro con todos los unos. Para ilustrar este hecho, considérese la sustracción de dos números binarios iguales - =. Usando el complemento : + S))))Q + Complementar de nuevo, para obtener - 2-7

2.. SUMADORES Y RESTADORES Usando el complemento 2: + S))))Q + Mientras que el complemento 2 tiene solamente un cero aritmético, el complemento puede ser negativo o positivo, lo cual podría complicar la situación. Sin embargo, el complemento es muy útil en los manipuladores lógicos, ya que el cambio de unos a ceros y viceversa es equivalente a la inversión lógica. El complemento 2 sólo se usa en asociación con las aplicaciones aritméticas Cuando se representa un número negativo en forma de complemento a, el bit del signo siempre permanece en y la magnitud se convierte de la forma real a la forma de complemento. Por ejemplo, para el número - 89: - 89 = 7 Forma de magnitud real 7 Forma de complementos a 8 Bit de signo negativo La forma de complemento 2 de un número binario, se forma cambiando todos los ceros por unos, todos los unos por ceros (complementando ) y se le suma al bit menos significativo del número resultante. -89 = + 7 Forma de magnitud real = 7 Forma de complementos a 2 8 Bit de signo negativo En este momento, resulta más fácil realizar la resta binaria por medio de la operación suma y con complementos a 2 del substraendo. Por ejemplo: 25 - + 5 + RESTA NORMAL RESTA SUMANDO Es relativamente simple tomar un número que esté en su forma complemento o 2 y convertirlo de nuevo a su verdadero valor binario. Para ir de complemento a binario verdadero, requiere simplemente complementar de nuevo cada bit. Para ir de complemento 2 a binario verdadero, requiere simplemente complementar cada bit y luego añadir al bit menos significativo. En ambos casos no se incluye el bit de signo. Como se ha indicado, la mayoría de las computadoras modernas usan el sistema de complemento 2 para representar números negativos y ejecutar la resta. Las operaciones de suma y resta de números 2-8

2.. SUMADORES Y RESTADORES con signo puede realizarse usando sólo la operación de suma si se usa la forma de complemento 2 para representar números negativos. Los números positivos y negativos, incluyendo los bits de signo, pueden sumarse juntos en el circuito sumador paralelo básico, cuando los números negativos están en la forma de complemento 2. En la Figura 5, se ilustra la suma de -3 y +6. El -3 se representa en su forma complemento 2 como, donde el más significativo es el bit de signo; el +6 se representa como, con el más significativo como el bit de signo. El sumador paralelo de 4 bits produce salidas de suma de, que representa +3. La salida de C 4 es pero se desprecia en el método complemento 2. En la resta binaria, cuando se usa el sistema de complemento 2, el número a ser sustraído (sustraendo) se complementa a 2 y luego se suma al minuendo (el número del cual se resta el sustraendo). Por ejemplo, se puede suponer que el minuendo ya está almacenado en el acumulador (registro A). El sustraendo se coloca entonces en el registro B (en una computadora sería transferido aquí desde la memoria) y se cambia a su forma complemento 2 antes de ser sumado al número en el registro A. Las salidas de suma del circuito sumador representan ahora la diferencia entre el minuendo y el sustraendo. El circuito sumador paralelo, que hemos estando discutiendo, puede adaptarse para ejecutar la resta descrita arriba, si se provee un método para tomar el complemento 2 del número en el registro B. Como se recordará, el complemento 2 de un número binario se obtiene por complementación (inversión) de cada bit y añadiendo luego al bit menos significativo. La Figura 6, muestra como se puede lograr esto. Se usan las salidas invertidas del registro B en lugar de las salidas normales; esto es, alimentan las entradas del sumador (recuerde que B 3 es el bit de signo). Esto completa la complementación de cada bit del número B. También C se hace se hace un lógico, así que añade un extra en el bit menos significativo del sumador; esto logra el mismo efecto que añadir al bit menos significativo del registro B para formar el complemento 2. Las salidas S 3 a S representa los resultados de la operación resta. Por supuesto, S 3 es el bit de signo del resultado e indica si el número es positivo o negativo. La salida del acarreo C 4 se desprecia nuevamente. Para ayudar a clarificar esta operación, analice los siguientes pasos para sustraer +6 de +4:. +4 se almacena en el registro A como 2. +6 se almacena en el registro B como 2-9

2.. SUMADORES Y RESTADORES 3. Las salidas invertidas del registro B se alimentan al sumador, esto es, 4. El se añade a por el sumador paralelo junto con añadido a la posición menos significativa haciendo C =. Esto produce los bits de salida de la suma y un C 4 =, el cual se desprecia. Este representa la diferencia requerida. Puesto que el bit de signo es igual a, se tiene un resultado negativo que está en la forma de complemento 2. Verifique que representa - 2.5 Ejercicios. Diseñe un circuitos combinacional para obtener complemento 2 y complementos a, a partir del código binario de cuatro variables. 2. Obtener el diagrama lógico de un sumador completo de dos variables A y B, usando sólo inversores y compuertas No Y. 3. Diseñe un circuito lógico combinacional que genere el complemento a NUEVES del código BCD de 4 bits. Utilice para tal fin un sumador completo de 4 bits 7483. 4. Usando 4 compuertas O EXCLUSIVA y un circuito de mediana escala de integración (MSI-Medium Scale Integrated) de sumadores completos de 4 bits (7483), construya un sumador-sustractor paralelo. Use una variable de selección de entrada S, de tal manera que cuando S= el circuito suma y cuando S= el circuito resta. SUGERENCIA: USE LA SUBSTRACCIÓN POR COMPLEMENTO 2 5. Diseñe un multiplicador binario que multiplique un número de 4 bits B=b 3 b 3 b b por un número de 3 bits A=a 2 a a, para formar el producto C=c 6 c 5 c 4 c 3 c 2 c c. Esto puede lograrse con 2 compuertas Y y dos sumadores paralelos de 4 bits. 6. Partiendo del código BCD de 4 bits, diseñe un circuito combinacional que genere el código EXCESO EN 4, utilizando un sumador completo de 4 bits 7483. 2-2