SUMADORES Y COMPARADORES

Tamaño: px

Comenzar la demostración a partir de la página:

Download "SUMADORES Y COMPARADORES"

Gerardo Murillo Vega
hace 7 años
Vistas:

1 Universidad Nacional de Quilmes Diplomatura en Ciencia y Tecnología Circuito semisumador de un bit. TÉCNICAS DIGITALES Los circuitos sumadores entregan 2 datos: suma (S) y acarreo (A), y, este circuito semisumador tiene 2 entradas de un bit (X0 e Y0), que son los bits a sumar, este circuito no admite acarreo inicial (de entrada). Sumaremos, siendo el Acarreo final. Las opciones que se presentan en una suma de números de un bit son las siguientes: La tabla de verdad del circuito es la siguiente: X0 Y0 A0 S Los mapas de Karnaugh para ambas salidas son: X0 La función Booleana es: Y X0 Y0 0 1 La función booleana es: El circuito para implementar ambas funciones es el representado en la figura Recopilación y aportes: Ing. Alberto J. Mazzone Página 1

2 Circuito Sumador Completo. Este circuito además de encontrar la suma y el acarreo acepta un acarreo anterior, es decir que sumaremos: y el acarreo será como antes. Ahora la tabla de verdad es la siguiente: Xi Yi Ai-1 Ai Si Los mapas de Karnaugh para ambas salidas son: XiYi Para Ai O Y teniendo en cuenta que: 2

3 y entonces la expresión queda: la expresión final es: XiYi Para : Ai La figura 2 nos da el circuito correspondiente: La figura 3 nos da el símbolo: 3

4 Si observamos la tabla de verdad vemos que Ai es igual a 1 cuando los dos sumandos son iguales a 1;, o bien, si solo un sumando es igual a 1 y Ai-1=1; la otra opción os 3 bits de entrada iguales a 1 queda comprendida en la primera, entonces podemos concebir un circuito equivalente con una compuerta menos como el de la figura 4. Un sumador de 4 bits está indicado en la figura 5. Este sumador puede sumar magnitudes, código complemento a 2 y también código complemento a 1 conectando al arrastre inicial el arrastre final como indica la figura 6. a) Si sumamos magnitudes la presencia de acarreo de salida indica desborde. b) Si sumamos en código complemento a 2 el acarreo final se descarta, pero hay que verificar el resultado (ver nota en cursiva al final del punto c). 4

5 c) Si sumamos en código complemento a 1 el acarreo final se descarta pero se inserta como acarreo inicial (figura: 6), pero hay que verificar el resultado (ver nota en cursiva). Ejemplo: 4+3=7-4+(-3)= =4 1011= =3 1100= = =-7 descartando el acarreo final 1 Para controlar el desborde se agrega una salida con la función: Sí significa que, es decir que HAY DESBORDE SÍ Y SOLO SÍ S=0. La substracción de magnitudes binarias se implementa fácilmente sumando el complemente a 2 del número que se desea restar. El complemento a 2 se obtiene de la siguiente manera: primero se calcula el complemento a 1 del número complementando todos sus bits y luego se le suma 1 por medio del acarreo de entrada (figura 7) Queda aclarado que los restadores solo restan magnitudes con resultado positivo o 0, es decir: A-B donde A y B son positivos y A B, por lo que no se necesita utilizar el bit de signo. Un circuito Sumador Restador se implementa cambiando cada inversor por una compuerta XOR donde una de las entradas es A0 como indica la figura 8 (recordar a la compuerta XOR como inversor controlado). Sí A0 = 0, el dispositivo suma, sí A0 = 1 el dispositivo resta. 5

6 Circuitos Comparadores. Circuito Comparador de 1 bit. A0 B0 S1 S2 S La lógica de diseño es: Siempre existirá una y sólo una salida en 1. El símbolo es el de figura 10: Circuito Comparador de 2 bits. El circuito es el de la figura 11: 6

7 Los números a comparar son: A = A1A0 y B = B1B0. El símbolo es el de figura 12: Expansión de Comparadores (de 2 a 3 bits). Los números a comparar son: A = A2A1A0 y B = B2B1B0. El comparador de segundo nivel primero resuelve por comparar los bits de mayor peso, en caso de encontrar igualdad toma en cuenta el resultado del comparador del primer nivel. 7

Documentos relacionados

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son: 3. Circuitos aritméticos ticos Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Introducción La realización de operaciones aritméticas y lógicas