HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA

Documentos relacionados
Universidad Carlos III de Madrid Grado en Ingeniería Informática Tecnología de Computadores

2).Diseñar los circuitos cuyas tablas de estados son las siguientes:

Relación de Problemas de Circuitos Secuenciales

Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014.

CIRCUITOS SECUENCIALES

HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS

EIE SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Síntesis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas

11. Calcula el binario natural, el BCD natural y el hexadecimal equivalentes al decimal

DISEÑO F.S.M DIGITAL2 YESID SANTAFE

Lógica Secuencial. Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC

Circuitos Secuenciales: concepto de estado

Figura 1.1 Diagrama en bloque de un Circuito Lógico Secuencial

HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS

Por definición, un Autómata de Estados Finitos es una quíntupla compuesta por 5 elementos: A = [E, Z, Q,, ] :Q x E-->Z :Q x E-->Q

Practica 1 (3.5 %) 1. Realice el diseño y montaje de un R_S discreto activo en bajo.

TEMA 8. REGISTROS Y CONTADORES.

FUNDAMENTOS DE COMPUTADORES INGENIERÍA TÉCNICA INFORMÁTICA DE GESTIÓN

Modelos de Circuitos FCHE 2011

Fundamentos de Electrónica Sistemas Digitales

TEMA 5.3 SISTEMAS DIGITALES

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID

Problema resuelto de Máquinas de estado.

Circuitos Lógicos Combinatorios. Ing. Jorge Manrique 2004 Sistemas Digitales 1

Síntesis de circuitos secuenciales síncronos: Máquinas de estados finitos

1.- El circuito de la figura se comporta como un latch D con reloj. Justificar esta afirmación.

Diseño de circuitos secuenciales

Electrónica. Tema 6 Circuitos Secuenciales. Tema 1 Fundamentos de semiconductores

Apuntes de Regulación y Automatización. Prácticas y Problemas.

Circuitos Digitales Avanzados

Problemas de Sistemas Digitales. Grados en I.Informática e I.Informática de Sistemas

T7-SISTEMAS SECUENCIALES

Dado el siguiente circuito digital, encontrar la tabla característica y la tabla de operación del flip-flop correspondiente

Introducción Tipos de FF Ejercicios. Lógica Digital. Circuitos Secuenciales. Francisco García Eijó

Facultad de Informática Universidad Complutense de Madrid PROBLEMAS DE FUNDAMENTOS DE COMPUTADORES TEMA 6. Problemas básicos:

SELECCIÓN DE PROBLEMAS

TEMA 1 FUNDAMENTOS DEL DISEÑO DEL HARDWARE DIGITAL

LECCIÓN Nº 05 SEÑALES DE RELOJ Y FLIP FLOP SINCRONIZADOS POR RELOJ

Departamento de Tecnología Electrónica Universidad de Sevilla. Circuitos Electrónicos Digitales. Análisis y diseño de circuitos secuenciales

Módulo 2 n. Figura 2.1. Simbología de un contador

PROBLEMAS TECNOLOGÍA INDUSTRIAL II. CONTROL DIGITAL

Electrónica Digital: Diseño y Lógica Secuencial

TEMA 10. CIRCUITOS SECUENCIALES

LABORATORIO DE SISTEMAS DIGITALES. PRÁCTICA No. 8. Fecha: 03/07/ /07/2017

LECCIÓN Nº 06 DISEÑO DE CONTADORES SINCRONOS

Registros de desplazamiento

Arquitecaura de Computadoras Tema 1 - Introducción a la Arquitectura de Computadoras

Lógica secuencial. Biestables

PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I

1. MÓDULOS DE LA MÁQUINA DE SERVICIOS DE LÍQUIDO

EJERCICIOS. Tema 8. Ejercicios Asíncronos. 1) Analizar el siguiente circuito:

Examen 5 de Febrero de 2010

INDICE. XVII 0 Introducción 0.1. Historia de la computación

TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES

Operación de circuitos lógicos combinatorios.

TRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas

Los circuitos con realimentación no son combinacionales. Constituyen un nuevo tipo, los llamados secuenciales.

Electrónica Digital. Fco. Javier Expósito, Manuel Arbelo, Pedro A. Hernández Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas

TRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERÍA PROGRAMA DE ESTUDIO

INDICE Control de dispositivos específicos Diseño asistido por computadora Simulación Cálculos científicos

ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica

Práctica I.- Introducción a los Sistemas Secuenciales

Circuitos Electro nicos. Primer parcial, curso Primer Problema

INDICE Capitulo 1. Álgebra de variables lógicas Capitulo 2. Funciones lógicas

Práctica 2. Simulación y diseño de circuitos secuenciales

CIRCUITOS ELECTRÓNICOS. EXAMEN FINAL. Problema 1 del Primer Parcial (Para todos los alumnos que tengan el 1p pendiente)

sistemas secuenciales

Problemas del Tema 1

2. Números naturales: sistema de numeración y operaciones básicas

Práctica 2 - Lógica Digital

Organización de Computadoras Apunte 5: Circuitos Lógicos Secuenciales

Código: Titulación: ING. TÉCNICO IND. EN ELECTRÓNICA INDUSTRIAL Curso: 2

PROGRAMACIÓN DE PROCESOS SECUENCIALES

DISEÑO DE CIRCUITOS SECUENCIALES

PROGRAMACIÓN DE PROCESOS SECUENCIALES

Control y programación de sistemas automáticos: Circuitos secuenciales

3. Prácticas: Simplificación de funciones

Circuitos Secuenciales

Organización del Computador I. David Alejandro González Márquez

Tema 8: Automatismos lógicos

Sistemas Combinacionales y Sistemas Secuenciales

Lección 6. Circuitos Secuenciales. Ing. Luis Diego Murillo L1-Control Eléctrico 1

9-Sistemas Secuenciales

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERÍA PROGRAMA DE ESTUDIO

Desarrollo de Productos Electrónicos

Electrónica Digital Curso 2013/2014

LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1)

Arquitectura del Procesador I

Examen 23 de Febrero de 2007

2. Biestables asíncronos. Biestables R-S. Tecnología Industrial II. Tema 4.- Elementos básicos de un circuito secuencial.

Temario TEMARIO. Sist. Electrónicos Digitales 1

Unidad Didáctica Electrónica Digital 4º ESO

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008

CURSO: ELECTRÓNICA DIGITAL UNIDAD 3: SISTEMAS SECUENCIALES - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA

Planeación Didáctica

Asignaturas antecedentes y subsecuentes Diseño de Sistema Digital I

Notas de Teórico. Contadores

Introducción Flip-Flops Ejercicios Resumen. Lógica Digital. Circuitos Secuenciales - Parte I. Francisco García Eijó

Organización n del Computador 1. Lógica Digital 2 Circuitos y memorias

Transcripción:

f Universidad Rey Juan Carlos Grado en Ingeniería Informática Fundamentos de Computadores HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA 1. Se desea diseñar un circuito que calcule el bit de paridad par sobre los ceros (devolver un 0 si el número de 0s es impar y un 1 en caso contrario) de una secuencia de 3 bits. Dicha secuencia se recibirá de forma serie por una única línea. Mientras la secuencia esté incompleta la salida del circuito tendrá valor 0. a) Diseñar el diagrama de transición de estados usando una máquina de estados finitos de Moore. b) Diseñar el diagrama de transición de estados usando una máquina de estados finitos de Mealy. 2. Sea un sistema secuencial con una entrada binaria X de un bit y una salida binaria Z de un bit capaz de detectar la secuencia baa. X Sistema secuencial Z q Z = p si los últimos caso contrario tres datos son : baa Se pide: c) Representar el sistema (máquina de Mealy) en forma de diagrama de estados y tabla de estados. d) Elegir una codificación, representar la tabla de estados con dicha codificación, expresar las funciones de próximo estado y de salida como suma de minterms. e) Minimizar mediante diagrama de Karnaugh las funciones de próximo estado y de salida. f) Materializar el sistema secuencial utilizando puertas lógicas y biestables tipo D (Delay) con reset asíncrono. g) De qué condiciones iniciales ha de partir el sistema?, qué valores hay que poner y en qué señales del circuito para conseguirlo? 3. Diseñar un sistema secuencial con una entrada binaria X y una única salida Z que detecte tres o más unos consecutivos en la línea de entrada X. Sistema X Secuencial Z = 1 si los tres últimos datos son 111 0 en caso contrario a) Especificar y explicar cuáles son los estados que ha de tener el sistema si se trata de como máquina de Moore. b) Especificar y explicar cuáles son los estados que ha de tener el sistema si se trata de como máquina de Mealy. 1

c) Elegir el tipo de FSM que proporcione la salida antes, e implementar el circuito empleando el menor número de puertas posible. 4. Diseñar e implementar el autómata de Mealy capaz de detectar en la línea de entrada X la secuencia 1011, teniendo en cuenta posibles solapamientos en la secuencia. Sistema X Secuencial Z = 1 si los cuatro últimos datos son 1011 0 en caso contrario a) Obtener el diagrama de transición de estados, incluyendo sus entradas y sus salidas. b) Obtener la tabla de transición de estados y salidas. c) Obtener la tabla de transición de estados, entradas, salidas y estados codificada en binario. d) Obtener las tablas de excitación y salida del autómata (se utilizarán para ello únicamente biestables D). e) Obtener las expresiones mínimas para la función de transición de estados y la función de salida. 5. Diseñar un sistema secuencial con una entrada binaria X y una única salida Z que detecte la secuencia 0101. Sistema X Secuencial Z = 1 si los cuatro últimos datos son 0101 0 en caso contrario Utilizar biestables tipo D para la implementación del mismo. Para el diseño, seguir los pasos indicados a continuación: a) Escribir una secuencia de simulación cualquiera: X= Z= b) Especificar y explicar cuáles son los estados que ha de tener el sistema. Representar el sistema (máquina de Mealy) en forma de diagrama y tabla de estados. c) Realizar una asignación de estados, y escribir la tabla de transiciones y de salida del sistema. d) Dar las expresiones de las funciones de entrada a los elementos de memoria (funciones de estado siguiente) y de salida simplificadas. e) Dibujar el circuito resultante. 6. Se desea diseñar una máquina de estados finitos que detecte la secuencia 1001. La entrada será X y recibirá una secuencia de bits en serie. La salida Z valdrá 1 cuando se detecte la secuencia y 0 el resto del tiempo. Hay que tener en cuenta los posibles solapes de la secuencia. a) Diseñar el diagrama de transición de estados como una máquina de estados finitos de Mealy. 2

b) Diseñar el diagrama de transición de estados como una máquina de estados finitos de Moore. c) Sintetizar la máquina de estados finitos del apartado a) usando al menos un biestable J-K y un biestable D, ambos síncronos por flanco de subida. Las entradas de los biestables J-K se deberán obtener mediante puertas lógicas mientras que las entradas de los biestables D se deberán obtener usando un decodificador y las puertas que se consideren necesarias. Razonar todas las decisiones que se tomen. 7. Obtener el diagrama de estados, como máquina de Mealy y de Moore de un sumador serie. Este sumador posee dos entradas binarias, A y B, de un bit y una salida binaria, S, de un bit que operan del siguiente modo: los datos entran bit a bit por las dos entradas en paralelo comenzando por el bit menos significativo, generándose la salida bit a bit también comenzando por el bit menos significativo. Por ejemplo: A>110010000100... B>111101001010... S>010000101110... 8. Para el diagrama de estados de la figura, se pide responder a las siguientes cuestiones: a) Qué tipo de máquina de estados es? b) Realizar una materialización con biestables JK, 4 multiplexores de 4 a 1 y el menor número posible de puertas lógicas básicas. c) Realizar una materialización con el menor número posible de puertas básicas y biestables tipo D. S3 S0 S1 S2 1/1 9. Para el diagrama de estados de la figura, se pide responder a las siguientes cuestiones: a) Qué tipo de máquina de estados es? b) Realizar una materialización con biestables JK, 2 decodificadores de 3 a 8 y el menor número posible de puertas lógicas básicas. c) Realizar una materialización con el menor número posible de puertas básicas y biestables tipo D. 3

Inicio S0 S1 S2 1/1 S3 S6 S5 S4 10. Dado el siguiente diagrama de transición de estados de un autómata de estados finitos, sintetizar el circuito correspondiente usando los biestables D (síncronos por flanco de subida), los decodificadores y el mínimo número de puertas lógicas que se consideren necesarias. Usar la codificación que se indica en las siguientes tablas: X X 1 X 0 A 0 0 B 0 1 C 1 0 D 1 1 Z Z 0 ABIERTO 0 CERRADO 1 4

11. Dado el diagrama de estados de la figura siguiente, realizar una materialización canónica con tres biestables de tipo D y: a) Dos multiplexores de 8 a 1 y puertas básicas. b) Ó una única PLA. c) Ó una única ROM. 12. Especificar y diseñar (con puertas básicas y biestables flip-flop tipo SR disparados por flanco de subida) un sistema secuencial capaz de seguir dos secuencias de cuenta en función de una señal de control denominada X, tal que: Si X=a Cuenta=0,1,2,3,4,5,6,7. Si X=b Cuenta=7,6,5,4,3,2,1,0. Cuando la entrada cambie de X=a a X=b o viceversa el sistema (contador reversible módulo 8) continuará realizando la cuenta a partir del lugar en que se encontraba. El sistema mostrará como salida Z el valor de la cuenta. Se diseñará como una máquina de Moore síncrona por flanco de subida. a) Realizar la representación formal del sistema mediante un diagrama de estados y una tabla de estados para la máquina de Moore equivalente. b) Codificar los estados, las entradas y las salidas en binario. c) Materializar el circuito mediante las puertas lógicas y biestables SR disparados por flanco de subida. d) Materializar el circuito mediante una ROM y biestables JK disparados por flanco de subida. 13. Se desea diseñar un circuito que controle una máquina de empaquetado de naranjas. Los paquetes que se crearán deberán contener 3 naranjas. El sistema consta de un sensor que le proporciona a nuestro circuito un 1 cuando se recibe una naranja y un 0 en caso contrario. El circuito que se debe construir generará una salida que será 1 en caso de querer activar la máquina encargada de empaquetarlas y un 0 cuando todavía no se hayan recibido naranjas suficientes para hacer un paquete. Hay que tener en cuenta que antes de recibir ninguna naranja el sistema no debe activar la maquina empaquetadora. También se ha de tener en cuenta que el número de naranjas, y por tanto de paquetes, no está limitado. 5

a) Diseñar el diagrama de transición de estados usando una máquina de estados finitos de Moore. b) Diseñar el diagrama de transición de estados usando una máquina de estados finitos de Mealy. c) Sintetizar el circuito correspondiente al diagrama del apartado a) usando los biestables D (síncronos por flanco de subida), los decodificadores y las puertas lógicas que se consideren necesarias. Razonar todas las decisiones tomadas. 14. Se desea diseñar un circuito que controle la apertura de una caja fuerte. Para abrir la caja fuerte es necesario introducir la secuencia de teclas correcta. Para ello se dispone de un teclado con cuatro teclas W, X, Y, Z. La secuencia que abre la caja fuerte será W W Z. La salida del circuito será ABIERTO, CERRADO indicando la apertura o no de la caja. La caja inicialmente se encuentra cerrada. Una vez introducida la contraseña correcta cualquier pulsación de tecla hará que la caja se cierre se y contará como tecla para una nueva secuencia. a) Diseñar el diagrama de transición de estados usando una máquina de estados finitos de Moore. b) Diseñar el diagrama de transición de estados usando una máquina de estados finitos de Mealy. c) Sintetizar el circuito correspondiente al diagrama del apartado b) (Mealy) usando los biestables D (síncronos por flanco de subida) y las puertas lógicas que se consideren necesarias. Razonar todas las decisiones tomadas. Nota: Se codificarán las entradas y las salidas usando la siguiente tabla: 6

X X 1 X 0 W 0 0 X 0 1 Y 1 0 Z 1 1 Z 0 ABIERTO 0 CERRADO 1 15. Un motor dispone de un pulsador P. Si el motor esta parado y se pulsa P, el motor no se pondría en marcha hasta que se soltara P. De igual forma si el motor esta en marcha y se pulsa P, el motor no se pararía hasta que se soltara P. Es decir, la activación o desactivación se produce por paso de 1 a 0. Por ejemplo, comenzando el motor parado, para que se active, su pulsador deberá pasar primero a activo (el motor estará en proceso de encendido) y después a inactivo (el motor pasará a estar encendido). De igual manera se realizará el paso de encendido a parado. Entrada del sistema : P (1 bit)= 1 el pulsador está pulsado 0 el pulsador no está pulsado Salida del sistema : Z (1 bit) = 1 si el motor está en marcha 0 si el motor está parado Utilizar biestables tipo D para la implementación del mismo. a) Representar el sistema en forma de diagrama de estados y de tabla de estados suponiendo que vamos a implementarlo como una maquina de Moore. b) Representar el sistema en forma de diagrama de estados y de tabla de estados suponiendo que vamos a implementarlo como una maquina de Mealy. c) Cuál es la diferencia principal entre una máquina de estados de Mealy y una de Moore? d) Realizar una asignación de estados, y escribir la tabla de transiciones y de salida del sistema para la máquina de Mealy e) Dar las expresiones de las funciones de entrada a los elementos de memoria (funciones de estado siguiente) y de salida simplificadas. f) Dibujar el circuito resultante. 16. Un limpiaparabrisas tiene pulsadores de marcha y paro, M y P. Si se pulsa M se activa, si se pulsa P se para, además es prioritario el pulsador de parada. Se pide: a) Representar el sistema en forma de diagrama de estados y de tabla de estados suponiendo que vamos a implementarlo como una maquina de Mealy. b) Cuál es la diferencia principal entre una máquina de estados de Mealy y una de Moore? c) Realizar una asignación de estados, y escribir la tabla de transiciones y de salida del sistema. 7

d) De las expresiones de las funciones de entrada a los elementos de memoria (funciones de estado siguiente) y de salida simplificadas. e) Dibujar el circuito resultante. 8