El PPI intel 8255 Interfase para Periféricos ricos Paralelo arlos anto Q El circuito PPI (Interfaz Periférica rica Programable) 8255 Intel es un dispositivo programable entrada/salida propósito general diseñando para ser usado con microprocesadores Intel El PPI es un circuito integrado 4 terminales las cuales 24 son entrada/salida y se puen programar individualmente en 2 grupos 2 y se pue utilizar en 3 diferentes s operación ontiene 3 s programables paralelos 8 bits ada tiene un registro Tiene también n un registro control los s
Estructura Interna l PPI 8255 La figura nos muestra la estructura interna este dispositivo ontrol ontrol l l grupo grupo Grupo Grupo E/S P-P7 US DE DTOS D-D7 uffer uffer bus bus US DE DTOS INTERNO 8 ITS Grupo Grupo 4 4 altos altos Grupo Grupo 4 bajos 4 bajos E/S P7-P4 E/S P3-P Lógica Lógica control control escritura/ escritura/ lectura lectura ontrol ontrol l l grupo grupo Grupo Grupo E/S P7-P S arlos anto Q DISTRIUIÓN N DE TERMINLES DEL 8255 D-D7 S, P7-P P7-P P7-P V GND US DE DTOS ENT DE SELEIÓN DE HIP ENT DE LETUR ENT DE ESRITUR DIREIÓN DE PUERTOS PUERTO PUERTO PUERTO LIMENTIÓN +5V TIERR P3 P2 P P S GND P7 P6 P5 P4 P P P2 P3 P P P2 2 3 4 5 6 7 8 9 2 3 4 5 6 7 8 9 2 4 39 38 37 36 35 34 33 32 3 3 29 28 27 26 25 24 23 22 2 P4 P5 P6 P7 D D D2 D3 D4 D5 D6 D7 V P7 P6 P5 P4 P3
Tabla verdad la operación l PPI 8255 S operación entrada (leer) bus bus Datos operación salida (escribir) reg control Función shabilitado en tri state ondición ilegal en tri state arlos anto Q PROGRMIÓN N D Los 3 s se programan en grupos El grupo está formado por el y la parte alta l El grupo está formado por el y la parte baja l
FORMTO DE L DEFINIIÓN DEL MODO D7 D7 PLR DE ONTROL D6 D6 D5 D5 D4 D4 D3 D3 D2 D2 D D D D GRUPO GRUPO (bits (bits bajos) bajos) =entrada =entrada =salida =salida =entrada =entrada =salida =salida Selección Selección = = = = anra anra activar activar =activo =activo GRUPO GRUPO (bits (bits altos) altos) =entrada =entrada =salida =salida =entrada =entrada =salida =salida Selección Selección = = = = =2 =2 arlos anto Q PLR DE ONTROL D7 D7 D6 D6 D5 D5 D4 D4 D3 D3 D2 D2 D D D D X X X it it set/ set/ rest rest =set =set =reset =reset No importa it seleccionado 2 3 4 5 6 7 2 banra banra activar/sactivar activar/sactivar bit bit =activo =activo FORMTO PR TIVR/DESTIVR UN IT DEL PUERTO
aracterísticas l 8255 operado en Se le asigna operaciones entrada y salida a cada uno los tres s No se usa un protocolo (handshaking) para el intercambio los Los simplemente se escriben a o leen un específico DEFINIIÓN FUNIONL ÁSI DEL DEL MODO Se Se tiene 2 s 8 bits bits y 2 4 bits bits ualquier pue ser ser entrada o salida Las Las salidas tienen LTH (cerrojo) Las Las entradas no no tiene LTH Hay Hay 6 6 posibles configuraciones entrada/salida en en este este arlos anto Q Diagrama bloques funcional la operación l 8255 en PU UFFER UFFER TRI STTE TRI STTE LTH LTH Periférico Periférico salida salida Selector Selector s s 8255 Tiene Tiene LTH LTH a la la salida, salida, tal tal que que el el dato dato enviado por por el el PU PU queda queda asegurado y disponible para para el el periférico salida salida El El dato dato se se retiene retiene hasta hasta que que se se escriba escriba uno uno nuevo nuevo
Diagrama bloques funcional la operación l 8255 en PU UFFER UFFER TRI STTE TRI STTE Periférico Periférico entrada entrada Selector Selector s s 8255 Operado como como entrada, no no tiene tiene latch latch Esto Esto implica implica que que el el periférico entrada be be sostener el el dato dato hasta hasta que que la la PU PU lo lo lea lea arlos anto Q iclo máquina Entrada/Salida l Z8
aracterísticas l 8255 operado en Modo (Strobed Input/Output) La transferencia E/S hacia o s específicos se realiza con señales control o Handshaking Es un transferencia concertada DEFINIIÓN FUNIONL ÁSI DEL MODO El y el usan las líneas l para generar o aceptar señales handshaking en pulsos (strobes) aracterísticas: Se tienen 2 grupos (grupos y ) ada grupo contiene 8 bits y 4 bits control/ ada 8 bit pue usarse como entrada o como salida inpendientemente Tanto las entradas como las salidas se latchean El 4 bits se usa para control y status l 8 bits arlos anto Q
Señales ontrol cuando el ( o ) está finido como ENT ST (Strobe( Input): Un nivel bajo en esta entrada, carga los en el latch entrada IF (Input( uffer Full F/F): Un nivel alto en esta salida indica que el dato ya fue cargado en el latch entrada IF se pone en alto por un nivel bajo en ST y se pone p en bajo bido al flanco positivo la entrada INTR (Pedido Interrupción): n): Un nivel alto en esta salida se pue usar para interrumpir al µp INTR se pone en alto cuando ST está en, IF está en e INTE está en Se pone en con el flanco negativo arlos anto Q
El 8255 operado en 2 EL 8255 PROGRMDO PR OPERR EN MODO 2 HE IDIREIONL L PUERTO Y EL PUERTO PROPORION LS LÍNES L DE ONTROL DE L TRNSFERENI arlos anto Q El 8255 operado en 2 OPERNDO SOLO OMO ENT OPERNDO SOLO OMO SLID
Ejemplo oneión l PPI con el Z8 Datos Datos Use un codificador 74LS38 para asignarle al PPI una dirección base H Grupo RST ircuito ircuito reset reset Z8 IORQ 2 3 4 5 6 7 Direcciones Direcciones (ajo) (ajo) 2 3 5 6 7 4 74LS38 G G G2 Y PPI PPI 8255 8255 S 7 Selección l chip 8255 6 L H Grupo 5 4 3 Direcciones Direcciones válidas válidas para para el el PPI: PPI: h h h h 2H 2H 3H 3H r r control control 2 Selección l PPI X X arlos anto Q