Microprocesadores. Procesador IA-32 - Gestión de Memoria en 64 bits. Alejandro Furfaro
|
|
- Juan Carlos Peralta Camacho
- hace 7 años
- Vistas:
Transcripción
1 Microprocesadores Procesador IA-32 - Gestión de Memoria en 64 bits Alejandro Furfaro Mayo de 2012
2 Temario 1 Segmentación Generalidades Sub Modos IA-32e 2 Paginación Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
3 Segmentación Generalidades Descriptores de segmento en 64 bits Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
4 Direcciones Segmentación Generalidades Seguimos conceptualmente con las mismas definiciones: Dirección Lógica Es el mismo puntero far compuesto por el par de registros de segmento:offset, con la única diferencia que ahora el offset es un valor de 64 bits. Dirección Lineal Es un número de 64 bits, producto de sumar a la base del segmento que se obtiene del descriptor, el valor del offset que en modo IA-32e está en un registro de 64 bits. Dirección Física Es el número traducido por la Unidad de Paginación a partir de la dirección lineal de 64 bits, y que sale finalmente por los pines de address del procesador. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
5 Segmentación Direccionamiento Canónico Generalidades La arquitectura de 64 bits define un espacio de direcciones lineales de 64 bits. Sin embargo la cantidad de bits soportados en una dirección Lineal es implementación dependiente. El primer procesador con extensiones de 64 bits soportaba direcciones lineales de 48 bits Para manejar esta situación se define el concepto de Dirección Canónica, como aquella que tiene los bits 63 hasta el mas significativo implementado por la arquitectura, o bien todos en 0 o bien todos en 1. Si como resultado de la generación de la dirección lineal, esta no resulta en un formato canónico, se genera una excepción #GP en el caso de estar involucrados los registros CS, ES, o DS, o bien una excepción #SS en el caso de estar involucrado el registro SS. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
6 Segmentación Espacio Físico en 64 bits Generalidades Es implementación dependiente Para averiguarlo se debe emplear la instrucción CPUID, función 0x En general la función se pasa como valor en el registro eax, y los resultados retornan en los registros de propósito general. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
7 Segmentación Generalidades Tipos de Descriptores de Sistema en 64 bits Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
8 Segmentación Sub Modos IA-32e Como se selecciona un sub-modo u otro? El procesador no dispone de un mecanismo para seleccionar los sub-modos Si se ejecuta código en un segmento cuyo atributo L lo marca como de 64 bits y se está en el modo IA-32e, el procesador trabaja en el modo 64 bits. Si el procesador está en modo IA-32e, pero se está ejecutando código en un segmento de 32 o 16 bits de acuerdo con sus atributos en el descriptor correspondiente, el procesador se encuentra trabajando en el modo Compatibilidad. Ambos modos pueden coexistir. Un proceso puede trabajar en modo 64 bits, y otro en modo compatibilidad. En el modo compatibilidad las reglas de segmentación son las mismas que en el Modo Protegido de 32 bits. En el modo 64 bits las reglas de modo protegido cambian Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
9 Segmentación Sub Modos IA-32e Reglas de segmentación en 64 bits En el modo 64 bits la segmentación está casi diluida. Los segmentos asociados a los registros CS, DS, ES, y SS, tienen dirección Base 0, a partir de la cual se despliega un espacio Lineal de direcciones que coincide con la dirección efectiva, es decir con el valor de offset contenido en el registro de desplazamiento. Los registros FS y GS pueden tener otra dirección base de modo de dejar alguna herramienta de direccionamiento mas amplia al menos al nivel del Sistema Operativo. En el modo 64 bits no se chequea el límite de segmento contra el valor del registro de desplazamiento. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
10 Paginación Hay tres modos de Paginación posibles Los tres modos dependen del estado de tres bits: CR0.PG, CR4.PAE, y IA32 EFER.LME Paginación de 32 bits.para ingresar a este modo se deben establecer los siguientes valores: CR0.PG = 1, CR4.PAE = 0, y IA32 EFER.LME = 0. Paginación PAE.Para ingresar a este modo se deben establecer los siguientes valores: CR0.PG = 1, CR4.PAE = 1, y IA32 EFER.LME = 0. Paginación de 64 bits.para ingresar a este modo se deben establecer los siguientes valores: CR0.PG = 1, CR4.PAE = 1, y IA32 EFER.LME = 1. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
11 Paginación Características de cada Modo Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
12 Paginación Estructura General de Paginación Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
13 Paginación Paginación de 32 bits Para trabajar con páginas de 4 Kbytes se tiene la siguiente estructura jerárquica. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
14 Paginación Paginación de 32 bits Para trabajar con páginas de 4 Mbytes se tiene la siguiente estructura jerárquica. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
15 Paginación Paginación de 64 bits Para trabajar con páginas de 4Kbytes de tamaño en modo 64 bits se tiene la siguiente estructura jerárquica. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
16 Paginación Paginación de 64 bits Para trabajar con páginas de 2Mbytes de tamaño en modo 64 bits se tiene la siguiente estructura jerárquica. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
17 Paginación Paginación de 64 bits Para trabajar con páginas de 1 Gbyte de tamaño (ouch!!) en modo 64 bits se tiene la siguiente estructura jerárquica. Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
18 Paginación de 64 bits Paginación Páginas de 1 Gbyte de tamaño???? Sip... siempre que CPUID, función 0x , devuelva el bit 26 de EDX seteado... Alejandro Furfaro () Procesador IA-32 - Gestión de Memoria en 64 bits Mayo de / 18
Procesadores IA-32 e Intel R 64 Inicialización
Procesadores IA-32 e Intel R 64 Inicialización Alejandro Furfaro Mayo 2012 Alejandro Furfaro () Procesadores IA-32 e Intel R 64 Inicialización Mayo 2012 1 / 10 Agenda 1 Inicialización para operación en
Más detallesArquitectura de procesadores (Introducción)
Arquitectura de procesadores (Introducción) Técnicas Digitales III Ing. Gustavo Nudelman 2013 Introducción Año 1978: Se lanza la familia iapx86 Procesador de 16 bits Compromiso público de compatibilidad
Más detallesArquitectura IA-32 Modo Real. Autor:ALejandro Furfaro
Arquitectura IA-32 Modo Real 1 Modo Real: Entorno de ejecución en 16 bits En este modo de operación el procesador presenta de manera exacta el entorno de ejecución de un 8086 (compatibilidad), con algunas
Más detallesArquitectura IA-32 Modo Real. Autor:Alejandro Furfaro
Arquitectura IA-32 Modo Real 1 Modo Real En este modo de operación el procesador presenta de manera exacta el entorno de ejecución de un 8086, con algunas extensiones. 15 Extensión Nº1: El El modelo de
Más detallesMicroprocesadores. Procesadores IA-32 e Intel R 64 Tareas. Alejandro Furfaro
Microprocesadores Procesadores IA-32 e Intel R 64 Tareas Alejandro Furfaro Junio de 2012 Temario 1 Introducción 2 Recursos para manejo de tareas en IA-32 Task State Segment Descriptor de TSS Descriptor
Más detallesMicroprocesadores. Procesador IA-32 - Gestión de Memoria. Alejandro Furfaro
Microprocesadores Procesador IA-32 - Gestión de Memoria Alejandro Furfaro Abril de 2013 Temario 1 Como se organiza la memoria Modelo de memoria en Modo Protegido Modelo de memoria en Modo 64 bits 2 Direcciones
Más detallesProcesadores de 64 bits
Procesadores de 64 bits Técnicas Digitales III Ing. Gustavo Nudelman 2013 Introducción Desarrollada por AMD en 2003 con el modelo Opteron, continuando con el Athlon para ser luego tomado por Intel en los
Más detallesMicroprocesadores. Procesador IA-32 e Intel R 64 Protección. Alejandro Furfaro
Microprocesadores Procesador IA-32 e Intel R 64 Protección Alejandro Furfaro Junio de 2012 Temario 1 Introducción 2 Chequeo del Límite Límite efectivo 3 Chequeo del Tipo 4 Niveles de Provilegio 5 Reglas
Más detallesArquitectura de Computadores II Clase 15
Arquitectura de Computadores II Clase 15 Introducción al modo protegido Facultad de Ingeniería Universidad de la República Instituto de Computación Contenido Generalidades. Modos de operación. Manejo de
Más detallesArquitectura de Computadores II. Arquitectura Intel 32 y modo protegido
Arquitectura Intel 32 y modo protegido Facultad de Ingeniería Universidad de la República Instituto de Computación Contenido Resumen del obligatorio 2 Arquitectura Intel 32 Introducción al modo protegido
Más detallesPaginación. Técnicas Digitales III Ing. Gustavo Nudelman Universidad Tecnológica Nacional - Facultad Regional Buenos Aires
Paginación Técnicas Digitales III Ing. Gustavo Nudelman 2013 Paginación - Introducción La paginación permite que la direcciones a las que hace referencia un código de programa, sean reubicadas en direcciones
Más detallesSegmentacion e Interrupciones en IA-32
Segmentacion e Abril 2013 Segmentacion e Acceso a memoria en Modo Progetigo (IA-32) El acceso a memoria es por segmentación, de manera similar a como lo hacen en modo real. La diferencia está en la definición
Más detallesProgramación de IA-32 Modo Real
Programación de IA-32 Modo Real Control del flujo de la ejecución Erwin Meza Vega IA-32 Modo real (1/2) Acceso sólo a características limitadas del procesador Se comporta como un 8086 muy rápido Uso de
Más detallesSistemas Operativos. Curso 2016 Administración de memoria II
Sistemas Operativos Curso 2016 Administración de memoria II Agenda Memoria Virtual. Paginación. Segmentación. Segmentación con paginación. Sistemas Operativos Curso 2016 Administración de memoria II 2/35
Más detallesSistema de protección
Sistema de protección Mecanismos de protección Cuando el procesador pasa a Modo Protegido se pone en funcionamiento la Unidad de Protección. Esta Unidad supervisa las operaciones internas del procesador
Más detallesEjercicios sobre instrucciones y direccionamiento
Ejercicios sobre instrucciones y direccionamiento Siguiente: Ejercicios sobre periféricos y ADM Padre: Materiales didácticos Inicial: Fundamentos de ordenadores 1 Suponga que se modifica la estructura
Más detallesProcesamiento con Multitarea
Procesamiento con Multitarea Técnicas Digitales III Ing. Gustavo Nudelman 2013 Introducción Podemos definir como tarea, a código en ejecución al cual el sistema le asigna recursos especiales que hacen
Más detallesGestión de Memoria e Interrupciones en modo protegido
Gestión de Memoria e Interrupciones en modo protegido Acceso a memoria en MP (32 bits) Para acceder a la memoria los segmentos seguirán trabajando con segmentos, de manera similar a como lo hacen en modo
Más detallesINSTITUTO TECNOLÓGICO DE CHIHUAHUA II ARQUITECTURA DE COMPUTADORAS MAESTRO: ERNESTO LEAL ALUMNOS: LUIS CARLOS BARRERA ORTIZ STHEPANIE FLORES GUILLEN
INSTITUTO TECNOLÓGICO DE CHIHUAHUA II ARQUITECTURA DE COMPUTADORAS MAESTRO: ERNESTO LEAL ALUMNOS: LUIS CARLOS BARRERA ORTIZ STHEPANIE FLORES GUILLEN En este cuestionario de estudiaran los microprocesadores
Más detallesCuadro Comparativo Registros de Microprocesadores
Arquitectura de Computadoras Cuadro Comparativo Registros de Microprocesadores Unidad 2 Diana Cecilia Ramírez Ramírez Miguel Angel Chávez Reza I n s t i t u t o T e c n o l ó g i c o d e C h i h u a h
Más detallesProcesadores IA-32 e Intel R 64 Inicialización
Procesadores IA-32 e Intel R 64 Inicialización Alejandro Furfaro Abril 2013 Alejandro Furfaro () Procesadores IA-32 e Intel R 64 Inicialización Abril 2013 1 / 28 Agenda 1 Inicialización de un computador
Más detallesTema: Lenguaje ensamblador embebido
Compiladores. Guía 10 1 Facultad: Ingeniería Escuela: Computación Asignatura: Compiladores Tema: Lenguaje ensamblador embebido Contenido En esta guía se presenta una breve introducción a las estructuras
Más detallesUniversidad Euskal Herriko del País Vasco Unibertsitatea Arquitectura de Computadores I Sistema de memoria 1
Arquitectura I Sistema de memoria 1 1. En un espacio de direcciones de 64 Kbytes deben colocarse los s de memoria que se indican. Suponer que el direccionamiento de la memoria se hace al byte. Dibujar
Más detallesObjetivo. Introducción. Tema: GENERACION DE CODIGO. Compiladores, Guía 11 1
Compiladores, Guía 11 1 Tema: GENERACION DE CODIGO. Facultad : Ingeniería Escuela :Computación Asignatura:Compiladores Objetivo Reconocer las diferentes instrucciones para la generación de código.ensamblador
Más detallesINSTITUTO TECNOLÓGICO DE CHIHUAHUA II
INSTITUTO TECNOLÓGICO DE CHIHUAHUA II Carrera: Ingeniería Informática Nombre de la materia: Arquitectura de Computadoras Nombre del docente: Ernesto Leal Nombre de los alumnos: Janeth Hernández Hernández,
Más detallesTaller de Sistemas Operativos. Direccionamiento de Memoria 2012
Taller de Sistemas Operativos Direccionamiento de Memoria 2012 TSO Direccionamiento de Memoria - 2010 Agenda Arquitectura de memoria en x86 (IA-32). Direccionamiento en Linux. Arquitectura de memoria en
Más detallesIntel Arquitectura. Programación en Ensamblador Ing. Marcelo Tosini
Intel 80386 Arquitectura Características generales Procesador de 32 bits Bus de direcciones de 32 bits : 4 Gbyte Bus de datos interno de 32 bits primer procesador de 32 bits de Intel 138 instrucciones
Más detallesLa Pila en los Procesadores IA-32 e Intel c 64
La Pila en los Procesadores IA-32 e Intel c 64 Alejandro Furfaro Ilustraciones de David Gonzalez Marquez (tnx a lot) Abril 2012 Abril 2012 1 / 44 Agenda 1 Funcionamiento Básico 2 Ejemplos de uso de pila
Más detallesARQUITECTURA INTERNA DEL µp8086
El µp 8086 es un dispositivo de 16 bits de datos y 20 bits de direcciones. Esta dividido en dos subprocesadores: EU (Unidad de Ejecución). Es la encargada de realizar todas las operaciones de control y
Más detallesSistemas Operativos Avanzados Ejercicios del tema 1: Gestión de memoria
UAH. Departamento de Automática. ATC-SOL http://atc1.aut.uah.es Ejercicio 1 Sea un sistema con gestión de memoria segmentada y capacidad máxima de direccionamiento, virtual y real, de 4 GB. El número de
Más detallesCapítulo 2. Sistemas de Asignación Dispersa de
Problemas Resueltos Capítulo 2. Sistemas de Asignación Dispersa de memoria. 1.- Notas y criterios para los problemas: -En las soluciones de los problemas se ha representado el resto de la división entera
Más detallesExamen de Arquitectura de Computadores
Examen de Arquitectura de Computadores Examen del primer parcial Ingeniería de Telecomunicación 25 de junio de 2002 El examen consta de dos partes: Normas PARTE PRIMERA (50 % de la calificación final)
Más detalles1.2.- EL MICROPROCESADOR.
1.2.- EL MICROPROCESADOR. El microprocesador es un circuito integrado que contiene algunos o todos los elementos necesarios para conformar una (o más) unidad central de procesamiento UCP, también conocido
Más detallesContenido. Paginación. Características de la Paginación y la Segmentación. Cómo se ejecuta un programa? Ventajas de particionar los procesos
Contenido Paginación Soporte de Hardware Traducción de direcciones en un sistema de paginación Tabla de páginas implementada como: Conjunto de registros En memoria principal Registros Asociativos Características
Más detallesArquitectura IA-32. Autor:Alejandro Furfaro
Arquitectura IA-32 1 Modos de Funcionamiento SMI# Modo Real Reset, o RSM Reset, o PE=0 Reset PE=1 SMI# Modo Protegido VM=0 VM=1 LME=1, y PG=1 Todo un tema RSM Modo IA-32e SMI# Modo Mantenimiento del sistema
Más detallesControlador de Floppy Disk - DMA
Controlador de Floppy Disk - DMA Alejandro Furfaro Progrmación Sistemas Operativos 12 de Mayo de 2011-1c2011 Alejandro Furfaro (PSO - DC) Controlador de Floppy Disk - DMA 12 de Mayo de 2011 1 / 19 Que
Más detallesUniversidad de Los Andes Escuela de Ingeniería de Sistemas Departamento de Computación Arquitectura de Computadores. Clase 24
Universidad de Los Andes Escuela de Ingeniería de Sistemas Departamento de Computación Arquitectura de Computadores Clase 24 Semestre B-2010 Ícaro Alzuru C. AGENDA Memoria Virtual Memory Management Unit
Más detallesPROCESADORES. Existen 3 tipos de procesadores: DE GALLETA, DE PINES Y DE CONTACTO. DE GALLETA: se utilizaban en las board en los años 80 y 90.
PROCESADORES TIPOS DE PROCESADORES. Existen 3 tipos de procesadores: DE GALLETA, DE PINES Y DE CONTACTO DE GALLETA: se utilizaban en las board en los años 80 y 90. DE PINES: reemplazaron los procesadores
Más detallesEjercicios sobre gestión de memoria
Boletín 6 Ejercicios sobre gestión de memoria July 15, 2016 1. Sea un sistema que emplea un mecanismo de paginación para gestionar la memoria. Las páginas son de 2 KB y una entrada de la tabla de páginas
Más detallesModo Real vs Modo Protegido. Pasaje a modo protegido
Bootloader Se inicia el equipo, se ejecuta el BIOS, corre los POST, se copia el bootloader en la posición 0x1000, se copia el archivo kernel.bin a la pos 0x1200, se salta y se ejecuta el kernel Modo Real
Más detallesArquitectura (Procesador familia 80 x 86 )
Arquitectura (Procesador familia 80 x 86 ) Diseño de operación Basada en la arquitectura Von Newman Memoria CPU asignadas direcciones I / O BUS: Es un canal de comunicaciones Bus de direcciones: Contiene
Más detallesBasado en S.O. de William Stallings / 5ed. y S.O. de Jesús Carretero (y otros). Universidad Simón Bolívar
Departamento de Electrónica y Circuitos EC3731 Arquitectura del Computador II Prof. Osberth De Castro Prof. Juan C. Regidor Necesidades de memoria en S.O. La multiprogramación requiere la convivencia de
Más detallesConcepto de memoria virtual
Concepto de memoria virtual Problema: necesidad de programas mayores que la memoria física. 1ª solución: OVERLAYS (solapamientos, superposiciones) El programador divide los programas en partes que caben
Más detallesGuía práctica lenguaje ensamblador
Guía práctica lenguaje ensamblador (c) Francisco Charte Ojeda Introducción Qué es el lenguaje ensamblador? Aplicaciones de la programación en ensamblador El lenguaje ensamblador de los x86 8, 16, 32 y
Más detallesArquitectura IA-32 Pila. Autor:Alejandro Furfaro
Arquitectura IA-32 Pila 1 Cuando se usa la pila? Cuando llamamos a una subrutina desde un programa en Assembler, mediante la instrucción CALL Cuando el hardware mediante la interfaz adecuada envía una
Más detallesMODOS DE DIRECCIONAMIENTO
MODOS DE DIRECCIONAMIENTO Modos de Direccionamiento El acceso a los datos contenidos en memoria se realiza a través del bus de direcciones, de forma que la anchura de éste nos determinará la capacidad
Más detallesIntel 386. Alejandro L. Grosso. IA-32. UNSL p. 1
Alejandro L. Grosso. IA-32. UNSL. 2013 p. 1 Intel 386 El i386 ofrece una arquitectura de 32-bits: Registros de 32-bits. Direcciones de 32-bits. Un conjunto completo de instrucciones de 32-bits. Es compatible
Más detallesOrganización de Procesadores
Organización de Procesadores Introducción Alejandro Furfaro Agosto de 2014 Alejandro Furfaro Organización de Procesadores Agosto de 2014 1 / 21 Temario 1 Tecnología de Integracion 2 Arquitectura de Computadores
Más detallesConmutación de Tareas
Conmutación de Tareas Conmutación de tareas Expira el tiempo de ejecución asignado por el procesador a la tarea N El procesador almacena en memoria el estado de máquina (contexto) de la tarea N. El procesador
Más detallesAdministración de memoria
: Ejercicios DC - FCEyN - UBA Sistemas Operativos, 2c-2014 : Ejercicios En un SO tenemos varios procesos compartiendo un recurso, la memoria, necesitamos algo que la administre... : Ejercicios En un SO
Más detallesUn. VIII. Generación de Código Objeto
Un. VIII. Generación de Código Objeto 8.1 Lenguaje Máquina Es el que proporciona poca o ninguna abstracción del microprocesador de un ordenador. El lenguaje máquina solo es entendible por las computadoras.
Más detallesGestión de Memoria e Interrupciones en modo protegido
Gestión de Memoria e Interrupciones en modo protegido Acceso a la memoria en MP Para acceder a la memoria los segmentos seguirán trabajando con segmentos, de manera similar a como lo hacen en modo real.
Más detallesArquitectura de Computadores I. Sistema de memoria 3 (Solución): Segmentación + Bancos
Universidad del País Vasco Facultad de Informática Departamento de Arquitectura y Tecnología de Computadores Arquitectura de Computadores I Sistema de memoria 3 (Solución): Segmentación + Bancos En un
Más detallesMemoria virtual Ejercicios resueltos
Memoria virtual Ejercicios resueltos Ejercicio 1. Sea un computador de 20 bits con memoria virtual paginada con páginas de 1 KB y un total de memoria física de 256 KB. Se pide, de forma razonada y breve:
Más detallesNombre del estudiante: Gustavo Antonio González Morales. Nombre del trabajo: Tarea 2. Investigación sobre Paginación y Segmentacion.
Nombre del estudiante: Gustavo Antonio González Morales. Nombre del trabajo: Tarea 2. Investigación sobre Paginación y Segmentacion. Fecha de entrega: 10 de Mayo de 2013. Campus: Villahermosa. Carrera:
Más detallesCuestiones y Problemas de Gestión de Memoria
y Problemas de Gestión de Memoria Primera Parte .- Introducción a la gestión de memoria 1. Cite tres ventajas ofrecidas por las bibliotecas de enlace dinámico cuando se las compara con las bibliotecas
Más detallesMapeo en el P 8086 de Intel
Mapeo en el P 8086 de Intel Ing. Silvia Domizi Ing. Diego Alegrecci Mapeo Microprocesador 8086 1 Introducción Mapeo Microprocesador 8086 2 Mapeo Mapear un dispositivo, es asignarle un intervalo definido
Más detallesAdministración de Memoria
Sistemas Operativos Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 30 de abril de 2015 MMU Unidad de Gestión de Memoria (MMU): Componente del sistema operativo
Más detallesSistema de memoria. Introducción
Sistema de memoria Introducción Memorias de acceso aleatorio: Apropiadas para la memorización a largo plazo de programas. Grandes y lentas. Organización: n: líneas de direcciones. m: tamaño de palabra.
Más detallesTema 5.2: Segmentación y modos de direccionamiento
Tema 5.2: Segmentación y modos de direccionamiento Segmentación Modos de direccionamiento Direccionamiento relativo Instrucciones de desplazamiento Instrucciones lógicas Ejemplo de acceso a una cadena
Más detallesESTRUCTURA DE MICROPROCESADORES
ESTRUCTURA DE MICROPROCESADORES La arquitectura IA32 Profesor Ing. Johan Carvajal Godínez AGENDA DE LA CLASE 1. Conceptos básicos 2. La arquitectura IA32 3. Evolución de los microprocesadores Intel 4.
Más detallesCómo Direccionar Más Allá del Primer MegaByte en el Modo Real de las PC
Cómo Direccionar Más Allá del Primer MegaByte en el Modo Real de las PC M. en C. Gustavo A. Mas Levario Profesor e Investigador del CINTEC- IPN. L La finalidad de este artículo es describir el método a
Más detallesUnidad Nº II Capacidad de la unidad central. de procesamiento. Instituto Universitario Politécnico. Santiago Mariño
Instituto Universitario Politécnico Santiago Mariño Unidad Nº II Capacidad de la unidad central de procesamiento Organización de instrucción de máquina Cada instrucción requiere la información que necesita
Más detallesGESTION DE LA MEMORIA
GESTION DE LA MEMORIA SISTEMAS OPERATIVOS Generalidades La memoria es una amplia tabla de datos, cada uno de los cuales con su propia dirección Tanto el tamaño de la tabla (memoria), como el de los datos
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras (Cód. 5561) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Dana K. Urribarri AC 2016 1 Memoria Virtual Dana K. Urribarri AC 2016 2 Memoria Virtual Arquitectura 32 bits:
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesProcesadores IA-32 e Intel R 64 Gestión de Interrupciones
Procesadores IA-32 e Intel R 64 Gestión de Interrupciones Alejandro Furfaro Abril 2012 Alejandro Furfaro () Procesadores IA-32 e Intel R 64 Gestión de Interrupciones Abril 2012 1 / 1 Agenda Alejandro Furfaro
Más detalles1. Para qué sirve un Descriptor de Dispositivo? Qué funciones del sistema operativo acceden a ellos y para qué?
1 2 3 4 5 6 7 8 Sistemas Operativos II Junio 2008 Nombre: Problema 1 [1,5 puntos] ITIS Castellano 1. Para qué sirve un Descriptor de Dispositivo? Qué funciones del sistema operativo acceden a ellos y para
Más detallesTema 5: La pila, las macros y los procedimientos
Tema 5: La pila, las macros y los procedimientos S La pila S Las macros S Definición de procedimientos S Tipos de procedimientos: NEAR y FAR S Paso de parámetros a un procedimiento S Mediante registros
Más detallesEl microprocesador 80386
Page 1 of 24 por Dario Alejandro Alpern Página principal del sitio de Darío See Site in English Alpern ELECTRÓNICA >> Microprocesadores Intel Descargas MATEMÁTICAS >> Calculadoras Teoría de Números Problemas
Más detallesEJERCICIOS DE MEMORIA:
EJERCICIOS DE MEMORIA: 1) Un sistema realiza una gestión de memoria virtual mediante paginación por demanda, con la memoria dividida en cinco marcos de 512 posiciones cada uno. En un momento determinado,
Más detallesESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES I. Tema X Modos de Direccionamientos
ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES I Tema X Modos de Direccionamientos TEMA 10. Modos de direccionamiento 10.1 Justificación de los modos de direccionamiento 10.2 Descripción de los modos de direccionamiento
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Arquitectura de Ordenadores Tutor: Antonio Rivero Cuesta Unidad Didáctica 2 Estructura de un Computador Tema 7 Modos de Direccionamiento Tanto las instrucciones que forman
Más detallesInicio. memoria CPU BIOS. dispositivos. memoria auxiliar
Inicio 0 Presionamos el botón de encendido, la circuitería del mother da alimentación al microprocesador y arranca el sistema 0 memoria 1 El CPU comienza a ejecutar el BIOS (Basic Input Output System),
Más detallesSistemas Operativos II CONVOCATORIA ORDINARIA 8 de septiembre de 2000 Escuela Universitaria de Informática / Facultad de Informática FIRMA
Sistemas Operativos II CONVOCATORIA ORDINARIA 8 de septiembre de 2000 Escuela Universitaria de Informática / Facultad de Informática APELLIDOS DNI EUI/ FI NOMBRE FIRMA?? No desgrape las hojas.?? Conteste
Más detallesModos de Direccionamiento
Arquitectura de Ordenadores Modos de Direccionamiento del Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Modos de Direccionamiento ADM-1
Más detallesAdministración de memoria
DC - FCEyN - UBA Sistemas Operativos, 2c-2013 Responsabilidades de la unidad de gestión de memoria (MMU) Tipos de direcciones Problemas que debe manejar Capacidad de direccionamiento vs. capacidad de memoria
Más detallesAdministración de Memoria
Sistemas Operativos Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 22 de septiembre de 2016 Administración de memoria Administrador de Memoria (Memory
Más detallesLectura y escritura de un caracter
Lectura y escritura de un caracter Trabajando con cadenas en Debug Herramientas Entorno Dos y Windows Masm es el ensamblador mas usado en DOS y Windows, desarrollado por Microsoft, puede utilizarse para
Más detallesArquitectura IA-32. Ing. Marcelo Doallo. Marzo 2013
Marzo 2013 Antecedentes Año 1978: Se lanza la familia iapx86 Procesador 8086: 16 bits 8 meses después: Procesador 8088. Ídem 8086 pero bus externo = 8 bits Compromiso público de compatibilidad ascendente
Más detallesArquitectura Interna del 8088
Arquitectura Interna del 8088 Intel diseñó el 8088/8086 para realizar al mismo tiempo las principales funciones internas de transferencia de datos y búsqueda de instrucciones. Para conseguir esto, el 8088
Más detallesSistemas de Computación Memoria. 2º Semestre, 2008 José Miguel Rubio L.
Sistemas de Computación Memoria 2º Semestre, 2008 José Miguel Rubio L. jose.rubio.l@ucv.cl http://www.inf.ucv.cl/~jrubio Técnicas de Administración de Memoria 2 Al administrar la memoria física, ocurren
Más detallesTema 7: Memoria Virtual.
Objetivos: Tema 7: Memoria Virtual. Analizar la necesidad de introducir el mecanismo de memoria virtual en un computador. Estudiar el funcionamiento de la memoria virtual paginada y las alternativas de
Más detallesEstructura de Computadores: Tema 1. Introducción. Índice. Arquitectura del i8086
Estructura de Computadores: Tema 1 El procesador Introducción Estudiaremos la arquitectura del procesador i8086 (CPU, registros,...), su gestion de la memoria y su conjunto de instrucciones. Programaremos
Más detallesTema 6. Segmentación y modos de direccionamiento
Tema 6. Segmentación y modos de direccionamiento Laboratorio de Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 21 Índice Segmentación Modos de direccionamiento
Más detallesDigital III. El Microprocesador i80c86
Digital III El Microprocesador i80c86 Pinout del Microprocesador i80c86 ADDRESS / DATA Bus Oscilador a Cristal Decodificador de Instrucciones & Unidad de Control Bus de direcciones / Datos (Multiplexado)
Más detallesMEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
Más detallesAprendiendo Sistemas Operativos: Programación de Procesadores de Arquitectura IA-32
Aprendiendo Sistemas Operativos: Programación de Procesadores de Arquitectura IA-32 Este documento forma parte de la serie Aprendiendo Sistemas Operativos y sirve como una introducción a los aspectos básicos
Más detallesNXA FUNCIONES PARA EXTRACCIÓN DE DATOS
NXA FUNCIONES PARA EXTRACCIÓN DE DATOS 4.6.5. Información general acerca de las funciones nxa de LUA para extraer datos: nxa.lowbyte Obtener el byte menos representativo del valor de entrada. Número: byte
Más detallesINFORME MEMORIA CACHE Y MEMORIA VIRTUAL.
AIEP PROGRAMACIÓN COMPUTACIONAL FUNDAMENTOS DE PROGRAMACIÓN INFORME MEMORIA CACHE Y MEMORIA VIRTUAL. Por:Diego Menéndez Introducción. Ante la inmensa velocidad de los procesadores que a medida del tiempo
Más detallesModelo del Pentium para el Programador de Aplicaciones
Lección 7 Modelo del Pentium para el Programador de Aplicaciones LECCIÓN 7-1 LECCIÓN: VII 7.1.- Programador de sistemas y programador de aplicaciones... 2 7.1.1.- Programador de aplicaciones... 2 7.1.2.-
Más detallesProgramación en lenguaje ensamblador. Instrucciones básicas. Formatos. Direccionamientos
TEMA 33 Programación en lenguaje ensamblador. Instrucciones básicas. Formatos. Direccionamientos Mª Luisa Garzón Villar Cuerpo de Profesores de Enseñanza Secundaria Volumen II. Informática ÍNDICE SISTEMÁTICO
Más detallesFSO - ejercicios de gestión de memoria
FSO - ejercicios de gestión de memoria Esta es una lista de escenarios de uso de memoria no contigua (segmentada o paginada), en la que te planteamos algunos ejercicios que manejan los espacios de direcciones
Más detallesMEMORIA VIRTUAL. Curso 2008/2009 ECm2 - Memoria Virtual 1
MEMORIA VIRTUAL Curso 2008/2009 ECm2 - Memoria Virtual 1 Definición Gestión de memoria automática que da al programador la ilusión de que su espacio de direccionamiento no está limitado por el espacio
Más detallesCAPÍTULO 2. LOS MICROPROCESADORES 80x86
48 CAPÍTULO 2 LOS MICROPROCESADORES 80x86 2.1 EL 8086 2.1.1 ESTRUCTURA INTERNA Registros generales direcciones 20 bits AX, BX, CX, DX SP, BP, SI, DI datos 16 bits Registros de segmento bus datos 16 bits
Más detallesTema II. Descripción y control de procesos. UNED Manuel Fernández Barcell. Blog:
Tema II Descripción y control de procesos UNED Manuel Fernández Barcell http://www.mfbarcell.es Blog: http://prof.mfbarcell.es 2.2.1 CONCEPTO DE PROCESO Un programa es un archivo ejecutable que está en
Más detallesARREGLOS, PUNTEROS Y ASIGNACIÓN DINÁMICA DE MEMORIA
CAPÍTULO 3 ARREGLOS, PUNTEROS Y ASIGNACIÓN DINÁMICA DE MEMORIA Un arreglo, también llamado matriz (array), es un conjunto de elementos dispuestos secuencialmente, que contienen datos del mismo tipo. El
Más detallesEjercicio 1) Un sistema realiza una gestión de memoria virtual mediante
Ejercicio 1) Un sistema realiza una gestión de memoria virtual mediante paginación por demanda, con la memoria dividida en cinco marcos de 512 posiciones cada uno. En un momento determinado, se encuentran
Más detalles