EJERCICIOS DE MEMORIA:

Tamaño: px
Comenzar la demostración a partir de la página:

Download "EJERCICIOS DE MEMORIA:"

Transcripción

1 EJERCICIOS DE MEMORIA: 1) Un sistema realiza una gestión de memoria virtual mediante paginación por demanda, con la memoria dividida en cinco marcos de 512 posiciones cada uno. En un momento determinado, se encuentran en el sistema tres procesos, cada uno de ellos con el siguiente esquema de memoria lógica Proceso A Proceso B Proceso C A1 B1 C1 A2 B2 C2 A3 B3 C3 B4 C4 C5 Durante la ejecución de dichos procesos, se produce la siguiente secuencia de accesos a páginas, que dan lugar a la ocupación de memoria que se muestra: A1 A1 A2 B1 B2 B3 C1 C2 C3 C2 A2 A1 A2 B4 B1 C5 C4 t0 A1 A1 A2 A2 A2 A2 A2 A2 A2 A2 A2 A1 A2 A2 A2 A2 A2 t1 B1 B1 B3 B3 B3 B3 B3 B3 B3 B3 B3 B1 B1 B1 t2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B4 B4 B4 B4 t3 C1 C1 C3 C3 C3 C3 C3 C3 C3 C5 C5 t4 C2 C2 C2 C2 C2 C2 C2 C2 C2 C4 Qué algoritmo y qué estrategia de sustitución de páginas se ha utilizado. Justificar la respuesta indicando porqué no pueden ser ninguno de los otros algoritmos estudiados 2) En un sistema de gestión de memoria virtual mediante paginación por demanda se tiene un tamaño de página de 512 posiciones, una memoria virtual de 16 páginas (numeradas de 0 a 15) y una memoria física de 4 tramas (numeradas de 0 a 3). El contenido actual de la memoria libre para usuario es: Trama Contenido 0 Página 4 1 Página 9 2 Página 5 3 Página 1 a) Mostrar el contenido de la tabla de páginas b) Idem tras generar cada una de las siguientes direcciones lógicas (suponiendo que el algoritmo óptimo para el reemplazo de páginas): 0458H 066DH 0801H 026EH 0AD8H c) En la situación final del punto b) obtener las direcciones físicas equivalentes a las siguientes direcciones lógicas: 065CH 0353H 0A8CH d) Qué ocurre al referenciar la dirección lógica 0532H?

2 3) Tenemos un computador cuyo esquema de administración de memoria es segmentación paginada con paginación por demanda y se utiliza una política de reemplazo de páginas local. Sabemos que un proceso tiene los siguientes segmentos: Segmento 0 Segmento 1 Segmento 2 Segmento 3 Segmento 4 Pagina 0 Página 0 Página 0 Página 0 Página 0 Página 1 Página 1 Página 1 Página 1 Página 1 Página 2 Página 2 Página 2 Página 2 Página 2 Página 3 Página 3 Página 3 Página 4 Página 4 Página 5 Además, partiendo de un estado inicial en el que no tenía ninguna página cargada en memoria, ha generado las siguientes direcciones lógicas y como resultado de ellas sabemos las direcciones físicas con las que finalmente se ha accedido a memoria. Direcciones Lógicas Tipo Acceso Direcciones Físicas 00043H E 5243H 80AFCH L 70FCH 606B4H L 58B4H 60464H L 7064H 80693H E 5893H a) Cuántos marcos de memoria han sido asignados al proceso y cuáles son?. Cuál es el tamaño del marco de memoria?. Cuál es el número máximo de páginas que puede tener un segmento?. Cuál es el número de posiciones máximo que puede tener la memoria?. Justificar las respuestas. b) Dadas las siguientes direcciones lógicas que genera posteriormente el proceso, y suponiendo que se utiliza un algoritmo de reemplazo de páginas con bits de referenciado y modificado. Indicar las direcciones físicas a las que se accede. Direcciones Lógicas 40764H 0018CH 806DCH 202C3H 815C7H Tipo Acceso L E L E E NOTA: El sistema operativo pone periódicamente los bits de referenciado de todas las páginas a cero: Cada cuatro accesos a memoria y justo después del cuarto.

3 4) Tenemos un computador que utiliza un esquema de administración de memoria de paginación por demanda. El número máximo de páginas de un proceso es de 64, el número de marcos de memoria de 16 y el tamaño de la palabra en memoria de 16 bits. Dada una secuencia de direcciones lógicas generadas por un proceso, se conoce el estado de la tabla de páginas del proceso después de cada acceso a memoria, siendo el que figura a continuación. El bit V/I es el bit de válido inválido, el bit R es el de referenciado y el bit M el de modificado. También se indica la dirección física a la que se ha accedido como consecuencia de la dirección lógica usada. 1) Página V/I R M 2) Página V/I R M 0 3h v h v I 1 i 2 I 2 Ah v h v h v I 4 i 5 Ah v i 6 I 6 i 7 Fh v Fh v 1 0 Dirección Física: 1EF1h Dirección Física: 1554h 3) Página V/I R M 4) Página V/I R M 0 3h v h v Ah v Ah v i 3 i 4 5h v h v Fh v Fh v 1 0 Dirección Física: 0A33h Dirección Física: 15BAh 5) Página V/I R M 6) Página V/I R M 0 3h v h v Ah v Ah v i 3 i 4 5h v h v Fh v Fh v 1 0 Dirección Física: 0B6Bh Dirección Física: 0635h 7) Página V/I R M 8) Página V/I R M 0 3h v h v Ah v Ah v Fh v i 4 5h v h v i 7 Fh v 1 0 Dirección Física: 1E66h Dirección Física: 1FC7h a) Calcular las direcciones lógicas de memoria que se han utilizado e indicar qué tipo de acceso se ha realizado a memoria, de lectura, de escritura, o es posible que haya sido cualquiera de los dos.

4 b) Cuál es el tamaño máximo que puede tener un proceso en este sistema?, cuál es el tamaño de la memoria del ordenador?, cuál es el tamaño de las páginas?, Y de los marcos?. c) Es posible que se haya empleado el algoritmo óptimo para reemplazar páginas?. Justificar la respuesta. d) Es posible que se haya empleado el algoritmo que utiliza los bits de referenciado y modificado para reemplazar páginas?. Justificar la respuesta. En la situación 1), qué pagina llevaba más tiempo cargada en memoria, la 3 ó la 5. 5) En un determinado sistema informático se utiliza un esquema de paginación por demanda. El número máximo de páginas de un proceso es de 64, el número de marcos de memoria de sistema 16 y el tamaño de la palabra en memoria es de 16 bits. Para un determinado proceso se conoce la siguiente información. Su número de páginas es de 5, su tamaño de 70Kbytes, en un determinado momento la configuración de su tabla de páginas es la dada por la figura 1) y en dicho momento se sabe que la fragmentación interna del proceso es de 10Kbytes. A partir de dicha situación 1), el proceso genera una serie de direcciones lógicas. Para cada dirección lógica se sabe el número de página utilizado por el proceso y la dirección física con la que finalmente se accedió a memoria 2)-8). Se pide: 1) Página V/I R M 0 3h V I 2 I 3 I 4 Fh V 0 0 2) Página: 3, DF: 2AA0h 6) Página: 4, DF: 2A49h 3) Página: 1, DF: 893h 7) Página: 2, DF: FCFh 4) Página: 2, DF: DC6h 8) Página: 3, DF: 3C9Fh 5) Página: 0, DF: 3384h a) Calcular las direcciones lógicas que ha utilizado el proceso. b) Dibujar el estado de la tabla de páginas después de cada acceso a memoria. c) Cuál es el tamaño máximo que puede tener un proceso en este sistema?, Cuál es el tamaño de las páginas?, Y de los marcos?. 6) Tenemos un computador que utiliza un sistema de administración de memoria de paginación por demanda. El número de páginas de un proceso es de 64, el número de marcos de memoria de 16 y el tamaño de la palabra de memoria de un byte. Dada una secuencia de direcciones lógicas generadas por un proceso A, se sabe que el estado de la tabla de páginas del proceso después de cada acceso a memoria es el que figura a continuación. También se indica la dirección física de memoria a la que se ha accedido, como consecuencia de la dirección lógica usada (inicialmente el proceso no tiene ninguna página cargada en memoria). 1) Página Nº 2) Página Nº 0 i 0 Ah v 2 i 2 i 3 i 3 i 4 i 4 i 5 5h v 5 5h v 7 i 7 i 1) Dirección Física: 280h 2) Dirección Física 52Ch

5 3) Página Nº 4) Página Nº 0 Ah v 0 Ah v 1 Ch v 1 Ch v 2 i 2 i 3 i 3 5h v 4 i 4 i 5 5h v 5 i 7 i 7 i 3) Dirección Física: 671h 4) Dirección Física: 2AEh 5) Página Nº 6) Página Nº 0 Ah v 0 i 1 Ch v 1 Ch v 2 i 2 i 3 5h v 3 5h v 4 i 4 i 7 i 7 Ah v 5) Dirección Física: 655h 6) Dirección Física: 527h 7) Página Nº 0 i 1 Ch v 2 i 3 i 4 5h v 5 i 6 i 7 Ah v 7) Dirección Física: 2E1h a) Calcular en hexadecimal las direcciones lógicas que han sido generadas por el proceso. b) Cuál es el tamaño de las páginas, marcos y de la memoria lógica del ordenador?. Cuáles son los algoritmos de reemplazo de páginas que pueden haberse empleado?. 7) Describir detalladamente como funcionan los siguientes algoritmos de reemplazo de páginas para administración de memoria virtual. 1.- Algoritmo FIFO. 2.- Algoritmo Óptimo. 3.- Algoritmo de la Segunda Oportunidad. 4.- Algoritmo usando bits de referenciado y modificado.

6 b) Supongamos que tenemos un proceso para el que se han asignado tres marcos de memoria, que inicialmente no tiene ninguna página cargada en memoria, y que realiza los siguientes accesos a páginas en los que se especifica si es para escritura o lectura: Página Tipo de Acceso E. L. L. E. L. E. L. E.: L.: Significa acceso para escritura. Significa acceso para lectura. Indicar cuales son las páginas que tendrá el proceso cargadas en memoria después de cada acceso, para los cuatro casos de algoritmos de reemplazo de páginas del apartado a). Suponiendo que el sistema operativo pone a cero los bits de referenciado de todas las páginas cada cuatro accesos a memoria del proceso. (Justo después del cuarto pone los bits de referenciado a cero). NOTA: En el caso 4, (algoritmo usando bits de referenciado y modificado), si hay casos en los que no se puede elegir una sola página, usa FIFO para decidir entre las páginas candidatas. 8) Se tiene un sistema de gestión de memoria virtual con paginación por demanda con 2Kbytes de memoria central y con un tamaño de página de 512 bytes. En un momento determinado se tienen tres procesos en el sistema Pa, Pb y Pc. Si se produce la siguiente secuencia de direccionamientos lógicos: 1) Pa, ) Pb, ) Pa, ) Pc, ) Pc, ) Pc, ) Pb, ) Pa, ) Pa, ) Pc, ) Pc, ) Pc, 1250 Obtener el diagrama de ocupación de memoria central, suponiendo un algoritmo de reemplazo de página óptimo, en los siguientes casos: a. Utilizando una política de reemplazo global. b. Utilizando una política de reemplazo local. 9) Un computador posee una memoria central de 2 Mbytes. El sistema operativo utiliza 640 Kb de la parte baja de dicha memoria. El resto de memoria es distribuida entre diversos procesos que se ejecutan utilizando un esquema de segmentación paginada con paginación por demanda. Cada proceso puede tener un máximo de 8 segmentos con un máximo de 64 páginas cada uno. Las páginas son de 32 kb. Los procesos A, B, y C presentan la siguiente segmentación: A B C Segmento Tamaño Tamaño Tamaño 0 70 Kb 110 Kb 82 Kb 1 18 Kb 56 Kb 40 Kb 60 Kb 22 Kb Durante la ejecución de dichos procesos, se produce la siguiente secuencia de accesos a páginas, que dan lugar a la ocupación de memoria que se muestra. Las referencias se indican según la siguiente sintaxis (proceso, segmento, página): Referencias nº trama (C,1,1) (C,2,0) (A,0,1) (A,0,2) (B,0,1) (C,1,0) (A,1,0) 2B (A,0,1) (A,0,1) (A,0,1) (A,0,1) (A,1,0) 2D (A,0,2) (A,0,2) (A,0,2) (A,0,2) 1C (B,0,1) (B,0,1) (B,0,1) 1D 0E (C,1,1) (C,1,1) (C,1,1) (C,1,1) (C,1,1) (C,1,0) (C,1,0) 0F (C,2,0) (C,2,0) (C,2,0) (C,2,0) (C,2,0) (C,2,0)

7 Referencias nº trama (A,0,2) (B,0,2) (B,0,3) (B,0,1) (A,2,0) (A,0,2) 2B (A,1,0) (A,1,0) (A,1,0) (A,1,0) (A,2,0) (A,2,0) 2D (A,0,2) (A,0,2) (A,0,2) (A,0,2) (A,0,2) (A,0,2) 1C (B,0,1) (B,0,1) (B,0,1) (B,0,1) (B,0,1) (B,0,1) 1D (B,0,2) (B,0,3) (B,0,3) (B,0,3) (B,0,3) 0E (C,1,0) (C,1,0) (C,1,0) (C,1,0) (C,1,0) (C,1,0) 0F (C,2,0) (C,2,0) (C,2,0) (C,2,0) (C,2,0) (C,2,0) a) qué estrategia de sustitución de páginas se ha utilizado? Justificar la respuesta indicando porque no pueden ser ninguno de los otros algoritmos estudiados. b) Indicar el estado de las tablas de páginas de cada proceso al final de dicha secuencia de referencias. Cuál es la fragmentación externa e interna que existe en ese momento? c) Calcular las direcciones lógicas generadas por el proceso A cuando se acceden a las direcciones físicas que se indican y que provocan que la tabla de páginas para dicho proceso quede en la situación mostrada tras cada acceso (se parte de la situación que se muestra en la primera tabla de páginas). Tabla de páginas inicial Nº Bit Bit de 2D h 0 0= no presente 2B h 1 1=presente 2B h 0 2D h 0 2D h 1 2B h 0 Nº Bit Nº Bit 2D h 0 2D h 0 2B h 0 2B h 1 2B h 0 2B h 0 2B h 1 2B h 1 2D h 1 2D h 0 2B h 0 2D h 1 1) Dirección Física: 1594BF h 2) Dirección Física 1683AE h Nº Bit Nº Bit 2B h 1 2B h 1 2B h 0 2B h 0 2B h 0 2D h 1 2B h 0 2B h 0 2D h 0 2D h 0 2D h 1 2D h 0 3) Dirección Física: 15BC31 H 4) Dirección Física 168D77 h

Ejercicios Jerarquía de Memoria

Ejercicios Jerarquía de Memoria Ejercicios Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria caché CPU cache Memoria principal 2. Memoria

Más detalles

Capítulo 2. Sistemas de Asignación Dispersa de

Capítulo 2. Sistemas de Asignación Dispersa de Problemas Resueltos Capítulo 2. Sistemas de Asignación Dispersa de memoria. 1.- Notas y criterios para los problemas: -En las soluciones de los problemas se ha representado el resto de la división entera

Más detalles

B3 A2 B3 B2 C1 A2 B3 B2 C1 C2 B1 A2 B1 B2 A2 A2 B3 A2 B3 B2 A2 B3 B2 A2 B1 B2 B3 B4 C1 C2 B3 B2 C3

B3 A2 B3 B2 C1 A2 B3 B2 C1 C2 B1 A2 B1 B2 A2 A2 B3 A2 B3 B2 A2 B3 B2 A2 B1 B2 B3 B4 C1 C2 B3 B2 C3 Ejercco ) Un sstema realza una gestón de memora rtual medante pagnacón por demanda, con la memora ddda en cnco marcos de poscones cada uno. En un momento determnado, se encuentran en el sstema tres procesos,

Más detalles

MEMORIA EJERCICIO 1 EJERCICIO 2

MEMORIA EJERCICIO 1 EJERCICIO 2 MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W

Más detalles

Problemas Resueltos. Tema 3. Gestión de Memoria. Gestión de memoria: Asignación contigua

Problemas Resueltos. Tema 3. Gestión de Memoria. Gestión de memoria: Asignación contigua Problemas Resueltos Gestión de memoria: Asignación contigua 1. Se tiene un sistema de particiones múltiples con un soporte hardware basado en la técnica de registros base y límite. Dado un programa P que

Más detalles

Sistemas Operativos II Capítulo 3. Memoria Virtual. 2.- NOTA GENERAL: Tema 3 Gestión de memoria: memoria virtual.

Sistemas Operativos II Capítulo 3. Memoria Virtual. 2.- NOTA GENERAL: Tema 3 Gestión de memoria: memoria virtual. Problemas Resueltos Capítulo. Memoria Virtual. 1.- Notas y criterios para los problemas: -En las soluciones de los problemas se ha representado la división entera por div y el resto de la división entera

Más detalles

Administración de Memoria.

Administración de Memoria. Administración de Memoria. Sistemas Operativos Tema. Sistemas Operativos (IS) Tema Administración de memoria. Jerarquía de memoria: Registros CPU del procesador Caché (memoria rápida) Memoria principal

Más detalles

Memoria Virtual. Memoria Virtual

Memoria Virtual. Memoria Virtual Memoria Virtual DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 Memoria Virtual Define la relación entre memoria principal y memoria secundaria Permite crear la ilusión de una memoria principal de

Más detalles

Ejercicios de Arquitectura de Computadoras

Ejercicios de Arquitectura de Computadoras Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad

Más detalles

Administración de la memoria

Administración de la memoria Administración de la memoria 1 Administración de la Memoria Funciones: - administrar el recurso memoria realizando la asignación del mismo a los procesos - proveer mecanismos que eviten la interferencia

Más detalles

CPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.

CPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria

Más detalles

Soluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas

Soluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas Tema 5. Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 28-29 Tema 5 Hoja: 2 / 36 Tema 5 Hoja: 3 / 36 Base teórica La memoria es el lugar en

Más detalles

Respuestas al Problemario Memoria Cache

Respuestas al Problemario Memoria Cache Respuestas al Problemario Memoria Cache 1. Para la traza de direcciones dada a continuación, calcule la tasa de aciertos suponiendo una memoria caché (mapeo directo) de cuatro líneas de ocho bytes de longitud

Más detalles

ESTRUCTURA DE COMPUTADORES PROBLEMAS DEL TEMA 1

ESTRUCTURA DE COMPUTADORES PROBLEMAS DEL TEMA 1 7.- Un memoria tiene 16 Mbytes de capacidad con palabras de 32 bits y trabaja con una memoria caché de 256 Kb dividida en 256 bloques agrupados en conjuntos de 2. a. Cuántos bits hay en cada uno de los

Más detalles

Resolución de los Ejercicios de la Hoja 4

Resolución de los Ejercicios de la Hoja 4 Resolución de los Ejercicios de la Hoja 4 José Miguel Montañana Aliaga. Fernando Castro Rodríguez. Francisco Tirado Fernández. Dpto. de Arquitectura de Computadores y Automática Facultad de Informática.

Más detalles

Tema 6. Administración de memoria

Tema 6. Administración de memoria Tema 6. Administración de memoria 1. Gestión de memoria real 2. Gestión de memoria virtual 1 1. Gestión de memoria real Ordenadores cada vez con más memoria Programas que cada vez ocupan más Gestor de

Más detalles

Arquitectura de Computadores. Apellidos, Nombre:

Arquitectura de Computadores. Apellidos, Nombre: No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción

Más detalles

Ejercicios del tema 5. Jerarquía de de Memoria

Ejercicios del tema 5. Jerarquía de de Memoria Ejercicios del tema 5. Jerarquía de de Memoria Ejercicio 1. Considere un computador de 32 bits con una caché de 64 KB asociativa por conjuntos de 4 vías y un tiempo de acceso de 4 ns. El tamaño de la línea

Más detalles

Ejercicios de GESTION DE MEMORIA

Ejercicios de GESTION DE MEMORIA Ejercicios de GESTION DE MEMORIA Ejercicio 1 Sea un computador que dispone de 36 MB de memoria principal y cuyo sistema operativo ocupa 4 MB sin incluir las estructuras necesarias para el gestor de memoria.

Más detalles

ADMINISTRACION DE LA MEMORIA. En memoria 1 solo proceso Desventajas:

ADMINISTRACION DE LA MEMORIA. En memoria 1 solo proceso Desventajas: ADMINISTRACION DE LA MEMORIA Función del Administrador de Memoria Registra qué parte de memoria está libre y ocupada Asigna y libera espacio en memoria a los procesos Administra el intercambio entre la

Más detalles

Capítulo 1. Sistemas de Asignación Contigua Basados en Particiones

Capítulo 1. Sistemas de Asignación Contigua Basados en Particiones Problemas Resueltos Capítulo 1. Sistemas de Asignación Contigua Basados en Particiones 1.- Notas y criterios para los problemas 2.- NOTA GENERAL: Tema 1 Introducción a la gestión de memoria. 3.- Problemas

Más detalles

Organización de computadoras. Clase 11. Universidad Nacional de Quilmes. Lic. Martínez Federico

Organización de computadoras. Clase 11. Universidad Nacional de Quilmes. Lic. Martínez Federico Organización de computadoras Clase 11 Universidad Nacional de Quilmes Lic. Martínez Federico Qué vimos? Mascaras Qué vimos? Qué vimos? Mascaras Repeticiones controladas Qué vimos? Mascaras Repeticiones

Más detalles

Procesos y Memoria. Administración de Memoria 26/10/2010 SISTEMAS OPERATIVOS

Procesos y Memoria. Administración de Memoria 26/10/2010 SISTEMAS OPERATIVOS SISTEMAS OPERATIVOS Administración de Memoria Organización Lógica de la Memoria La memoria principal es un arreglo de palabras o bytes, cada uno de los cuales tiene una dirección (espacio de direcciones).

Más detalles

ARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. Problemas de Gestión de Memoria.

ARQUITECTURA DE COMPUTADORES. 2º INGENIERÍA INFORMÁTICA. Problemas de Gestión de Memoria. ARQUITECTURA DE COMPUTADORES 2º INGENIERÍA INFORMÁTICA Problemas de Gestión de Memoria 1 Se tiene un procesador de tamaño de palabra 16 bits con un espacio de direcciones de 2 16 posiciones de memoria

Más detalles

Redes de Computadores - Problemas y cuestiones

Redes de Computadores - Problemas y cuestiones Redes de Computadores - Problemas y cuestiones Cuestiones: ARP y direcciones IP 1. Convierte la dirección IP cuya representación hexadecimal es C22F1582 a notación decimal con puntos. 2. Interpreta las

Más detalles

Tema 20 Gestión de memoria

Tema 20 Gestión de memoria Tema 20 Gestión de memoria Índice INTRODUCCIÓN 1 REQUISITOS DE LA GESTIÓN DE MEMORIA 2 ESTRUCTURA DE LA MEMORIA EN SO SIN MEMORIA VIRTUAL 2 Recubrimiento 3 MEMORIA VIRTUAL 4 Funcionamiento 4 Soporte del

Más detalles

Ejercicio * N N X X X X X X X X X X X X X X X X X X X X

Ejercicio * N N X X X X X X X X X X X X X X X X X X X X Se envía a través de una conexión RS232 8N1 de 9600 baudios una trama de datos que debe ser recibida por una PC. La trama tiene el siguiente formato : * N N X X X X X X X X X X X X X X X X X X X X Donde:

Más detalles

Memoria Cache. Departamento de Arquitectura de Computadores

Memoria Cache. Departamento de Arquitectura de Computadores Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas

Más detalles

1) Se dispone de un computador de 32 bits con la siguiente estructura:

1) Se dispone de un computador de 32 bits con la siguiente estructura: 1) Se dispone de un computador de 32 bits con la siguiente estructura: MP CPU CACHE DISCO1 DISCO2... DISCO n El sistema de memoria está formado por una Memoria principal cuyo tiempo de acceso es de 550nseg

Más detalles

Redes de Comunicaciones. Ejercicios de clase Tema 3

Redes de Comunicaciones. Ejercicios de clase Tema 3 Redes de Comunicaciones Ejercicios de clase Tema 3 Tema 3. Ejercicio Sobre un nivel de enlace que implanta el protocolo de bit alternante se añade un tercer nivel de aplicación que incluye una aplicación

Más detalles

Taller de Sistemas Operativos. Direccionamiento de Memoria 2012

Taller de Sistemas Operativos. Direccionamiento de Memoria 2012 Taller de Sistemas Operativos Direccionamiento de Memoria 2012 TSO Direccionamiento de Memoria - 2010 Agenda Arquitectura de memoria en x86 (IA-32). Direccionamiento en Linux. Arquitectura de memoria en

Más detalles

Gestión de Memoria. Gestión de Memoria. Requisitos de Gestión de Memoria

Gestión de Memoria. Gestión de Memoria. Requisitos de Gestión de Memoria Gestión de Memoria Gestión de Memoria Dividir la memoria para alojar múltiples procesos La memoria necesita ser asignada eficientemente para alojar tantos procesos como sea posible Capítulo 7 Requisitos

Más detalles

Tema 6 (II) Jerarquía de Memoria

Tema 6 (II) Jerarquía de Memoria Tema 6 (II) Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria cache Introducción: Acceso a bloque y principio

Más detalles

El subsistema de Memoria

El subsistema de Memoria El subsistema de Memoria Departament d Informàtica de Sistemes i Computadors E.P.S.Alcoi 1 Bloque Temático II: Arquitectura de Computadores Tema 3: Introducción a la arquitectura de un computador Tema

Más detalles

Mapeo en el P 8086 de Intel

Mapeo en el P 8086 de Intel Mapeo en el P 8086 de Intel Ing. Silvia Domizi Ing. Diego Alegrecci Mapeo Microprocesador 8086 1 Introducción Mapeo Microprocesador 8086 2 Mapeo Mapear un dispositivo, es asignarle un intervalo definido

Más detalles

Ejercicios de jerarquía de memoria

Ejercicios de jerarquía de memoria Ejercicios de jerarquía de memoria J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento

Más detalles

Examen de Estructura de Computadores ( ) Solución teoría

Examen de Estructura de Computadores ( ) Solución teoría Eamen de Estructura de Computadores (--) teoría ) Calcula las funciones de selección que determinan la ubicación de una ROM de K a partir de la dirección (CSrom), una RAM de 8K a partir de la dirección

Más detalles

SISTEMAS. UNIDAD VI Parte A ADMINISTRACION DE MEMORIA ING. AGUILERA SERGIO OMAR

SISTEMAS. UNIDAD VI Parte A ADMINISTRACION DE MEMORIA ING. AGUILERA SERGIO OMAR SISTEMAS OPERATIVOS UNIDAD VI Parte A ADMINISTRACION DE MEMORIA ING. AGUILERA SERGIO OMAR ESTRUCTURA DE MEMORIA CENTRAL Bus de Direcciones CPU v MMU n Bus de Datos Bus de Control 1 (r,w) m 2 n -1 palabras

Más detalles

SISTEMAS OPERATIVOS Y TCP/IP. - El Modelo de Referencia TCP/IP -

SISTEMAS OPERATIVOS Y TCP/IP. - El Modelo de Referencia TCP/IP - SISTEMAS OPERATIVOS Y TCP/IP - El Modelo de Referencia TCP/IP - Objetivos Describir el modelo de referencia TCP/IP Comparar el modelo TCP/IP con el modelo OSI Analizar el formato general del datagrama

Más detalles

PROBLEMAS TEMA 3: Unidad de Entrada/Salida

PROBLEMAS TEMA 3: Unidad de Entrada/Salida PROBLEMAS TEMA 3: Unidad de Entrada/Salida Problemas propuestos en examen 3.1 Un computador dispone de un canal multiplexor que controla 2 unidades de disco y 2 unidades de cinta. Las unidades de disco

Más detalles

Apartado TGR Puntuación. No Presentado. EXAMEN DE SISTEMAS OPERATIVOS (Grado en Ing. Informática) 17/1/2013.

Apartado TGR Puntuación. No Presentado. EXAMEN DE SISTEMAS OPERATIVOS (Grado en Ing. Informática) 17/1/2013. Apartado 1 2 3 4 5 TGR Puntuación No Presentado EXAMEN DE SISTEMAS OPERATIVOS (Grado en Ing. Informática) 17/1/2013. APELLIDOS Y NOMBRE:....................................................... Justificar

Más detalles

Sistemas Operativos Administración de la Memoria

Sistemas Operativos Administración de la Memoria UNIVERSIDAD INTERNACIONAL SAN ISIDRO LABARDOR Escuela de Ingeniería en Sistemas Sistemas Operativos Administración de la Memoria Cuatrimestre II-2006 Recopilado por Ing. Fernely Artavia Fallas INTRODUCCIÓN

Más detalles

Organización lógica Identificación de bloque

Organización lógica Identificación de bloque Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que

Más detalles

Ejercicios del tema 4. El procesador

Ejercicios del tema 4. El procesador jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes

Más detalles

Relación de Problemas I

Relación de Problemas I Relación de Problemas I 352) $1'5e6 52/'È1 $5$1'$ 1. Realizar el cálculo del tiempo que transcurre durante la ejecución del bloque de instrucciones sombreado, en función del contenido de los registros

Más detalles

Area Académica: Sistemas Computacionales. Tema: Elementos de diseño de memoria caché

Area Académica: Sistemas Computacionales. Tema: Elementos de diseño de memoria caché Area Académica: Sistemas Computacionales Tema: Elementos de diseño de memoria caché Profesor: Raúl Hernández Palacios Periodo: 2011 Keywords: Memory, cache memory. Tema: Elementos de diseño de memoria

Más detalles

INFORMATICA I EJERCICIOS PROPUESTOS Buscar en el diccionario Qué es INFORMÁTICA?, Qué es

INFORMATICA I EJERCICIOS PROPUESTOS Buscar en el diccionario Qué es INFORMÁTICA?, Qué es INFORMATICA I EJERCICIOS PROPUESTOS 1.1-1 Buscar en el diccionario Qué es INFORMÁTICA?, Qué es COMPUTACIÓN? 1.1-2 Qué es el HARDWARE de una computadora?.... 1.1-3 Qué es el SOFTWARE de una computadora?.

Más detalles

Arquitectura de Computadores II Clase #7

Arquitectura de Computadores II Clase #7 Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual 1 Recordemos: Jerarquía de Memoria Registros Instr.

Más detalles

Conceptos de Arquitectura de Computadoras Curso 2015

Conceptos de Arquitectura de Computadoras Curso 2015 PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.

Más detalles

Periféricos Práctica 4: CD-Audio

Periféricos Práctica 4: CD-Audio Periféricos Práctica 4: CD-Audio Objetivo: Implementación de un reproductor de CDs para MS-DOS. Fundamento teórico: El CD de audio apareció a principios de los años 80 como competencia a los clásicos discos

Más detalles

Jerarquía de memoria - Motivación

Jerarquía de memoria - Motivación Jerarquía de memoria - Motivación Idealmente uno podría desear una capacidad de memoria infinitamente grande, tal que cualquier. palabra podría estar inmediatamente disponible Estamos forzados a reconocer

Más detalles

Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación. 2. Multiprogramación

Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación. 2. Multiprogramación Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación IIC2343 Arquitectura de Computadores Multiprogramación c Alejandro Echeverría, Hans-Albert Löbel

Más detalles

Cuestionario almacenamiento en disco y gestión de memoria.

Cuestionario almacenamiento en disco y gestión de memoria. Cuestionario almacenamiento en disco y gestión de memoria.. Suponer que se dispone de un disco donde el tamaño del bloque es de 2 bytes y se usan 32 bits para referenciar cada uno de los bloques. Si se

Más detalles

ESTATICA Y RESISTENCIA DE MATERIALES (ING IND) T P Nº 7: SOLICITACIONES N, Q y M f

ESTATICA Y RESISTENCIA DE MATERIALES (ING IND) T P Nº 7: SOLICITACIONES N, Q y M f ESTATICA Y RESISTENCIA DE MATERIALES (ING IND) T P Nº 7: SOLICITACIONES N, Q y M f 1) Se utiliza una barra de acero de sección rectangular para transmitir cuatro cargas axiales, según se indica en la figura.

Más detalles

Capítulo 3 Gestión de Memoria

Capítulo 3 Gestión de Memoria Capítulo Gestión de Memoria. Gestión básica de memoria. Intercambio (swapping). Memoria virtual.4 Algoritmos de sustitución de páginas.5 Modelando algoritmos de sustitución de páginas.6 Cuestiones de diseño

Más detalles

16bits: Tamaño total: 2 16 Tamaño página: 2 13 nº de páginas: 2 16 / 2 13 = 2 3 = 8 páginas Tamaño de tabla: 2 3 *2B = 16B por tabla

16bits: Tamaño total: 2 16 Tamaño página: 2 13 nº de páginas: 2 16 / 2 13 = 2 3 = 8 páginas Tamaño de tabla: 2 3 *2B = 16B por tabla Calcule el espacio de memoria necesario de una tabla de página de un nivel para un espacio de direcciones de 16bits, 32bits, 48bits y 64bits. Asuma que cada entrada de página es del mismo tamaño que el

Más detalles

Microprocesadores. Procesador IA-32 - Gestión de Memoria en 64 bits. Alejandro Furfaro

Microprocesadores. Procesador IA-32 - Gestión de Memoria en 64 bits. Alejandro Furfaro Microprocesadores Procesador IA-32 - Gestión de Memoria en 64 bits Alejandro Furfaro Mayo de 2012 Temario 1 Segmentación Generalidades Sub Modos IA-32e 2 Paginación Alejandro Furfaro () Procesador IA-32

Más detalles

Memoria. Organización de memorias estáticas.

Memoria. Organización de memorias estáticas. Memoria 1 Memoria Organización de memorias estáticas. 2 Memoria En memoria físicas con bus de datos sea bidireccional. 3 Memoria Decodificación en dos niveles. 4 Necesidad de cantidades ilimitadas de memoria

Más detalles

Capa de red. Fundamentos de redes: IPv4 e IPv6. Prof. Wílmer Pereira. Universidad Católica Andrés Bello

Capa de red. Fundamentos de redes: IPv4 e IPv6. Prof. Wílmer Pereira. Universidad Católica Andrés Bello Capa de red Fundamentos de redes: IPv4 e IPv6 Modelo clásico de capas Aplicación Transporte Independencia de capas Direccionamiento explícito Dominio en Aplicación Puerto lógico en Transporte IP en Red

Más detalles

La eficiencia de los programas

La eficiencia de los programas La eficiencia de los programas Jordi Linares Pellicer EPSA-DSIC Índice General 1 Introducción... 2 2 El coste temporal y espacial de los programas... 2 2.1 El coste temporal medido en función de tiempos

Más detalles

Tema 7. Memoria virtual

Tema 7. Memoria virtual Tema 7 Memoria virtual Índice Gestión de memoria Memoria virtual Memoria virtual paginada Memoria virtual segmentada 5 Memoria virtual de segmentos paginados 6 Memoria virtual del Pentium II Gestión de

Más detalles

Sistemas Electrónicos Digitales

Sistemas Electrónicos Digitales Sistemas Electrónicos Digitales Universidad de Alcalá Curso Académico 2014/2015 Curso 3º Cuatrimestre 1º Ejercicio 1 Se dispone de chips de EEPROM de 2Kx8. Realice la ampliación a 8Kx8 manteniendo una

Más detalles

Subsistemas de memoria. Departamento de Arquitectura de Computadores

Subsistemas de memoria. Departamento de Arquitectura de Computadores Subsistemas de memoria Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características

Más detalles

SOLUCIONES. SISTEMAS OPERATIVOS Examen de la convocatoria extraordinaria de diciembre 2 de diciembre de 2010

SOLUCIONES. SISTEMAS OPERATIVOS Examen de la convocatoria extraordinaria de diciembre 2 de diciembre de 2010 Calificación SISTEMAS OPERATIVOS Examen de la convocatoria extraordinaria de diciembre 2 de diciembre de 2010 Nombre SOLUCIONES 1 2 3 4 5 Titulación Dispone de tres horas y quince minutos para realizar

Más detalles

Nombre de la asignatura : Sistemas de Computación Código : Nivel (semestre de la carrera) : 7 : Ingeniería Civil Informática Nº de créditos : 4

Nombre de la asignatura : Sistemas de Computación Código : Nivel (semestre de la carrera) : 7 : Ingeniería Civil Informática Nº de créditos : 4 I IDENTIFICACION Nombre de la asignatura : Sistemas de Computación Código : 503429 Nivel (semestre de la carrera) : 7 Carrera : Ingeniería Civil Informática Nº de créditos : 4 Duración : Un semestre Pre-requisitos

Más detalles

Sistemas Operativos. IES Pedro Espinosa. Relación de ejercicios Tema 1: Conceptos básicos de informática

Sistemas Operativos. IES Pedro Espinosa. Relación de ejercicios Tema 1: Conceptos básicos de informática Relación de ejercicios Tema 1: Conceptos básicos de informática 1. Cuál de los números binarios siguientes es mayor: 0101110 ó 0110110? 2. Investiga en alguna enciclopedia informática los orígenes de la

Más detalles

Unidad de Memoria. Almacenamiento de información Operaciones básicas. Propiedades de la Memoria. Escritura o almacenamiento. Lectura.

Unidad de Memoria. Almacenamiento de información Operaciones básicas. Propiedades de la Memoria. Escritura o almacenamiento. Lectura. Unidad de Memoria Almacenamiento de información Operaciones básicas Escritura o almacenamiento Información Dirección Lectura Dirección Información 1K=1024 2 10 1M=1024K=2 20 1G=1024M=2 30 Propiedades de

Más detalles

Práctica 7 - Buses. Organización del Computador 1 1er. Cuatrimestre 2006

Práctica 7 - Buses. Organización del Computador 1 1er. Cuatrimestre 2006 Práctica 7 - Buses Organización del Computador 1 1er. Cuatrimestre 2006 Sincronización y Control Ejercicio 1 En una fábrica se utiliza para alimentar una máquina un tubo de dos entradas y una salida. Las

Más detalles

MODBUS CONTENIDO. Protocolo de Comunicaciones MODBUS. Introducción Estructura de la Red MODBUS Características del Protocolo Aplicaciones Referencias

MODBUS CONTENIDO. Protocolo de Comunicaciones MODBUS. Introducción Estructura de la Red MODBUS Características del Protocolo Aplicaciones Referencias MODBUS Protocolo de Comunicaciones MODBUS Presenta: Enmanuel Aparicio Velázquez Revisión: M. C. Fermín Hugo Ramírez Leyva CONTENIDO Introducción Estructura de la Red MODBUS Características del Protocolo

Más detalles

Estructuras Secuénciales

Estructuras Secuénciales Estructuras Secuénciales Los algoritmos más sencillos de realizar son los que no toman decisiones, tan solo se dedican a realizar o ejecutar instrucción tras instrucción en el orden determinado. Estos

Más detalles

Algoritmos. Diagramas de Flujo. Informática IV. L. S. C. Heriberto Sánchez Costeira

Algoritmos. Diagramas de Flujo. Informática IV. L. S. C. Heriberto Sánchez Costeira Informática IV Algoritmos Diagramas de Flujo L. S. C. Heriberto Sánchez Costeira Algoritmos 1 Definición Es una serie finita de pasos o instrucciones que deben seguirse para resolver un problema. Es un

Más detalles

b) Aplicar la regla de las fases a cada una de las regiones, líneas y puntos significativos y determina el número de grados de libertad existentes.

b) Aplicar la regla de las fases a cada una de las regiones, líneas y puntos significativos y determina el número de grados de libertad existentes. 1.- El platino y el oro son totalmente solubles en estado sólido y en estado líquido. El punto de fusión del platino son 1774 C y el del oro 1063 C. Una aleación formada por un 40% de oro comienza a solidificar

Más detalles

Memoria Cache. Clase Práctica Organización del computador I 2º Cuatrimestre de octubre. María Elena Buemi

Memoria Cache. Clase Práctica Organización del computador I 2º Cuatrimestre de octubre. María Elena Buemi Memoria Cache Clase Práctica Organización del computador I 2º Cuatrimestre 2008 7 de octubre María Elena Buemi Qué es la Memoria caché? De acceso rápido(costosa en $$) Interactúa entre la CPU y la Memoria

Más detalles

Esquema de cifrado DES

Esquema de cifrado DES Esquema de cifrado DES DES es un esquema de cifrado en bloque que opera sobre bloques de texto de 64 bits, devolviendo bloques cifrados también de 64 bits. Así pues, DES sobre 2 64 posibles combinaciones

Más detalles

SISTEMAS OPERATIVOS Arquitectura de computadores

SISTEMAS OPERATIVOS Arquitectura de computadores SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios

Más detalles

Sistemas Operativos. Daniel Rúa Madrid

Sistemas Operativos. Daniel Rúa Madrid Sistemas Operativos Daniel Rúa Madrid Qué es? Es un programa que administra el hardware de una computadora. También proporciona las bases para los programas de aplicación y actúa como intermediario entre

Más detalles

Simulación de sistemas de memoria con Xcache32

Simulación de sistemas de memoria con Xcache32 Simulación de sistemas de memoria con Xcache32 1 1. Introducción En este tema simularemos el comportamiento de un sistema de memoria que se compone de una jerarquía de dos niveles: una memoria principal

Más detalles

Práctica 5 Memoria Virtual y Algoritmos de Reemplazo de Páginas

Práctica 5 Memoria Virtual y Algoritmos de Reemplazo de Páginas Universidad de Alcalá Departamento de Automática Arquitectura de Computadores 4º Curso I. de Telecomunicación Práctica 5 Memoria Virtual y Algoritmos de Reemplazo de Páginas 1 Objetivos Entender el funcionamiento

Más detalles

Matemáticas Financieras. Sesión 3 Intereses

Matemáticas Financieras. Sesión 3 Intereses Matemáticas Financieras Sesión 3 Intereses Contextualización de la Sesión 3 En esta sesión iniciaremos con una nueva unidad. Comenzaremos con el interés simple, es muy importante dominar éste tema ya que

Más detalles

FACULTAD DE INFORMATICA SISTEMAS OPERATIVOS 3º de Informática.

FACULTAD DE INFORMATICA SISTEMAS OPERATIVOS 3º de Informática. FACULTAD DE INFORMATICA SISTEMAS OPERATIVOS 3º de Informática. PROBLEMAS SOBRE SISTEMAS DE FICHEROS 1. Calcular el número de accesos a disco necesarios para leer 20 bloques lógicos consecutivos (no necesariamente

Más detalles

Registros. Cache L1. Cache L2. Memoria Principal (RAM) Memoria Secundaria (Disco) Memoria Terciaria (Cinta)

Registros. Cache L1. Cache L2. Memoria Principal (RAM) Memoria Secundaria (Disco) Memoria Terciaria (Cinta) JERARQUÍA DE MEMORIA 1 Introducción Este capítulo está dedicado al análisis de los distintos niveles de memoria existentes en un computador, con especial énfasis en los sistemas de cache. 2 Justificación

Más detalles

Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014.

Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014. Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014 Práctica #3 1) Qué es un latch? Qué es un flip-flop? 2) Si se aplican

Más detalles

Métodos para escribir algoritmos: Diagramas de Flujo y pseudocódigo

Métodos para escribir algoritmos: Diagramas de Flujo y pseudocódigo TEMA 2: CONCEPTOS BÁSICOS DE ALGORÍTMICA 1. Definición de Algoritmo 1.1. Propiedades de los Algoritmos 2. Qué es un Programa? 2.1. Cómo se construye un Programa 3. Definición y uso de herramientas para

Más detalles

TEMA 5: GESTIÓN DE MEMORIA

TEMA 5: GESTIÓN DE MEMORIA TEMA 5: GESTIÓN DE MEMORIA Gestor o administrador de memoria: Parte del sistema operativo que lleva registro de la memoria libre y ocupada, asigna la memoria a los procesos cuando la necesitan y la libera

Más detalles

Cuál es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso de 80 nseg. y un tiempo de ciclo de 100 nseg.?.

Cuál es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso de 80 nseg. y un tiempo de ciclo de 100 nseg.?. Cuál es la frecuencia de acceso de una memoria de acceso aleatorio con un tiempo de acceso de nseg. y un tiempo de ciclo de nseg.?. f A Hz t 9 C seg Petición de lectura t A Información disponible t C Información

Más detalles

Vistas de categorías (formato lista, formato blog) con Joomla. Opciones de configuración. (CU00429A)

Vistas de categorías (formato lista, formato blog) con Joomla. Opciones de configuración. (CU00429A) aprenderaprogramar.com Vistas de categorías (formato lista, formato blog) con Joomla. Opciones de configuración. (CU00429A) Sección: Cursos Categoría: Curso creación y administración web: Joomla desde

Más detalles

202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES

202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES 202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202

Más detalles

Tema 7: Memoria Virtual.

Tema 7: Memoria Virtual. Objetivos: Tema 7: Memoria Virtual. Analizar la necesidad de introducir el mecanismo de memoria virtual en un computador. Estudiar el funcionamiento de la memoria virtual paginada y las alternativas de

Más detalles

Arquitectura de Computadoras para Ingeniería

Arquitectura de Computadoras para Ingeniería Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Arquitectura de Computadoras para Ingeniería Ejercicios Trabajo Práctico N 7 Jerarquía de Memoria Primer Cuatrimestre de

Más detalles

Algoritmos. Medios de expresión de un algoritmo. Diagrama de flujo

Algoritmos. Medios de expresión de un algoritmo. Diagrama de flujo Algoritmos En general, no hay una definición formal de algoritmo. Muchos autores los señalan como listas de instrucciones para resolver un problema abstracto, es decir, que un número finito de pasos convierten

Más detalles

Asignatura: ASSEMBLER INF-153 LABORATORIO 1

Asignatura: ASSEMBLER INF-153 LABORATORIO 1 UNIVERSIDAD MAYOR DE SÁN ANDRES FACULTAD DE CIENCIAS PURAS Y NATURALES CARRERA DE INFORMÁTICA Asignatura: ASSEMBLER INF-153 LABORATORIO 1 Catedrático: Ms.C. Carlos Mullisaca Choque 12 de agosto de 2009

Más detalles

22 mar UNIDAD 3 Administración de memoria. 3.1 Política y filosofía. Filosofía: POLÍTICAS. Organización de la memoria estrategias de administración

22 mar UNIDAD 3 Administración de memoria. 3.1 Política y filosofía. Filosofía: POLÍTICAS. Organización de la memoria estrategias de administración 1 22 mar UNIDAD 3 Administración de memoria. La parte del S. O. que administra la memoria se llama administrador de la memoria : Lleva un registro de las partes de memoria que se están utilizando y de

Más detalles

2 de septiembre de 2010 Hoja: 1 / 10. Solamente existe una opción válida en las preguntas de respuesta múltiple.

2 de septiembre de 2010 Hoja: 1 / 10. Solamente existe una opción válida en las preguntas de respuesta múltiple. 2 de septiembre de 2 Hoja: / Normas del examen: Solamente existe una opción válida en las preguntas de respuesta múltiple. No se podrá emplear documentación adicional a la del examen. No se podrá emplear

Más detalles

Introducción. Aparición en los 50, se facilita la comunicación entre el usuario y el ordenador Cualquier persona puede utilizar un ordenador.

Introducción. Aparición en los 50, se facilita la comunicación entre el usuario y el ordenador Cualquier persona puede utilizar un ordenador. SISTEMAS OPERATIVOS Introducción Antes de su aparición, en la comunicación con el ordenador se utilizaba un lenguaje código máquina (binario) Uso del ordenador exclusivo de los informáticos. Aparición

Más detalles

CICLOS DEL PROCESADOR

CICLOS DEL PROCESADOR UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del

Más detalles

Proyecto de C.A.D. Alumno: Antonio Jesús López de Dios. Asignatura: Diseño asistido por computadora Curso: 4º Titulación: Ingeniería Informática

Proyecto de C.A.D. Alumno: Antonio Jesús López de Dios. Asignatura: Diseño asistido por computadora Curso: 4º Titulación: Ingeniería Informática Alumno: Antonio Jesús López de Dios Asignatura: Diseño asistido por computadora Curso: 4º Titulación: Ingeniería Informática 1. Índice. 1. Índice. 2 2. Descripción de la aplicación. 3 3. Análisis de la

Más detalles

EJEMPLO DE DISEÑO DE MEMORIA

EJEMPLO DE DISEÑO DE MEMORIA EJEMPLO DE DISEÑO DE IA Se trata de diseñar una memoria de 5Kx a partir de módulos Kx, y Kx, teniendo en cuenta que los primeros 64K deben ser y el resto. Además del diseño general, indicar cómo quedaría

Más detalles

Escuela Politécnica Superior de Elche

Escuela Politécnica Superior de Elche Escuela Politécnica Superior de Elche Ingeniería Industrial EXAMEN DE SISTEMAS INFORMÁTICOS DE TIEMPO REAL Septiembre 1999 1. Explicar las diferencias entre los Sistemas de Tiempo Real estrictos y no estrictos.

Más detalles

Actividades de Teoría de Sistemas Operativos Sistemas informáticos multiusuario y en red

Actividades de Teoría de Sistemas Operativos Sistemas informáticos multiusuario y en red Actividades de Teoría de Sistemas Operativos Sistemas informáticos multiusuario y en red 53.- Cuál de las siguientes intrucciones consideras que son privilegiadas? Razónalo Leer una posición de memoria

Más detalles

CONVERSIONES ENTRE NUMEROS DE BASE DIFERENTE

CONVERSIONES ENTRE NUMEROS DE BASE DIFERENTE CONVERSIONES ENTRE NUMEROS DE BASE DIFERENTE De Binario a Decimal: (1010,01) 2 = 2 3 +2 1 +2-2 + 2-3 = (10,375) 10 De Octal a Decimal: (630,4) 8 = 6x8 2 + 3x8 + 4x8-1 = (408,5) 10 De Decimal a Binario:

Más detalles