Instituto Tecnológico de Morelia

Transcripción

1 Instituto Tecnológico de Morelia Arquitectura de Computadoras Unidad 1a

2 Programa 1 Modelo de arquitecturas de cómputo. 1.1 Modelos de arquitecturas de cómputo Clásicas Segmentadas De multiprocesamiento. 1.2 Análisis de los componentes CPU Arquitecturas Tipos Características Funcionamiento.

3 Ordenador o Computadora Sistema de calculo de propósito general que incorpora una unidad central de proceso, memoria y dispositivos de entrada y salida. Del Diccionario de Electrónica e informática Orbis-Marcombo 1986.

4 Características Habilidad para realizar operaciones aritméticas y lógicas. Memoria. Puede retener información por un periodo de tiempo dado. Es programable. Efectúa una serie de operaciones en un orden determinado. Capacidad de recibir información del mundo exterior y entregar resultados de sus cálculos.

5 Jerarquía de un Sistema de Computo Computadora Procesador Subsistema de entrada y salida CPU Subsistema de Memoria ALU Unidad de Control

6 Flujo de información en el CPU Control Resultados Subsistema de Memoria Unidad de Control Códigos de Operación Estado Control Datos Unidad Lógica Aritmética

7 Arquitectura y organización Arquitectura: Atributos de una computadora que son visibles a un programador, o que tienen impacto en la ejecución lógica de un programa. Organización: Detalles de hardware transparentes al programador, tales como señales de control, interfases entre el computador y los periféricos y la tecnología de memoria usada.

8 1.1.1 Modelos de arquitectura de computo clásicas Arquitectura Mauchly-Eckert (VonNewman) Concepto de programa almacenado Procesador Unidad de Control ALU Registros Bus principal Memoria Principal Almacena el programa y los datos Entrada y salida

9 Arquitectura Harvard Espacios de memoria de datos y programa separados Memoria de programa Bus de programa Procesador Unidad de Control Bus de datos Memoria de datos ALU Registros Entrada y salida

10 1.1.2 Arquitecturas segmentadas Las arquitecturas segmentadas aparecieron a mediados de los años 1960's como una manera de aumentar el rendimiento sin implicar un nivel masivo de paralelismo Durante los años 1980's fueron una de las ideas centrales de los procesadores RISC, buscando alcanzar el objetivo de que se ejecutara una instrucción cada ciclo de maquina. En Inglés se conocen como pipelined procesors o procesadores entubados

11 Segmentación o entubamiento consiste en dedicar unidades especificas del procesador a cada una de las partes del ciclo de instrucción y ejecutarlas paralelamente Mejora dramáticamente el rendimiento debido a que en los procesadores modernos se tienen hasta 14 etapas en el ciclo de instrucción

12 Segmentación del cause La unidad de control se subdivide en dos o más unidades funcionales, cada una encargada de llevar a cabo una parte del ciclo de instrucción. Se comunican a través de una cola de instrucciones (Pipeline) Unidad de Búsqueda Cola de Instrucciones Unidad de ejecución

13 Segmentación del cauce(2) La mejora en el rendimiento no es proporcional al numero de segmentos en el cauce debido a que cada etapa no toma el mismo tiempo en realizarse, además de que se puede presentar competencia por el uso de algunos recursos como la memoria principal Espera Espera Búsqueda Ejecución

14 CPU de multiprocesamiento Clasificación de Flynn SISO (Single Instruction, Single Operand ) computadoras de un solo núcleo SIMO (Single Instruction, Multiple Operand ) procesadores vectoriales; extensiones MMX, SSE; núcleos de GPU MISO (Multiple Instruction, Single Operand ) No implementado MIMO (Multiple Instruction, Multiple Operand ) sistemas SMP, Clusters, GPU

15 Multiprocesamiento Procesadores vectoriales Son computadoras pensadas para aplicar un mismo algoritmo numérico a una serie de datos matriciales, en especial en la simulación de sistemas físicos complejos La mayoría de los procesadores modernos incluye algunas instrucciones de tipo vectorial, tales como las extensiones MMX, SSE Procesadores Digitales de Señales (DSP), son procesadores especializados en el procesamiento de señales tales como audio, video, radar, sonar, radio, etc. Cuentan con instrucciones tipo vectorial que los hace muy aptos para dicha aplicación

16 Sistemas SMP Sistemas SMP (Simetric Multi Procesesors) Varios procesadores comparten la misma memoria principal y periféricos de I/O, Normalmente conectados por un bus común Procesador Procesador Procesador Procesador BUS Común Memoria

17 Clusters Conjuntos de computadoras independientes conectadas en una red de área local o por un bus de interconexión y que trabajan cooperativamente para resolver un problema Memoria Memoria Memoria Memoria Procesador Procesador Procesador Procesador Red de Interconexión

18 Procesadores Gráficos (Graphics Processing Unit GPU) sistemas diseñados originalmente para el procesamiento de Gráficos, con múltiples procesadores vectoriales sencillos compartiendo la misma memoria CPU PCI-E GPU Núcleo Núcleo Núcleo Núcleo Núcleo Núcleo Anfitrión DRAM DRAM Tarjeta Gráfica

19 1.2-Análisis de los componentes CPU arquitecturas CISC (Complex Instruction Set Computers) Tienen un número amplio de instrucciones y modos de direccionamiento. Se implementan instrucciones especiales que realizan funciones complejas. El número de registros del CPU es limitado RISC (Reduced Instruction Set Computers) Solo se cuenta con unas pocas instrucciones y modos de direccionamiento, pero se busca implementarlos de forma muy eficiente y que todas las instrucciones trabajen con todos los modos de direccionamiento. Amplio número de registros en el CPU

20 Tipos de CPU Por tamaño del ALU o del Bus de conexión al exterior (8, 16, 32, 64 bits) De cauce segmentado o no segmentado CISC o RISC Von Newan o Harvard Instrucciones enteras y/o de punto flotante

21 Características de los CPU Modelo del programador (Conjunto de registros que el programador puede utilizar) Conjunto de instrucciones Modos de direccionamiento Ciclo de instrucción Buses de interconexión

22 Funcionamiento del CPU Se explicara el funcionamiento de una computadora imaginaria, cuyo funcionamiento básico es similar al de la mayoría de las computadoras de propósito general (De: Mano, M. Morris. Arquitectura de computadoras. Pearson 1994) Contara con una memoria de 4096 palabras de 16 bits cada una (12 bits de direcciones, 16 bits de datos) En cada localidad de memoria se podrá almacenar un entero de 16 bits o el código de una instrucción, también de 16 bits.

23 Componentes del CPU Registro ACC (16 bits) Acumulador, se usará para almacenar uno de los operandos y el resultado de varias de las instrucciones MAR (Memory Address Register 12 bits) Registro de dirección de memoria, selecciona a que localidad de memoria se va a leer o a escribir. MBR (Memory Bus Register 16 bits) Registro de bus de memoria. A través de él se lee y se escriben los datos.

24 Componentes del CPU (2) IR Registro de instrucción (16 bits), guarda el codigo de la instrucción que se esta ejecutando. Flags Registro de Banderas, agrupa a todas las banderas de la ALU en un registro Z Bandera de Cero O Sobreflujo C Acarreo PC (Program Counter 16 bits) Contador de programa almacena la dirección de la siguiente instrucción a leer

25 Codificación de una instrucción Código de Instrucción Operación Operando 1 Operando 2 Codigo de Operación Operando único

26 Códigos de operación Código de Operación Instrucción 0h LOAD (Carga) ACC<-[M] 1h STORE (Almacena) [M]<-ACC Operación 2h ADD (Suma) ACC<-ACC+[M] 3h ADC (Suma con Acarreo) ACC<-ACC+[M]+C 4h SUB (Resta) ACC<-ACC-[M] 5h OR (Or Bit a Bit) ACC<-ACC or [M] 6h AND (And bit a Bit) ACC<-ACC and [M] 7h XOR (Xor Bit a Bit) ACC<-ACC xor [M] 8h SHL (Corrimiento a la Izquierda) ACC<-ACC << 1 9h SHR (Corrimiento a la derecha) ACC<-ACC >> 1

27 Códigos de operación (2) Código de Operación Instrucción Ah BRA Bifurcación o salto PC<-M Operación Bh BRZ (Bifurca si es Cero) Si Z==1 => PC<-M Ch BRC (Bifurca si hay Acarreo) Si C==1 => PC<-M Dh BRO (Bifurca si hay Sobreflujo) Si O==1 => PC<-M Eh LDI (Carga Constante Inmediata) ACC <-[PC] PC<-PC+1 Fh STOP Detener la simulación Notas: M es el operando LDI se codifica en dos palabras, una una para el código de operación y otra para la constante inmediata

28 Ejemplos de Codificación Instrucción Opcode Operando Código LD 123h 0h 123h 0123h ADD 123h 2h 123h 2123h BRA 123h Ah 123h A123h LDI 1234h E000h 1234h E000h, 1234h STOP Fh No Aplica F000h

29 Ciclo de instrucción Búsqueda de la Instrucción Decodificación de la Instrucción Ejecución de la Instrucción

30 Ciclo de instrucción (2) Búsqueda de instrucción: En esta etapa se lee el código de la siguiente instrucción a ejecutar PC Contiene la dirección de la instrucción IR<-[PC] (se lee de memoria el código) PC<-PC+1(PC apunta a la siguiente instrucción Decodificación de la instrucción Se separa el contenido de IR en Opcode y Operando Se busca a que instrucción corresponde el Opcode

31 Búsqueda Instrucción LOAD 023h Contenido Dir. Banderas Acumulador MAR BUS 0023h 2024h 000h 001h 002h 003h PC IR MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

32 Búsqueda Instrucción LOAD 023h Contenido Dir. Banderas Acumulador MAR 002h BUS 0023h 2024h 000h 001h 002h 003h 002h PC 0023h IR 0023h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

33 Búsqueda Instrucción LOAD 023h Contenido Dir. Banderas Acumulador MAR 002h BUS 0023h 2024h 000h 001h 002h 003h 002h 003h PC 0023h IR 0023h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

34 Ejecución Instrucción LOAD 023h Contenido Dir. Banderas Acumulador MAR BUS 0023h 2024h 000h 001h 002h 003h PC IR MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

35 Ejecución Instrucción LOAD 023h Contenido Dir. Banderas Acumulador 1234h MAR 023h BUS 0023h 2024h 000h 001h 002h 003h 003h PC 0023h IR 1234h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

36 Búsqueda de la Instrucción ADD 024h Contenido Dir. Banderas Acumulador MAR BUS 0023h 2024h 000h 001h 002h 003h PC IR MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

37 Búsqueda de la Instrucción ADD 024h Contenido Dir. Banderas Acumulador MAR 003h BUS 0023h 2024h 000h 001h 002h 003h 002h 003h PC 2024h IR 2024h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

38 Búsqueda de la Instrucción ADD 024h Contenido Dir. Banderas Acumulador MAR 003h BUS 0023h 2024h 000h 001h 002h 003h 002h 003h 004h PC 2024h IR 2024h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

39 Ejecución Instrucción ADD 024h Contenido Dir. Banderas Acumulador MAR BUS 0023h 2024h 000h 001h 002h 003h PC IR MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

40 Ejecución Instrucción ADD 024h Contenido Dir. Z=0, Banderas C=0, V=0 Acumulador 1234h MAR 024h BUS 0023h 2024h 000h 001h 002h 003h 004h PC 2024h IR 4567h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria

41 Ejecución Instrucción ADD 024h Contenido Dir. Z=0, Banderas C=0, V=0 Acumulador 579Bh MAR 024h BUS 0023h 2024h 000h 001h 002h 003h 004h PC 2024h IR 4567h MBR 1234h 4567h 022h 023h 024h CPU FFFh Memoria