Figura 1. Escritorio remoto desde máquina Windows XP

Transcripción

1 1. Trabajo realizado La librería ha sido desarrollada para la aplicación Cadence Design Environment, una herramienta para el desarrollo de circuitos y aplicaciones hardware que funciona sobre el sistema operativo libre gnu-linux. La herramienta de desarrollo se encuentra instalada en una máquina servidor sita en los laboratorios del departamento de Tecnología Electrónica, por lo que el acceso a la misma ha sido realizado a través de una conexión a escritorio remoto provisto por la herramienta vncserver presente en el sistema. Dicha aplicación permite a un usuario del sistema conectarse desde cualquier lugar a través de la red a la máquina en cuestión y trabajar sobre esta como si de una conexión local se tratara. El inconveniente presente son los tiempos de retardo que a veces aparecen debidos a las velocidades de conexión, saturación de la red, multiplicidad de usuarios conectados, multiplicidad de los procesos corriendo sobre la máquina y otros factores diversos. Figura 1. Escritorio remoto desde máquina Windows XP Para la conexión a la máquina remota se ha empleado la herramienta TightVNC Viewer que funciona sobre sistemas operativos Windows y que permite la conexión al escritorio remoto soportado por la aplicación vncserver que corre sobre la máquina servidor. Sobre la herramienta Cadence se ha diseñado y caracterizado una librería de puertas digitales, que incluye las siguientes celdas:

2 1X Buffer no inversor. 4X Buffer no inversor. 4X Inversor. Buffer Tri-Estado. D Flip-Flop. D Flip-Flop con Clear Asíncrono. D Flip-Flop con Preset. D Flip-Flop con Preset y Clear Asíncrono. Inversor. Inversor Tri-Estado. Latch con Clear. Latch con Preset. Latch con Clear y Preset. Multiplexor de 2 entradas. Puerta NAND de 2 entradas. Puerta NAND de 2 entradas con salida complementaria. Puerta NAND de 3 entradas. Puerta NAND de 3 entradas con salida complementaria. Puerta NAND de 4 entradas. Puerta NAND de 4 entradas con salida complementaria. Puerta NOR de 2 entradas. Puerta NOR de 2 entradas con salida complementaria. Puerta NOR de 3 entradas. Puerta NOR de 3 entradas con salida complementaria. Puerta NOR de 4 entradas. Puerta NOR de 4 entradas con salida complementaria. Schmitt Trigger Inverter. Exclusive-NOR de 2 entradas. Exclusive-OR de 2 entradas. Para cada celda de la librería se ha aportan tanto la visión de esquemático, el símbolo para la integración en otros diseños, y el layout. Por motivos de complicaciones de simulación que se exponen más adelante, también se ha implementado una librería similar a la original pero modificada para poder realizar las simulaciones tomando el layout como referencia. El proceso de diseño de las celdas ha sido el siguiente:

3 Proceso de Diseño Herramienta Cadence Diseño del esquemático Composer Schematic No Simulación SpectreS Correcto? Sí Diseño del Layout Virtuoso No Verificación del Layout Layout Vs Schematic Correcto? Sí Simulación PostLayout SpectreS No Correcto? Sí Celda Funcional

4 1.1. Diseño de las celdas Diseño de esquemáticos El diseño de cada celda ha sido realizando tomando en cuenta diseños previos optimizados recopilados de distinta bibliografía que se aporta en el apartado correspondiente de esta memoria de trabajo y utilizando la herramienta Composer Schematic de Cadence. La herramienta Cadence sobre la que ha sido implementado el trabajo incluye una librería de dispositivos analógicos básicos que ha sido utilizada para el diseño de cada una de las celdas. De esta librería se han tomado los elementos básicos que constituyen cada una de las celdas, que son transistores MOS tanto Tipo P como Tipo N. La estructura de diseño de las celdas sitúa a los transistores Tipo P en la parte superior, con el substrato conectado a la tensión de alimentación de la celda y los Tipo N en la parte inferior, con el substrato conectado a la red de tierra. Entre los distintos transistores se realizan las conexiones pertinentes en cada una de las celdas así como con los pines de entrada y salida en cada una. Cabe destacar que para la librería diseñada, tanto la alimentación como la tierra han sido definidas como redes de alimentación y no como pines. Sin embargo, esto plantea problemas a la hora de verificar el comportamiento con la herramienta de simulación. Si bien la simulación de la vista esquemático no plantea ningún tipo de inconveniente, a la hora de realizar el layout y verificarlo, Cadence no interpreta correctamente la situación de las redes de alimentación y tierra por lo que se ha hecho necesario la duplicación de la librería y posterior modificación de la misma, intercambiando tanto la red de alimentación como de tierra por pines de entrada y salida para poder hacer cualquier tipo de comprobación tomando el layout como referencia y no el esquemático. Todo esto se explica convenientemente en el apartado Simulación de las celdas. Tan solo queda remarcar que tenemos dos versiones de cada celda, una con la alimentación y tierra como redes de alimentación globales (Supply Nets) y otra como pines de entrada y salida Diseño de símbolos Para el diseño de los símbolos de cada una de las celdas se emplea la herramienta Composer Symbol que posee Cadence. Dicha herramienta permite utilizar el netlist de cada celda para definir un símbolo genérico que incluyo todos los pines de entrada y salida que hemos definido en el esquemático. A la vez, permite modificar la forma de dicha celda a nuestro antojo, por lo que se han modificado para adaptarse a los símbolos genéricos definidos para cada una de estás celdas lógicas que se han implementado. Hay que señalar en este apartado que al igual que ocurre con el esquemático, tenemos dos símbolos por celda, uno para cada librería definida. En la librería original tan solo aparecen los pines de entrada y salida de cada celda mientras que en la modificada aparecen también los pines de alimentación y tierra.

5 Diseño de layouts Para la realización de los layouts de las celdas se ha utilizado la herramienta Virtuoso incluida dentro del paquete Cadence. Figura 2. Diseño de Layouts con Virtuoso El diseño de los layouts corresponde la parte más compleja y delicada del diseño, pues de esta dependen las características reales que luego tendrán los diseños que empleen dichas celdas, tales como el área ocupada, capacidades parásitas, etc. La tecnología utilaza pozo Tipo-P, así que para el diseño se han utilizado las siguientes capas: nwell. nselect. pselect. nactive. pactive. poly. metal 1. metal 2. El diseño se ha realizado intentando minimizar el área necesaria para cada celda, por lo que han ajustado a las reglas de diseños impuestas por el fabricante, de las cuales podemos destacar las que han marcado el diseño como las siguientes:

6 Distancia mínima entre metales: 0,9 µm. Distancia mínima entre poly: 0,9 µm. Grosor mínimo de pistas de metales y poly: 0,9 µm. Distancia mínima entre contactos y poly: 1,5 µm. Distancia mínima entre select y active: 0,6 µm. Distancia mínima entre poly y active: 0,3 µm. Para minimizar el área empleada, se han colocado los transistores que pueden compartiendo área de difusión común. De este modo, se ahorra todo el espacio necesario para otra área de difusión. Este efecto se puede observar en la Figura 2, donde los transistores pmos se encuentran compartiendo el área de fuente y los transistores nmos están en cascada. Precisamente, está configuración en cascada permite omitir el metal y la conexión entre puerta y puerta y puerta siempre que no haya conexión alguna entre transistor y transistor como es el caso que puede observarse en la figura. Las conexiones o pines que se han definidos en las celdas se han realizado con metal 2 exceptuando las de alimentación y tierra que se han realizado con metal 1 hasta los carriles para dicho fin que van por encima y por debajo de cada celda. En la librería de simulación de layouts adicional que ha sido necesaria definir las conexiones de alimentación y tierra son pines corrientes de entrada y salida y no pines globales como en el caso de la librería original. El último condicionante de diseño ha sido el de otorgar a todas las celdas de una misma altura común, lo que permite conectar las celdas en diseños posteriores en serie haciendo coincidir los carriles de alimentación y tierra. De este modo se evita el tener que hacer adaptaciones a este tipo de conexiones.

7 1.2. Simulación y verificación de las celdas Durante el proceso de diseño de las celdas se han llevado a cabo las correspondientes verificaciones y simulación de los correspondientes esquemáticos y layouts. Tal y como se expone en esquema de diseño, los esquemáticos han sido verificados empleando la herramienta SpectreS. Para la verificación del cumplimiento de las reglas de diseño de los layouts, Virtuoso dispone de una función de verificación que garantiza que el diseño se ajusta a lo establecido. Del mismo modo, Virtuoso puede realizar una comprobación Layout Vs Schematic o LVS para garantizar que el diseño del layout corresponde al esquemático que hemos definido con anterioridad. Veamos todo este proceso con mayor detenimiento Simulación de esquemáticos Para la simulación de los esquemáticos se ha definido una librería externa que implementa una situación de simulación básica para cada celda. De este modo, para cada celda definida disponemos, en esta librería de testeo, de una configuración sencilla con la alimentación correspondiente y las entradas convenientemente excitadas. Empleando SpectreS podemos observar el comportamiento analógico de cada una de las celdas con un sencillo análisis transitorio. El esquema de excitación seguido para cada celda emplea señales cuadradas de distinto periodo en cada una de las entradas. Ajustando convenientemente dichos periodos se pueden observar fácilmente las tablas de verdad de cada una de las celdas con tan solo observar la salida enfrentada a Figura 3. Configuración básica de simulación la entrada. SpectreS permite almacenar diferentes estados de simulación que almacenan tanto los análisis como las salidas que queremos observar. Aprovechando esta característica, para cada celda se ha definido un estado sencillo que permite simular rápidamente y observar la salida y comprobar la tabla de verdad de la celda de manera cómoda, como se puede observar en la Figura 4.

8 Figura 4. Carga de estado definido para análisis Verificación de Layouts Tal y como se expone en el esquema de diseño, el proceso de diseño de layout termina necesariamente en la verificación del mismo contrastandolo con el esquemático anteriormente verificado. Para ello, Virtuoso permite hacer un análisis de comprobación Layout Vs Schematic que comprueba la similaritud entre el layout y el esquemático de la celda. Para realizar esta comprobación, Virtuoso necesita primero obtener una versión extraída del layout donde se ha calculado las capacidades parásitas inherentes al diseño. No es más que una sencilla operación automática que realiza la aplicación partiendo del layout y que obtiene Figura 5. Extracted y ventana de comprobación LVS una visión más realista del diseño realiza que usa para comprobar con el

9 esquemático y garantizar una mayor precisión. Esta visión de la celda, que a partir de ahora se denominará extracted, se utilizará más adelante para la simulación post-layout de las celdas. Una vez obtenida la visión extracted, la comprobación LVS contrasta ésta con el esquemático, por lo que un resultado positivo arroja concordancia entre ambas vistas de una misma celda Simulación post layout El último paso en la verificación del correcto funcionamiento de la celda consiste en la simulación post layout. Ha sido necesario definir una nueva librería para la simulación post layout. Dicha librería emplea las celdas modificadas con pines de entrada y salida para alimentación y tierra que han sido anteriormente mencionadas. En esta librería, los montajes básicos para la simulación son los mismos que se han empleado para la simulación de esquemáticos, pero emplean las celdas modificadas mencionadas, por lo que convenientemente han sido conectadas a la alimentación y tierra. La simulación post layout permite verificar el comportamiento de la celda empleando el layout, o realmente el extracted obtenido de este, como base para la simulación y obtención de resultados. Empleando esta librería también se puede realizar un análisis de las esquinas de diseño. Este análisis permite observar el comportamiento de la celda variando ligeramente la condición de los transistores, utilizando transistores lentos o rápidos o una combinación de rápido en los pmos y lentos en los nmos y viceversa. Figura 6. Esquinas de diseño en la celda INV Como se puede observar en la Figura 6, la simulación de todos los modos antes descritos a la salida de la celda INV no difiere mucho de la salida nominal.

10 1.3. Caracterización de las celdas La última parte del proyecto se centra en la caracterización de las celdas previamente diseñadas. Para el uso posterior de la librería, no solo es importante tener un conjunto de celdas funcionales y correctas sino también conocer las características de carga de las celdas, ya que eso determinará los límites de los diseños que se quieran implementar empleando las celdas de esta librería. Para una correcta caracterización de las celdas es necesario simular el comportamiento de las mismas empleando el modelo más aproximado posible al diseño y para ello utilizaremos la visión extracted de las celdas. Empleando SpectreS se lleva a cabo la simulación post layout, calculando la característica de carga a la entrada de las celdas y verificando el comportamiento deseado de las celdas Cálculo de la carga a la entrada Para calcular la carga a la entrada de las celdas ha sido necesario definir una librería de testeo similar a la empleada para la simulación de las celdas con algunas diferencias. En esta librería se ha definido una configuración de simulación para cada celda añadiendo una resistencia entre la excitación y la entrada de la celda, que nos permitirá realizar el cálculo de la capacidad de entrada. En este caso, la simulación de las celdas se hará tomando como referencia la visión extracted de las celdas y no el esquemático como se hizo anteriormente. Al realizar ahora el análisis transitorio se obtiene que la señal de entrada se encuentra amortiguada. Esta amortiguación mantiene una relación matemática con la capacidad y la resistencia a la entrada. Se sabe que la impedancia a la entrada de las Figura 7. Montaje con resistencia a la entrada celdas es plenamente capacitiva, por lo que la resistencia es la que hemos colocado en el montaje que puede apreciarse en la Figura 7. La relación matemática entre la amortiguación y capacidad a la entrada es la siguiente: τ = RC donde τ representa el tiempo que tarda la entrada en subir hasta un 63% de la tensión máxima al introducir un escalón. Puesto que R es conocida y en los montajes efectuados en la librería tiene un valor de 1 KΩ, el cálculo de la capacidad a la entrada es inmediato con tan solo efectuar, C = τ R

11 Observando cuanto vale este al simular se obtiene fácilmente la capacidad en cada una de las entradas de las celdas. Figura 8. Observación del τ a la entrada de la celda BUF1