Comunicaciones Digitales: Convertidores

Transcripción

1 Comunicaciones Digitales: Convertidores

2 Objetivo Exponer los esquemas básicos analógica-digital y digital-analógica. de la conversión Describir las características de operación de los esquemas más utilizados para la conversión de señales continuas en muestras discretizadas y viceversa. El alumno deberá comprender los esquemas básicos de funcionamiento así como las principales características de dichos sistemas para obtener un óptimo aprovechamiento de estos. Al finalizar esta unidad el alumno deberá ser capaz de comprender, proponer, escoger o implementar sistemas de adquisición de datos con base en los requerimientos de la tarea a desempeñar. 2

3 Introducción Fenómenos Físicos Frio, Calor, lluvia, Movimiento, Altura, Sonido, Aceleración, Inercia, Iluminación, Trabajo, Composición Variables Físicas Temperatura, Humedad, Velocidad, Desplazamiento, Presión, Frecuencia, Fuerza, Luminosidad, Tensión, Corriente, Acidez Medición Analógica Transductores (Físico Eléctrico), Muestreo (Variables Fijo), Normalización (Arbitrario Normalizado (4-20mA, 1-5V)),.. 3

4 Introducción Conceptos Básicos Variable de entrada Magnitud física a medir Intervalo de operación Físico : Valores posibles que la variable de entrada puede asumir Analógico: Escala de valores que puede alcanzar el convertidor Valor de conversión Cero (0): Mínimo valor medible por el convertidor analógico. Valor de conversión tope: Máximo valor reportable por el convertidor. Bit Mas Significativo (MSB) : Bit de mayor peso (Binario) Bit Menos Significativo (LSB) : Bit de menor peso (Binario) 4

5 Introducción Proceso de conversión AD y DA Analog signal Anti-aliasing filter Sample-andhold circuit ADC DSP Adquisición de la señal de entrada Filtrado analógico: Filtro Pasa Bajos Muestreo Cuantización Procesamiento digital (CPU) Generación de la salida Re-conversión a señal analógica Filtrado analógico: Filtro Pasa Bajos Reconstruction filter DAC 5 Enhanced analog signal

6 Proceso de Muestreo Filtrado (pasa bajos) Antes del muestreo, la entrada analógica se debe filtrar con un filtro antialiasing (pasa bajas). Dicho filtro elimina las frecuencias que superan el límite determinado por la velocidad de muestreo del sistema. Analog input signal Sampling pulses Sampled version of input signal Sampling circuit

7 Proceso de Muestreo: Nyquist Una señal analógica de banda limitada que ha sido muestreada puede ser perfectamente reconstruida a partir de una secuencia infinita de muestras si la frecuencia de muestreo fs es mayor que 2 veces que fmax, siendo fmax la frecuencia más alta de la señal original. Si la señal análoga contiene componentes de frecuencia mayores a (1/2)fs, entonces se producirán errores de muestreo «aliasing error». Aliasing es cuando una señal parece tener una frecuencia diferente a la de la señal original. Postulado de Valvano : si fmax es la más alta componente de frecuencia en la señal análoga, entonces la frecuencia de muestreo deberá ser al menos 10 veces mayor a fmax in para que la señal reconstruida se parezca a la señal original.

8 Proceso de Muestreo Señal de 200Hz muestreada a 2000Hz

9 Proceso de Muestreo Señal de 1000Hz muestreada a 2000Hz

10 Proceso de Muestreo This is aliasing Señal de 2200Hz muestreada a 2000Hz

11 Proceso de Muestreo Señal de 100Hz muestreada a 1600Hz

12 Proceso de Muestreo Señal de DC, 100Hz y 400Hz muestreada a 1600Hz

13 Proceso de Muestreo Esto es aliasing Señal de 1500Hz muestreada a 1600Hz

14 Filtro pasa bajas «anti-aliasing» Para entender la necesidad de un filtro anti-aliasing, se necesita recordar el teorema de muestreo que establece que: Con la finalidad de recuperar una señal, la frecuencia de muestreo debe ser al menos 2 veces mayor que la frecuencia más alta de la señal de entrada fmuestreo > 2fa(max) Donde fmuestreo = frecuencia con que se toman las muestras fa(max) = máxima frecuencia (armónica) de la señal Si la señal se muestrea menos que esto, el proceso de recuperación producirá frecuencias que serán diferentes a la señal original. Estas señales de "distorsionadas" se llaman alias.

15 Filtro pasa bajas «anti-aliasing» El filtro pasa bajas debe ser calculado para dejar pasar las señales de entrada que cumplan con los requisitos del teorema de muestreo. Espectro Unfiltered de la señal analog analógica frequency filtrada spectrum f Overlap causesc aliasing error Espectro de la frecuencia de muestreo fsample f Frecuencia de corte (fc) debe ser menor de la mitad que la del muestreo fmuestreo

16 Filtro pasa bajas «anti-aliasing»

17 Filtro pasa bajas «anti-aliasing» La mayoría de las señales tienen componentes de frecuencia armónicas mayores a la de muestreo. Para obtener la señal deseada se diseñan filtros y determinan frecuencias de muestreo que eviten dichos armónicos y/o ruidos. Un ejemplo es la frecuencia de muestreo de un CD de audio. Dicho muestreo se realiza a 44.1 khz ya que frecuencias por arriba de los 20 khz no son detectables por el oído humano. Que frecuencia de corte deberá tener un filtro pasa-bajos si este se diseña para un sistema de reproducción de audio CD?

18 Filtro pasa bajas «anti-aliasing» La mayoría de las señales tienen componentes de frecuencia armónicas mayores a la de muestreo. Para obtener la señal deseada se diseñan filtros y determinan frecuencias de muestreo que eviten dichos armónicos y/o ruidos. Un ejemplo es la frecuencia de muestreo de un CD de audio. Dicho muestreo se realiza a 44.1 khz ya que frecuencias por arriba de los 20 khz no son detectables por el oído humano. Que frecuencia de corte deberá tener un filtro pasa-bajos si este se diseña para un sistema de reproducción de audio CD? Respuesta = menos de khz

19 Circuito de muestreo «Sample-And-Hold» Después del filtro pasa bajas, en la siguiente estación y antes del convertidos, se coloca el circuito de muestreo; conocido en inglés como: sample-and-hold. Samples held for one clock pulse ADC Muchos de los actuales convertidores analógico-digitales incluyen dicha etapa de muestreo (sample-and-hold.) en su circuitería.

20 Circuito de muestreo «Sample-And-Hold» S/H La señal física (existente en el espacio en tiempo continuo) es muestreada por un instante al cerrarse un interruptor y permitir que se cargue un capacitor. Este valor será mantenido por el capacitor cuando el interruptor se abra. Finalmente, el valor almacenado se transfiere a la salida del circuito mediante un reforzador o seguidor de señal.

21 Cuantificación El cuantificador es el bloque al que le corresponde convertir la tensión analógica de entrada al formato de valores discretos, mismos que varían en incrementos fijos dentro su intervalo de operación. La lectura resultante es el equivalente en escalones cuánticos de la tensión Ve (voltaje de entrada). El escalón cuántico «a» corresponde al incremento o diferencia entre valores discretos adyacentes y a la vez al valor del bit menos significativo Ve máx Ve min a= = Δ Ve = 1 LSB n 2

22 Para cuantificar... 1) La señal discreta en tiempo pero continua en amplitud se alimenta en el cuantificador 2) Una función de transferencia compara dicha señal de entrada contra N niveles de decisión. 3) A cada valor de entrada se le asigna el valor discreto fijo más cercano y así se produce el valor de salida. La amplitud de los niveles suele ser constante, pero en algunos casos se emplean transformaciones especiales (e.g. escalas logarítmicas)

23 Codificador El codificador proporciona la traducción digital (generalmente en formato hexadecimal) correspondiente a la tensión analógica cuantificada Vc. La función del cuantificador y del codificador en conjunto es lo que se conoce como convertidor analógico digital.

24 Tipos de convertidores A/D Convertidores A/D Simultaneo o tipo Flash Secuencial Delta-Sigma Integrador o de doble pendiente (Integrator / Dual Slope ) De aproximaciones sucesivas

25 Convertidor A/Digital simultaneo (flash)

26 Convertidor A/Digital simultaneo (flash) Consta de una serie de comparadores, cada uno hace una comparación de la señal de entrada con un voltaje de referencia único. A medida que la tensión de entrada analógica excede la tensión de referencia en cada comparador, las salidas del comparador se saturan secuencialmente. Las salidas del comparador se conectan a las entradas de un circuito codificador de prioridad, que produce una salida binaria basado en la entrada activa de orden más alto, haciendo caso omiso de todas las demás entradas activas.

27 Convertidor AD simultaneo tipo flash El ADC tipo flash utiliza una serie de comparadores de alta velocidad junto al codificador que proporciona las combinaciones binarias únicas para cada estado. +VREF Input from sampleand-hold + R + Priority encoder R + R R El diseño de este circuito es bastante sencillo. Consta de 2n-1 amplificadores operacionales funcionando como comparadores, donde n es el número de bits de salida. Op-amp comparators R R EN + R + R Enable pulses 1 D0 2 D1 4 D2 Parallel binary output

28 Convertidor Análogo-Digital simultaneo +VREF EJEMPLO: Input from sampleand-hold Si el intervalo de tensión analógica de entrada, va de 0 a 3 Vdc y Si el valor de n se escoge igual a 3, el escalón cuántico tiene el valor de: + R Ve máx Ve,min 2 n 3 V 0 V = =0, 375 V Priority encoder R + R R a= Op-amp comparators R R EN + R + R Enable pulses 1 D0 2 D1 4 D2 Parallel binary output

29 Convertidor Análogo-Digital simultaneo Vref1 = Vref2 = Vref3 = Vref4 = Vref5 = Vref6 = Vref7 = 0,375 V para 0,750 V para 1,125 V para 1,500 V para 1,875 V para 2,250 V para 2,625 V para 0,375 V 0,750 V 1,125 V 1,500 V 1,875 V 2,250 V 2,625 V Ve Ve Ve Ve Ve Ve Ve > > > > > > > En general: Vrefmáx = Vref(2n-1) = Vemáx 1 LSB 0V 0,375 V 0,750 V 1,125 V 1,500 V 1,875 V 2,250 V

30 Convertidor A/Digital simultaneo (flash)

31 Tabla de funcionamiento del convertidor A/D simultaneo LINEAS DE CUANTIFICACION CONDICIONES DE COMPARACION C7 C6 C5 SALIDAS C4 C3 C2 C1 S2 S1 S0 0,375 V Ve > 0 V ,750 V Ve > 0,375 V ,125 V Ve > 0,750 V ,500 V Ve > 1,125 V ,875 V Ve > 1,500 V ,250 V Ve > 1,875 V ,625 V Ve > 2,250 V ,000 V Ve > 2,625 V

32 Convertidor A/Digital simultaneo (flash) Ventajas Operación simple y sencilla de implementar El más rápido. Limitado sólo por los retardos de propagación de los comparadores y compuertas lógicas. Desventajas Baja resolución Altos costos para aquellos de alta resolución Para cada bit adicional el número de comparadores se dobla (i.e. para 8 bits, se requieren 255 comparadores)

33 Convertidor A/Digital semi-paralelo Codificación en semi-paralelo ( Half Flash ADC) Entrada analógica Es un proceso de dos pasos: 1) La señal es convertida a la mitad de la precisión y un D/A interno convierte esta señal en un valor análogo. 2) Con este valor se calcula la diferencia entre la señal del DAC y la señal original. La diferencia es convertida a valor digital con un segundo convertidor flash y con esto se obtienen los bits menos significativos. Convertidores de bajo costo y muy rápidos 4 bit Flash ADC (4 MSBs) 4 bit DAC 4 bit Flash ADC (4 LSBs) Almacen ador de 3 estados

34 Convertidor AD secuenciales El convertidor A/D secuencial elimina la necesidad de un número elevado de comparadores del convertidor A/D simultáneos. + analogue input D-A Converter Counter comparitor clock and control logic

35 Convertidor AD contador de rampa Comprende un convertidor D-A, un único comparador, un contador, un reloj y lógica de control Cuando una conversión es requerida analogue input Una señal de inicio de conversión «conversion request» es enviada al comparitor D-A Converter convertidor y el contador es inicializado en ceros + - Counter clock and control logic

36 Convertidor AD contador de rampa Comprende un convertidor D-A, un único comparador, un contador, un reloj y lógica de control Cuando una conversión es requerida analogue input Una señal de inicio de conversión «conversion request» es enviada al comparitor D-A Converter convertidor y el contador es inicializado en ceros + - Counter clock and control logic

37 Convertidor AD contador de rampa Una señal de reloj incrementa el contador hasta que la referencia de voltaje generada por el DAC es mayor que la entrada analógica analogue input En este punto la señal del comparador se satura, lo que notifica a la comparitor D-A lógica de control que la Converter conversión ha finalizado El valor en el contador clock and Counter control logic corresponde al valor de la lectura digital + -

38 Convertidor AD contador de rampa Tenga en cuenta que el tiempo de conversión depende del tamaño de la señal de entrada analogue input + - Con el tipo de convertidor AD contador, si la señal está variando rápidamente, el contador debe contar y reiniciar antes de comenzar cada ciclo, por lo que le resulta difícil seguir la señal D-A Converter Counter comparitor clock and control logic

39 Convertidor AD contador de rampa El tiempo entre el inicio y final de la conversión se conoce como el tiempo de conversión Un inconveniente del contador rampa es el tiempo requerido para alcanzar grandes valores de tensión En estos casos se debe asumir el peor de los escenarios para calcular los tiempos de conversión conversion request comparitor output d.c input voltage D-A converter output counter output clock

40 Convertidor AD contador de rampa reloj

41 Convertidor AD contador de rampa Ventajas No requiere componentes (resistencias o capacitores) Bajo tiempo de conversión Simple (contador + comparador) Desventajas Tiempo de Conversión variable Conversión de datos paralelo serial compleja

42 Convertidores A/D continuos Servo convertidor El convertidor A/D continuo también llamado servo convertidor «Up-Down Counter Type / Tracking ADC» se basa en una estructura similar a la del convertidor A/D secuencial, pero con la particularidad de que puede alcanzar mayor velocidad de conversión. Se dice que es continuo debido a que el circuito sigue a las variaciones de la tensión de entrada, sin necesidad de poner a cero al contador después de cada lectura.

43 Convertidores A/D continuos

44 Convertidores A/D continuos Servo convertidor Ventajas Puede seguir a la señal. Tiempo de conversión mucho menor Desventajas Dificultad para calcular el tiempo de conversión

45 Convertidores A/D Sigma Delta

46 Convertidores A/D Sigma Delta En esta conversión un modulador sigma-delta produce un tren de pulsos cuya proporción entre pulsos positivos (unos) y pulsos negativos (ceros) corresponde al valor analógico de la señal de entrada. Una mayor cantidad de 1's lógicos (azul) corresponden a una señal de entrada de mayor amplitud, por el contrario, si predominan los 0's (blanco) el valor de la señal será menor.

47 Convertidores A/D Sigma Delta La trama de unos o ceros es entonces alimentada a un filtro pasabajos, mismo que elimina las componentes de alta frecuencia, dejando como resultado una suave señal que es alimentada a un decimador. El Decimador cuantizará la señal y entregará a la salida una señal binaria codificada, correspondiente al valor de la señal analógica de entrada.

48 Convertidores A/D Sigma Delta

49 Convertidores A/D Sigma Delta MODULADOR SIGMA-DELTA El modulador contiene un restador a la entrada, el cual calculará la diferencia entre la señal analógica de entrada y la producida por un convertidor DAC interno. La diferencia (Δ) es alimentada a un integrador, el cual va acumulado un valor analógico ciclo tras ciclo, lo que resulta en valor positivo o negativo a su salida. Analog input signal Summing point + Σ 1-bit quantizer Integrator DAC Quantized output is a single bit data stream.

50 Convertidores A/D Sigma Delta MODULADOR SIGMA-DELTA Un cuantizador de 1 bit convierte la señal positiva o negativa del integrador en una trama de 1's o 0's, que alimentan a su vez al convertidor DAC interno. La salida del convertidor tratará de alcanzar y sobre pasar al valor de la entrada analógica lo que producirá, en su caso, el cambio de signo en el integrador. Analog input signal Summing point + Σ 1-bit quantizer Integrator DAC Quantized output is a single bit data stream.

51 Convertidores A/D Sigma Delta MODULADOR SIGMA-DELTA En términos de circuitería analógica el modulador se vería así: La señal de entrada se muestrea a una muy alta velocidad, alimentando a un integrador-restador cuya salida se compara contra el nivel de tierra (GND). El Flip-Flop alimentado por el comparador se encarga de generar el flujo continuo de valores binarios o «bit stream»

52 Convertidores A/D Sigma Delta MODULADOR SIGMA-DELTA Sobre-Muestreo La densidad del ruido de cuantización se distribuye a lo largo de un espacio más amplio del espectro de frecuencias, disminuyendo en consecuencia su nivel en la zona que será aislada por el filtro pasobajo.

53 Convertidores A/D Sigma Delta MODULADOR SIGMA-DELTA El primer bit de esa cadena corresponde a la primera muestra de la señal Vin. Finalmente, la trama de bits usada en el convertidor DAC se comparte también desde el modulador a los restantes elementos del convertidor, i.e.: el Filtro Pasa Bajos y el Cuantizador.

54 Convertidores A/D Sigma Delta

55 Convertidores A/D Sigma Delta Una de las opciones para el método de filtrado en sigma-delta es contar el número de bits positivos dentro de un intervalo de tiempo pre-establecido (Promediador). Al término de cada periodo, la salida de dicho contador sera respaldada con lo que se obtiene un código binario paralelo. Analog input signal Summing point + Σ 1-bit quantizer Integrator 1-bit DAC n-bit counter Latch Binary code output

56 Convertidores A/D Sigma Delta Los convertidores sigma-delta pueden tener una alta resolución y permiten, de manera eficiente, rechazar las señales de ruido (por ejemplo, 60 Hz interferencia de línea de potencia). Están disponibles en circuitos integrados con amplificadores programables internos. Por estas razones son ampliamente utilizados en aplicaciones de instrumentación. Analog input signal Summing point + Σ 1-bit quantizer Integrator 1-bit DAC n-bit counter Latch Binary code output

57 Convertidores A/D Sigma Delta Ventajas Alta resolución Desventajas Lentos debido al sobremuestreo No requieren componentes de precisión externos Muy usados para medición de señales continuas o DC.

58 Convertidores A/D de doble pendiente El convertidor A/D de doble pendiente (rampa) difiere sustancialmente de los convertidores anteriores. En este convertidor se hace uso del principio de conversión de tensión/voltaje a tiempo. Tanto el voltaje análogo de entrada como la tensión de referencia se convierten en intervalos de tiempo, de tal manera que la relación entre ambos intervalos es igual a la relación entre ambas tensiones.

59 Convertidores A/D de doble pendiente

60 Convertidores A/D de doble pendiente Vin tfix tmeas t En primera instancia, la señal de entrada se usa para cargar un capacitor durante un tiempo fijo predeterminado. Ruidos y transitorios son eliminados gracias a la integración sobre el tiempo que se realiza aquí. En la segunda etapa, el capacitor se descarga a una tasa fija y un contador convierte el tiempo que tarda en una lectura. Correspondiendo un mayor valor a un tiempo de descarga largo.

61 Convertidores A/D de doble pendiente El circuito integrador funciona como integrador negativo. Durante el tiempo Te preestablecido, el condensador C se carga linealmente hacia la tensión de entrada Ve con una pendiente igual a Ve/RC. La tensión de salida del integrador es: 1 V I = C Te 0 Ve Ve Te Ve. Te. dt=. t = R RC 0 RC

62 Convertidores A/D de doble pendiente Dado que R, C y Te son constantes, el valor de la tensión de salida, disminuye proporcionalmente a la tensión Ve; y al transcurrir el tiempo Te la tensión de salida alcanza linealmente el valor de Ve. En correspondencia con los valores de entrada: Ve1 > Ve2 el valor absoluto de la pendiente me cambia de forma que m e1 = V e1 RC me2 = V e2 RC Por lo tanto me 1 > me 2

63 Convertidores A/D de doble pendiente Una vez transcurrido el tiempo fijo Te, el circuito combinacional de control pone a cero al contador (reset) y ordena el cambio del conmutador de entrada de la posición 1 a la posición 2. Ahora, la tensión de entrada del integrador es la tensión de referencia cuyo signo debe ser contrario al de la señal de entrada. En este momento, el condensador C se descargará linealmente hasta cero, desde el valor anterior de la tensión Ve. La ecuación de la recta de carga es: VI V.Td ref RC Vref.Td RC

64 Convertidores A/D de doble pendiente La pendiente de descarga md = (Vref/RC) siempre es la misma puesto que Vref, R y C no cambian.

65 Convertidores A/D de doble pendiente Es evidente que el tiempo de descarga Td es mayor cuanto mayor sea el valor de la tensión absoluto de la entrada Ve. Como la carga almacenada durante el tiempo Te es igual a la carga removida del condensador, se cumple que [ ] [ ] V ref Ve. Te =.Td R R

66 Convertidores A/D de doble pendiente Despejando la tensión Ve Vref Ve Te.Td Como Vref y Te son constantes Ve K.Td Esta expresión nos confirma que existe una relación directa entre la tensión de entrada Ve y el tiempo de descarga. Cuando VI pase por cero, finaliza la descarga, y el detector de paso por cero lo indica haciendo a Vc = 1 y ordenando la transferencia del estado del contador a la salida.

67 Convertidores A/D de doble pendiente Ventajas Se promedia la señal de entrada Mayor inmunidad al ruido respecto a otros convertidores ADC Alta precisión Desventajas Lentos Requieren componentes de precisión externos para mejorar la exactitud

68 Convertidor de aproximaciones sucesivas (SAR)

69 Convertidor de aproximaciones sucesivas (SAR) Este convertidor es más complejo que los anteriores, pero se observa cierta similitud con los convertidores de tipo secuencial. El contador secuencial se sustituye por un circuito de aproximación sucesiva «Successive Approximation Register (SAR)» En lugar de contar de manera binaria, este registro se aproximar al valor deseado modificando, de uno por uno, cada bit del DAC empezando por el MSB El registro verifica la salida de los comparadores para ver si la cuenta binaria es mayor o menor que la entrada de señal analógica y ajusta los bits en consecuencia

70 Convertidor de aproximaciones sucesivas (SAR) Proceso de Adquisición V CSH (t)=v CSH (t0 )+[ V IN V CSH (t 0)] (1 e τ = R S 1 C SH t / τ )

71 Convertidor de aproximaciones sucesivas (SAR) 1) El sistema se reinicia y el bit más significativo del registro se establece igual a 1 2) El convertidor D / A convierte los dígitos binarios, generando el voltaje Vr que va al comparador 3) En relación al resultado del comparador: Si Ve>Vr este dígito se deja 1 Si Ve<Vr el dígito cambia a cero 4) Continua con el siguiente bit más significativo haciéndolo igual a 1 5) El proceso continúa con el paso 2 hasta comprobar el último bit

72 Convertidor de aproximaciones sucesivas (SAR) La ventaja de este convertidor es la velocidad de conversión. Para un sistema de N bits Sólo requiere n ciclos de reloj!

73 Convertidor de aproximaciones sucesivas (SAR) 1

74 Convertidor de aproximaciones sucesivas (SAR) Salida:

75 Convertidor de aproximaciones sucesivas (SAR) Ejemplo: ADC con 10 bits de resolución (equivalente a V = valor del LSB) Vin= 0.6 volts Vref=1volts Encuentre el valor digital de Vin

76 Convertidor de aproximaciones sucesivas (SAR) MSB (bit 9) Se divide Vref entre 2 Compare Vref /2 con el voltaje Vin Si Vin es mayor que Vref /2, encienda el MSB con (1) Si Vin es menor que Vref /2, asigne cero al MSB (0) Vin =0.6V y V=0.5 Ya que Vin>V, MSB = 1 (on)

77 Convertidor de aproximaciones sucesivas (SAR) Siguiente paso: calcular MSB-1 (bit 8) Compare Vin=0.6 V con V=Vref/2 + Vref/4= =0.75V Ya que 0.6<0.75, a MSB-1 se le asigna un valor de cero Calcular para MSB-2 (bit 7) Ahora compara el valor de Vin contra el voltaje Vref/8 y los anteriores que hayan sido = 1 Compare Vin contra (0.5+Vref/8)=0.625 Y que 0.6<0.625 entonces MSB-2 = 0

78 Convertidor de aproximaciones sucesivas (SAR) Calcular para MSB-3 (bit 6) Añadiendo el valor Vref/16 a la suma de aquellos bits cuyo resultado de la comparación haya sido 1 Compare Vin con V= Vref/16= Debido a que 0.6>0.5625, MSB-3=1 (on)

79 Convertidor de aproximaciones sucesivas (SAR) El proceso continua por todos los bits restantes.

80 Convertidor de aproximaciones sucesivas (SAR) Ejercicio: Un convertidor A/D de aproximaciones sucesivas de 4 bits tiene una entrada con intervalo de 0 a 15 V. Muestre cómo el convertidor A/D podría convertir convertir los voltajes analógicos 10.9V 3.1V y en sus equivalentes digitales Tiempo de conversión total = n ciclos, donde n = el número de bits en la palabra de código

81 Convertidor de aproximaciones sucesivas (SAR) Ventajas Desventajas Confiable y capaz de medias velocidades (~4Msps) Lento para conversiones Exactitud media (8-18 bits) de alta resolución en comparación con otros Velocidad limitada a tipos de ADC menos de 5Msps Buen compromiso entre costo y desempeño Fácil implementación de salida de datos en formato serial (1 bit a la vez)

82 Comparativo ADC ADC Resolution Comparison Dual Slope Flash Successive Approx Sigma-Delta 0 Tipo Dual Slope Flash Successive Appox Sigma-Delta Resolution (Bits) Velocidad (relativa) Costo (relativo) Lento Medio Muy rápido Alto Rápido Bajo Lento Bajo

83 Convertidores Digital / Analógico

84 Convertidores Digital / Analógico Los convertidores digital-analógico (DAC) convierten números discretos (por lo general en formato binario) en una señal continua de voltaje o corriente. De acuerdo con el teorema de muestreo de Nyquist - Shannon, un DAC puede reconstruir la señal original a partir de los datos muestreados, siempre y cuando su ancho de banda sea menor al de la correspondiente frecuencia de Nyquist (El doble, pero en la práctica se recomienda que sea de 5 a 10 veces mayor) El Muestreo digital introduce un error de cuantización que se manifiesta como ruido de baja intensidad en la señal generada. Un filtro de reconstrucción se coloca a la salida de los DAC's para rellenar los datos entre las muestras a manera de interpolación

85 Convertidores Digital / Analógico Clasificación Formato : Serie Paralelo Tecnología Por resistencias ponderadas (obsoleto) R-2R con fuente de tensión R-2R con fuente de corriente

86 Convertidores Digital / Analógico Características (Factores) Resolución : No. de Bits, Voltaje de salida (LSB) Intervalo de tensión/corriente de salida Precisión (Calidad) Linealidad (Voltaje de salida en todo el intervalo) Estabilidad (temperatura, tiempo) Precio

87 Convertidores Digital / Analógico Características Analógicas Resolución : Número de Bits, Voltaje de salida (LSB) Tensiones de alimentación: V(+), V(-) y A-GND Tensiones de referencia: Vref(+) y Vref(-) Tensión de Salida Vout Características Digitales Tensiones digitales Vcc y D-GND Señales de control SOC, EOC (Ready), OE y Strobe Interface Serial/Paralela (# de Bits de Entrada)

88 DAC de entrada binaria ponderada El convertidor sumador de entrada ponderada binaria es un arreglo donde las entradas están ponderadas de acuerdo a los valores binarios correspondientes de entrada. El circuito requiere resistencias muy precisas y tensiones lógicas de nivel alto (TTL-High) idénticas para asegurar su precisión. El bit MSB está representado por la ganancia más grande, por lo que le corresponde la resistencia de entrada mas pequeña. (Para el análisis, se asume que la corriente que entra al op-amp es nula) LSB D0 8R 4R D1 D2 D3 MSB 2R I0 I=0 R I3 If I1 I2 Rf + + Vout Analog output

89 DAC de entrada binaria ponderada Ejemplo Un convertidor DAC tiene una entrada 1101 Si TTL-High = +3.0Vdc 120 k +3.0 V y TTL-Low = 0.0Vdc 60 k encontrar el voltaje de 0V 30 k salida Vout +3.0 V Solución 15 k +3.0 V Rf 10 k + Vout

90 DAC de entrada binaria ponderada Ejemplo Un convertidor DAC tiene una entrada 1101 Si TTL-High = +3.0Vdc 120 k +3.0 V y TTL-Low = 0.0Vdc 60 k encontrar el voltaje de 0V 30 k salida Vout +3.0 V Solución 15 k +3.0 V I out ( I 0 I1 I 2 I 3 ) 3.0 V 3.0 V 3.0 V 0 V ma 30 k 15 k 120 k Rf 10 k + Vout

91 DAC de entrada binaria ponderada Ejemplo Un convertidor DAC tiene una entrada 1101 Si TTL-High = +3.0Vdc 120 k +3.0 V y TTL-Low = 0.0Vdc 60 k encontrar el voltaje de 0V 30 k salida Vout +3.0 V Solución 15 k +3.0 V I out ( I 0 I1 I 2 I 3 ) 3.0 V 3.0 V 3.0 V 0 V ma 30 k 15 k 120 k Vout = Iout Rf = ( ma)(10 k ) = 3.25 V Rf 10 k + Vout

92 DAC de entrada binaria ponderada

93 DAC de entrada binaria ponderada Desventajas Ventajas Económico Simple Rápido Dependencia de la estabilidad de las distintas Resistencias Valores de R muy diferentes al crecer el número total de Bits (n) Diferentes tecnologías de fabricación producirá resultados distintos

94 Convertidor DAC de escalera Escalera : R-2R Este convertidor requiere solamente dos valores de resistencias. Mediante el cálculo de un circuito equivalente de Thevenin para cada entrada, se puede demostrar que Inputs la salida es proporcional al peso D D D D binario de las entradas en alto. 0 Cada entrada en alto contribuye a la salida Vout VS n i 2 R2 1 R1 2R R4 R3 2R R6 2 3 R5 2R R8 R7 2R Rf = 2R 2R R R R + Vout donde Vs = entrada de tensión en alto, i = número de bit y n = número total de bits Para mayor precisión, las resistencias deben tener proporciones precisas, lo que fácilmente se logra en circuitos integrados.

95 Convertidor DAC de escalera Resolución y precisión El convertidor R-2R es relativamente fácil de fabricar y hay disponibles en variedad tipos de circuitos integrados. Existen en versiones de 8, 10, y de 12 bits. La precisión del convertidor deriva de la comparación entre el valor de salida real y el de la salida esperada. La precisión se espera que sea igual a : ± ½ LSB. Por su parte, la resolución se obtiene calculando el recíproco del número de las etapas o pasos de la escalera R-2R. (e.g. para 8 bits ( 28 = 256 ) la resolución es 1/256 = %)

96 Convertidor DAC de escalera Ventajas Económico Pocos componentes distintos Simple Confiable Desventajas Dependencia de la estabilidad de las Resistencias

97 Filtro de reconstrucción Resolución y precisión Después de convertir una señal digital a analógico, se pasa a través de un "filtro de reconstrucción" de paso bajo para suavizar los niveles de la salida. La frecuencia de corte del filtro a menudo se establece en el mismo valor que el filtro anti-aliasing, para bloquear los armónicos más altos generados por el proceso de digitalización. Reconstruction Filter Output of the DAC Final analog output

98