ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN

Transcripción

1 ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN PROYECTO FIN DE CARRERA DISEÑO DE UN AMPLIFICADOR DE BAJO RUIDO REALIMENTADO PARA LA BANDA DE 3-10 GHz EN TECNOLOGÍA BICMOS 0.35 μm Autor: D. Hugo García Vázquez Tutores: Dr. D. Francisco Javier del Pino Suárez Dr. D. Sunil Lalchand Khemchandani Fecha: Febrero 2009

2 ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN Alumno PROYECTO FIN DE CARRERA DISEÑO DE UN AMPLIFICADOR DE BAJO RUIDO REALIMENTADO PARA LA BANDA DE 3-10 GHz EN TECNOLOGÍA BICMOS 0.35 μm Fdo.: D. Hugo García Vázquez Tutor HOJA DE FIRMAS Tutor Fdo.: Dr. D. Francisco Javier del Pino Suárez Fdo.: Dr. D. Sunil Lalchand Khemchandani Fecha: Febrero 2009

3 ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN PROYECTO FIN DE CARRERA DISEÑO DE UN AMPLIFICADOR DE BAJO RUIDO REALIMENTADO PARA LA BANDA DE 3-10 GHz EN TECNOLOGÍA BICMOS 0.35 μm HOJA DE EVALUACIÓN Calificación: Presidente Fdo.: Vocal Fdo.: Secretario Fdo.: Fecha: Febrero 2009

4 Agradecimientos En primer lugar quiero darles las gracias a mis tutores Francisco Javier del Pino Suárez y Sunil Lalchand Khemchandani por darme la oportunidad de hacer el proyecto fin de carrera con ellos. No tengo palabras para expresar mi gratitud por toda la ayuda que me han prestado, ya que sin ella no podría haber aprendido tanto. Por otro lado, quiero darles las gracias a Dailos Ramos Valido, Roberto Díaz Ortega y Rubén Pulido Medina que también han estado ahí para todo lo que me hizo falta. También quiero darle las gracias a Antonio Hernández Ballester por haberme permitido acogerme al programa impulso y por todas las demás cosas. Agradezco al Instituto Universitario de Microelectrónica Aplicada (IUMA) por darme la oportunidad de utilizar sus instalaciones y recursos. A todas esas personas que de una manera u otra colaboraron o fueron parte de este proyecto. No me gustaría dejar de mencionar a todos aquellos profesores que han hecho que me forme adecuadamente para poder llegar hasta aquí. A mis compañeros y amigos que han sido un punto de apoyo y con los que he pasado muy buenos momentos. Por último agradecerles a Patricia, a mis hermanos Teo y Laura y a mis padres Juan Antonio y Mª Auxiliadora por todo, ya que son los más importante de mi vida. Gracias.

5 A mi familia

6 MEMORIA

7 Índice CAPÍTULO 1 INTRODUCCIÓN Objetivos Estructura de la memoria Peticionario 6 CAPÍTULO 2 ESTÁNDAR IEEE a Características de los sistemas de RF Ganancia (G) Ruido Tipos de ruido en circuitos integrados Figura de ruido (NF) Punto de Intercepción de Tercer orden (IP3) Coeficiente de onda estacionario (VSWR) Estándar IEEE a Canalización Desafíos en el diseño de MB-OFDM Especificaciones del receptor para UWB-MBOA Panorama de interferencia Sensibilidad Requisitos de linealidad Requisitos de ruido Requisitos del filtro Requisitos del sintetizador Especificaciones del receptor propuesto Resumen 24 CAPÍTULO 3 ESTUDIO DE LA TECNOLOGÍA 25

8 3.1 Resistencias Construcción Resistencias en la tecnología S35D4 de AMS Condensadores Construcción Condensadores en la tecnología S35D4 de AMS Bobinas Construcción Funcionamiento Modelo de la bobina Bobinas en la tecnología S35D4 de AMS El Transistor MOSFET Construcción Funcionamiento Modelo de Baja Frecuencia Modelo de Alta Frecuencia Transistores MOSFET en la tecnología S35D4 de AMS HBTs de SIGE Construcción Funcionamiento Modelo de baja frecuencia Modelo de alta frecuencia HBTs en la tecnología S35D4 de AMS Resumen 54 CAPÍTULO 4 ANÁLISIS DEL CIRCUITO Amplificador con Realimentación Resistiva Amplificador con Realimentación Activa 58 II

9 4.3 Inductores 3D Modificados Resumen 66 CAPÍTULO 5 DISEÑO DEL CIRCUITO Diseño a nivel de esquemático Ajuste del transistor Q Ajuste del transistor Q Ajuste de la resistencia R F Ajuste de la bobina L BB Ajuste de la bobina L EN Ajuste de la resistencia R L Ajuste de la resistencia R BB Resultados a nivel de esquemático Diseño del layout Layout de los amplificadores de bajo ruido Simulaciones post-layout de los amplificadores de bajo ruido Resumen 82 CAPÍTULO 6 MEDIDAS Equipos de Medida Medida de los parámetros S Set-up de medida de los parámetros S Resultado de la medida de los parámetros S Medida de la figura de ruido Equipo de medida de la figura de ruido Errores de medida evitables Set-up de medida de la figura de ruido Resultado de la medida de la figura de ruido 97 III

10 6.4 Medida de la linealidad del circuito Montaje para la medida de la linealidad Resultado de las medidas de la linealidad Resumen 99 CAPÍTULO 7 CONCLUSIONES 101 PRESUPUESTO BIBLIOGRAFÍA ANEXO P B A IV

11 CAPÍTULO 1 INTRODUCCIÓN En la actualidad las redes inalámbricas van desde redes de voz y datos globales, que permiten a los usuarios establecer conexiones inalámbricas a través de largas distancias, hasta las tecnologías de luz infrarroja y radiofrecuencia que están optimizadas para conexiones inalámbricas a distancias cortas. Entre los dispositivos comúnmente utilizados para la interconexión inalámbrica se encuentran los equipos portátiles, equipos de escritorio, asistentes digitales personales (PDA), teléfonos móviles, localizadores, etc. Las tecnologías inalámbricas tienen muchos usos prácticos. Por ejemplo, los usuarios de móviles pueden usar su teléfono móvil para tener acceso al correo electrónico. Las personas que viajan con equipos portátiles pueden conectarse a Internet a través de estaciones base instaladas en aeropuertos, estaciones de ferrocarril y otros lugares públicos. En casa, los usuarios pueden conectar dispositivos a su equipo de escritorio para sincronizar datos, transferir archivos, etc.

12 Capítulo 1. Introducción Las redes inalámbricas se pueden dividir en dos grupos: las fijas y las móviles [1]. Las redes inalámbricas fijas son aquellas en las que tanto el emisor como el receptor están situados en enclaves físicos permanentes, mientras que las redes inalámbricas móviles son aquellas en las que no existe esta restricción, al menos en parte de los equipos que intervienen en la comunicación. Dentro de las redes inalámbricas fijas nos podemos encontrar con: - MMDS del inglés Multichannel Multipoint Distribution Service. - LMDS del inglés Local Multipoint Distribution Service - Microondas punto a punto - Enlaces ópticos Las redes inalámbricas móviles se pueden clasificar en diferentes tipos en función de las distancias a través de las que se pueden transmitir los datos [1]: - Redes inalámbricas de área extensa (WWAN) - Redes inalámbricas de área metropolitana (WMAN) - Redes inalámbricas de área local (WLAN) - Redes inalámbricas de área personal (WPAN) Las WWAN permiten a los usuarios establecer conexiones inalámbricas a través de redes remotas públicas o privadas. Estas conexiones pueden mantenerse a través de áreas geográficas extensas, como ciudades o países, mediante el uso de antenas en varias ubicaciones o sistemas satélite que mantienen los proveedores de servicios inalámbricos. Las tecnologías WMAN permiten a los usuarios establecer conexiones inalámbricas entre varias ubicaciones dentro de un área metropolitana (por ejemplo, entre varios edificios de oficinas de una ciudad o en un campus universitario), sin el alto coste que supone la instalación de cables de fibra o cobre y el alquiler de las líneas. Además, una WMAN puede servir como copia de seguridad para las redes con cable, en caso de que las líneas alquiladas principales para las redes con cable no estén disponibles. 2 Proyecto Fin de Carrera

13 Ingeniero en Electrónica Las WLAN permiten a los usuarios establecer conexiones inalámbricas dentro de un área local (por ejemplo, un edificio corporativo o campus empresarial, o en un espacio público como un aeropuerto). Las WLAN se pueden utilizar en oficinas temporales u otros espacios donde la instalación de cableado sería prohibitiva, o para complementar una LAN existente. En las WLAN de infraestructura, las estaciones inalámbricas (dispositivos con radiotarjetas de red o módems externos) se conectan a puntos de acceso inalámbrico que funcionan como puentes entre las estaciones y la red troncal existente. En las WLAN de igual a igual (ad hoc), varios usuarios dentro de un área limitada, como una sala de conferencias, pueden formar una red temporal sin utilizar puntos de acceso, si no necesitan obtener acceso a recursos de red. Las tecnologías WPAN permiten a los usuarios establecer comunicaciones inalámbricas ad hoc para dispositivos (como PDA, teléfonos móviles y equipos portátiles) que se utilizan dentro de un espacio operativo personal (POS). Un POS es el espacio que rodea a una persona, hasta una distancia de 10 metros. En la figura 1.1 se muestra una gráfica que enfrenta la movilidad con la tasa binaria de las redes inalámbricas. Figura 1.1 Redes inalámbricas: Movilidad frente a la tasa binaria. Actualmente el mercado demanda tecnologías WPAN con velocidades similares a las ofrecidas por las tecnologías de conexión física, que ofrezcan por ejemplo transmisiones de video de alta definición en tiempo real. Hasta el momento Bluetooth era la tecnología dominante en el mercado debido a sus ventajas. Dispone de un protocolo de comunicaciones de área personal que integra a una amplia variedad de dispositivos, y permite una rápida interconexión y Escuela Técnica Superior de Telecomunicación - ETSIT 3

14 Capítulo 1. Introducción facilidad de uso de tecnologías de diversos fabricantes. Hasta la fecha ésta sigue siendo la principal ventaja de Bluetooth sobre otras tecnologías. En el aspecto técnico, Bluetooth opera en la llamada banda de aplicaciones industriales, científicas y médicas (ISM), con una frecuencia de 2.45 GHz, dividiendo esta banda en 79 canales de 1 MHz. En cuanto a la velocidad de transmisión, este protocolo permite transmisiones de hasta 2.1 Mbps, en su versión 2.0 [2]. Esta velocidad de transmisión es suficiente para muchas aplicaciones, sin embargo, no lo es para lo que actualmente demanda el mercado. De aquí surge la tecnología UWB (Ultra Wide Band, banda ultra ancha), la cual tiene un ancho de banda de GHz y velocidades de transmisión de hasta Mb/s [3], [4]. Se han hecho varias propuestas para el estándar IEEE a, pero nosotros nos centraremos en la propuesta por la MBOA (Multiband OFDM Alliance) [4]. La MBOA dividió el espectro de 3 a 10 GHz, en bandas de 528 MHz empleando OFDM en cada banda. Los datos son modulados en QPSK-OFDM 128, permitiendo tasas de datos de 53.3 Mb/s a 480 Mb/s (53.3, 55, 80, , 110, 160, 200, 320 y 480 Mb/s). En la figura 1.2 se muestra el esquema de un transmisor-receptor para UWB basado en este estándar. Como se muestra, la parte del receptor está compuesta por diferentes bloques de entre los que destaca el amplificador de bajo nivel de ruido (LNA, Low Noise Amplifier) por ser el primer elemento activo con el que se encuentra la señal. Este proyecto en sí, trata del diseño de dicho amplificador. Figura 1.2 Esquema de un transmisor-receptor para UWB. 4 Proyecto Fin de Carrera

15 Ingeniero en Electrónica 1.1 Objetivos El objetivo principal de este proyecto es el diseño de un LNA realimentado de UWB con transistores BICMOS para un receptor de UWB (estándar a). Para ello se hará uso de la tecnología SiGe 0.35 μm suministrada por la empresa AMS (Austria Micro System)[5]-[6]. Dicho amplificador forma parte de una línea de investigación de más envergadura WIreless Technologies for small area Networks with Embedded Security and Safety, WITNESS [7] en la que se desarrollan varios proyectos encaminados a estudiar las posibilidades de integración de terminales inalámbricos basados en los estándares de última generación, así como las aplicaciones de las mismas. Además de tener continuidad en otro proyecto de investigación denominado Short Range Radio, SR2 [7]. En el siguiente apartado daremos una visión general de la estructura de la memoria así como un resumen del desarrollo del proyecto. 1.2 Estructura de la memoria En este primer capítulo se han presentado las principales redes inalámbricas, centrándonos en las WPANs. Se ha visto qué motiva la aparición de UWB y las distintas propuestas para su estándar. Por último, se ha fijado los objetivos del proyecto. En el capítulo 2 abordaremos el estudio de las características del estándar IEEE a. Se comenzará con una explicación general de las características comunes a cualquier sistema de radiofrecuencia (RF). A continuación, se estudiará en detalle los aspectos más importantes del estándar. Este proyecto es parte de una cadena de recepción de UWB, por lo que se presentará finalmente la estructura general de dicho receptor. En el capítulo 3 profundizaremos en el estudio de la tecnología SiGe de 0.35 μm de AMS. Como parte de este estudio, se analizarán los componentes de dicha tecnología que forman parte de un LNA. Escuela Técnica Superior de Telecomunicación - ETSIT 5

16 Capítulo 1. Introducción En el capítulo 4 nos centraremos en las características del LNA realimentado. Para ello se hará el análisis teórico del circuito y se estudiarán las distintas posibilidades que planteamos para implementar los inductores que necesitamos para el circuito. Una vez estudiada de forma teórica la tecnología, el estándar y el circuito, se comenzará en el capítulo 5 con el diseño del mismo. Para hacer el diseño a nivel de esquemático se hará uso de la herramienta de diseño electrónico ADS (Advanced Design System) [8]. Posteriormente se pasará a hacer uso de la herramienta de diseño electrónico Cadence [9] con la que se generará el layout de nuestro circuito y se realizarán las simulaciones post-layout para asegurar su correcta implementación. El siguiente paso será enviar los circuitos a fabricar a la empresa AMS. Una vez fabricado el circuito, en el capítulo 6 se procederá a evaluar el rendimiento del mismo, a través de las medidas con una estación de puntas. Además de presentar los resultados, en este capítulo se explicará como se han realizado las medidas. Finalmente, en el capítulo 7 se resumen las principales conclusiones y los resultados obtenidos. 1.3 Peticionario Actúa como peticionario para este proyecto fin de carrera, la división de Tecnología Microelectrónica (TME) del Instituto Universitario de Microelectrónica Aplicada (IUMA). 6 Proyecto Fin de Carrera

17 CAPÍTULO 2 ESTÁNDAR IEEE a En el capítulo anterior hemos visto una introducción general de cómo se ha desarrollado nuestro proyecto y se estableció el estándar sobre el que íbamos a trabajar. En nuestro caso se trata del denominado IEEE a propuesto por el MBOA. En este capítulo analizaremos los parámetros característicos de este estándar, ya que protagonizan un importante papel dentro de nuestro estudio. Para ello, comenzaremos con una introducción de las características de los sistemas de radiofrecuencia (RF) en general [1], [10], [11], [12]. Con esta información, nos encontraremos capacitados para desarrollar en profundidad el estándar IEEE a.

18 Capítulo 2. Estándar IEEE a 2.1 Características de los sistemas de RF Los conceptos tratados en este apartado son comunes a la mayoría de los bloques que componen un sistema de RF, por esta razón serán de utilidad más adelante para el estudio del sistema donde irán incluidos nuestros amplificadores Ganancia (G) La ganancia de un circuito determina la relación entre las amplitudes de la señal de salida y la de entrada. La ganancia en tensión se puede expresar mediante la ecuación (2.1). V V salida G = (2.1) entrada Siendo su valor en decibelios el mostrado en la ecuación (2.2). Vsalida G( db) = 20 log (2.2) V entrada Cuando se trabaja con sistemas de radiofrecuencia no se suele hablar en términos de tensión sino en términos de potencia. Por tanto, de ahora en adelante hablaremos de la ganancia en potencia de una etapa. Para medir la ganancia en potencia de un circuito se utilizan los parámetros S, más concretamente el parámetro S Ruido El ruido se define como cualquier interferencia aleatoria no relacionada con la señal de interés. La inevitable presencia del ruido en un sistema de comunicación causa que la transmisión de señales eléctricas a través del mismo no sea segura. Hay muchas fuentes potenciales de ruido. Éstas pueden ser externas al sistema (ruido atmosférico, ruido galáctico, 8 Proyecto Fin de Carrera

19 Ingeniero en Electrónica ruido producido por el hombre) o propias del mismo sistema. En este apartado sólo se estudiará las fuentes de ruido generadas por el propio sistema. El ruido interno está muy unido a los fenómenos físicos que caracterizan el comportamiento de los componentes de los circuitos empleados en RF. Estos fenómenos consisten en variaciones espontáneas de tensiones o corrientes causadas por la agitación temporal de las cargas en los conductores o por la estructura granular de dichas cargas. Por lo tanto, podemos deducir que el ruido producido por un circuito electrónico no puede ser eliminado por completo debido a que es intrínseco al propio funcionamiento del circuito. Sin embargo, si es posible minimizar sus efectos mediante un diseño adecuado del mismo Tipos de ruido en circuitos integrados En este subapartado se explicará brevemente los tipos de ruido que se encuentran en los circuitos integrados, así como el motivo de su aparición. El Ruido Térmico es una perturbación de carácter aleatorio que aparece de forma natural en los conductores debido a la agitación térmica de los electrones. Los electrones de un conductor poseen distintos valores de energía debido a la temperatura del conductor. Las fluctuaciones de energía en torno al valor más probable son muy pequeñas pero suficientes para producir la agitación de las cargas dentro del conductor. Estas fluctuaciones de las cargas crean una diferencia de tensión que se mezcla con la señal transmitida por el conductor, produciendo interferencias en la misma y degradando la calidad de la señal. Como la causa de este tipo de ruido es el movimiento térmico de los electrones, es lógico esperar que esté relacionado con la temperatura y de hecho aumenta directamente con la misma. La potencia media de ruido térmico está definida por la ecuación (2.3): η = 4 K T Δf (2.3) donde: - η es la potencia media de ruido media medida en vatios. Escuela Técnica Superior de Telecomunicación - ETSIT 9

20 Capítulo 2. Estándar IEEE a 23 - K es la constante de Boltzmann, K = Jul º K. - T es la temperatura absoluta. - f es el ancho de banda de la señal. Como se puede observar en la ecuación (2.3) el valor del ruido térmico también aumenta de forma proporcional con el ancho de banda de la señal. Las fuentes de ruido térmico más comunes en los circuitos integrados son las resistencias y los transistores MOS. La base fundamental del Ruido Shot es la naturaleza granular de la carga eléctrica. El ruido Shot se origina solamente cuando hay un flujo de corriente a través de una barrera de potencial y está asociado al mecanismo físico de salto de una barrera de potencial por un transporte de carga. Estos procesos físicos asumen la existencia de un promedio de flujo de corriente que se manifiesta en forma de huecos y electrones fluyendo en los semiconductores. En particular, en un semiconductor, la causa de este ruido es la dispersión aleatoria de los electrones o a la recombinación aleatoria de los huecos. Como consecuencia, el ruido Shot dependerá de la carga del electrón, del valor medio de la corriente y, como en el ruido térmico, del ancho de banda. Este tipo de ruido está caracterizado, al igual que el ruido térmico, por una función de densidad gausiana. El Ruido Flicker aparece en todos los dispositivos activos, así como en algunos elementos pasivos. Está caracterizado por una densidad espectral de potencia que aumenta cuando la frecuencia decrece. Por esta propiedad este ruido es muy diferente del ruido térmico y del ruido Shot, aunque esté caracterizado también por una función de densidad de probabilidad gaussiana. En los dispositivos electrónicos, la aparición del ruido flicker está más marcada en dispositivos que son sensibles a los fenómenos de superficie ya que los defectos e impurezas en la superficie del material del dispositivo pueden atrapar y liberar cargas aleatoriamente. La corriente I generada por el ruido flicker presenta, en general, una densidad espectral de potencia como se muestra en la ecuación (2.4). 10 Proyecto Fin de Carrera

21 Ingeniero en Electrónica Siendo: a I Si ( t ) = K 1 (2.4) b f - I el flujo de corriente directa del dispositivo. - K 1 una constante particular para cada dispositivo. - a una constante en el rango de 0.5 a 2. - b una constante aproximada a la unidad. Debemos considerar que al trabajar con circuitos de RF estamos tratando con altas frecuencias por lo que el ruido flicker no tiene un efecto considerable. De todos los tipos de ruido que se han visto el más importante es el ruido térmico, ya que está directamente relacionado con el ancho de banda de la señal y con la temperatura a la que trabaja el dispositivo electrónico Figura de ruido (NF) En un amplificador de RF, incluso cuando no hay señal a la entrada, a la salida se puede medir una pequeña tensión. A esta pequeña cantidad de potencia de salida se la suele denominar potencia de ruido. La potencia de ruido total a la salida es la suma de la potencia de ruido a la entrada amplificada más la potencia de ruido a la salida producida por el sistema. La figura de ruido describe cuantitativamente la respuesta frente al ruido de un sistema. Se define como la relación entre la potencia total de ruido disponible a la salida del sistema y la potencia de ruido disponible a la salida debido al ruido térmico, siendo éste la única señal a la entrada. La figura de ruido se expresa como muestra la ecuación (2.5). PN 0 NF = (2.5) P G Ni A Donde: - P N0 es la potencia total de ruido disponible a la salida del sistema. Escuela Técnica Superior de Telecomunicación - ETSIT 11

22 Capítulo 2. Estándar IEEE a - P Ni es la potencia de ruido disponible en un ancho de banda B, P Ni =k T B (k y T son respectivamente la constante de Boltzmann y la temperatura absoluta). - G A es la ganancia de potencia disponible definida como la relación entre la potencia de señal disponible a la salida (P So ) y la potencia de señal disponible a la entrada (P Si ). Sustituyendo G A por dicha relación en la ecuación (2.5) obtenemos que la figura es la mostrada en la ecuación (2.13). PS / P i N i SNRi NF = P / = (2.6) S P SNR 0 N 0 0 Donde SNR i y SNR o son las relaciones señal a ruido medidas a la entrada y a la salida respectivamente. De esta forma, la figura de ruido es una medida de cuanto se degrada la SNR al pasar la señal a través del circuito. Si el circuito no añadiese ruido, entonces SNR i = SNR o, independientemente del valor de la ganancia del mismo. Esto es debido a que tanto la señal como el ruido son amplificadas (o atenuadas) por el mismo factor. Por lo tanto, la figura de ruido de un circuito sin ruido es igual a 1 aunque por lo general la figura de ruido suele ser mayor que la unidad. Para dos etapas en cascada la figura de ruido viene dada por la ecuación (2.7). NF NF 1 2 = NF1 + (2.7) G A 1 Donde: - NF 1 y NF 2 son las figuras de ruido de ambas etapas por separado. - G A1 es la ganancia de la primera etapa. La ecuación (2.7) muestra que la primera etapa es la que más contribuye al ruido total ya que su figura de ruido se suma directamente a la del sistema y la de la segunda etapa es atenuada 12 Proyecto Fin de Carrera

23 Ingeniero en Electrónica por la ganancia de la primera etapa. En consecuencia, la primera etapa de un sistema de radiofrecuencia (LNA) debe tener una baja figura de ruido y una alta ganancia Punto de Intercepción de Tercer orden (IP3) El punto de intercepción de tercer orden es una medida de la linealidad de un circuito. Cuando dos señales con diferentes frecuencias (ω 1 y ω 2 ) son aplicadas a un sistema no lineal, la salida exhibe, en general, términos armónicos de ω 1 y ω 2, y también términos de frecuencias que siguen la ley mω 1 ±nω 2 los cuales se producen por mezcla de los anteriores. A estos se les denomina productos de intermodulación (IM). Se define el orden de cada producto como la suma de m+n. Los productos de intermodulación se pueden dar referidos a la salida (OIM) o a la entrada (IIM) y se suelen expresar en dbm. Ambos valores están relacionados a través de la ganancia del circuito (OIM = IIM+G db). Los productos de intermodulación más importantes son los de tercer orden (2ω 1 -ω 2 y 2ω 2 -ω 1 ), desechando el término de continua que normalmente no condiciona la información y los términos superiores por considerarlos de magnitud muy pequeña o estar alejados de la frecuencia de la portadora. En la figura 2.1 se muestra como los productos de intermodulación pueden caer dentro del canal deseado produciendo fuertes interferencias. OIM3 ω 1 ω 2 ω ω 2ω 1 -ω 2 ω 1 ω 2 2ω 2 -ω 1 señal deseada señal deseada ω 1 ω 2 ω 2ω 1 -ω 2 ω 1 ω 2 2ω 2 -ω 1 ω Figura 2.1 Efecto de la intermodulación. La corrupción de las señales debido a la intermodulación de tercer orden de dos interferencias cercanas es algo común y perjudicial. Para determinar cuánto es esta degradación Escuela Técnica Superior de Telecomunicación - ETSIT 13

24 Capítulo 2. Estándar IEEE a se define una figura de mérito llamada punto de intercepción de tercer orden IP3 (third intercept point) el cual se puede dar referido a la entrada (IIP3) o a la salida (OIP3). Por medio de la ecuación (2.8) se puede calcular el IIP3. ΔP 3 = Pin (2.8) dbm 2 db IIP dbm + Donde: - P in es la potencia de la señal interferente (tono). - ΔP db es la diferencia de potencia entre la señal interferente y el IIM3. En la Figura 2.2 se muestra la interpretación gráfica de ambas cantidades así como del IP3. Para determinar gráficamente el IP3 se representa la salida deseada y la salida del producto de intermodulación de tercer orden en función del nivel RF a la entrada. El IP3 es la intercepción extrapolada de esas dos curvas. En general cuanto mayor sea el IP3 más lineal será nuestro circuito. P in ΔP IIM3 ω 1 ω 2 ω 2ω 1 -ω 2 2ω 2 -ω 1 P salida (dbm) OIP3 ΔP Potencia de la señal principal L 1 L 2 Δ P 2 20log( Ain ) Figura 2.2 Medida del IP3 referido a la entrada. IIP3 Potencia de IM (IIM3) P entrada (dbm) Así, el IIP3 se puede determinar a partir de la ecuación (2.15) como se muestra en la ecuación (2.9). 14 Proyecto Fin de Carrera

25 Ingeniero en Electrónica Pin IIM 3 3 Pin (2.9) dbm 2 dbm IIP dbm = + El IIM3 viene dado por la ecuación (2.10). IIM 3 IIM 3 dbm dbm = Pin dbm = 3Pin dbm 2( IIP3 2IIP3 dbm dbm Pin dbm ) (2.10) Es digno de mención que el representar la linealidad de un componente mediante el uso del IM3 presenta el inconveniente que debe ser especificada la potencia de entrada. Con el IP3 se salva este problema. El IIM3 y el OIM3 son medidas absolutas de la potencia de los productos de intermodulación referidos a la entrada y a la salida, mientras que el IIP3 y el OIP3 son medidas relativas a los valores de los tonos de test utilizados. De esta forma, haciendo uso del IIP3 o el OIP3 podemos comparar distintos sistemas cuyas medidas se hayan hecho con diferentes tonos y por ello son la forma más habitual de caracterizar los efectos de la intermodulación Coeficiente de onda estacionario (VSWR) Está relacionado con el coeficiente de reflexión (Γ L, relación entre la onda incidente y la reflejada) según la ecuación (2.18) e indica una medida cuantitativa de la adaptación del circuito a la entrada (VSWR1) o a la salida (VSWR2). En la ecuación (2.11), Z 0 es la impedancia característica de la línea de transmisión y Z L es la impedancia de carga. Como se puede observar, si terminamos la línea de transmisión con una impedancia igual a su impedancia característica, el coeficiente de reflexión será cero, lo cual equivale a un VSWR de valor 1. El hecho de que se utilice más el coeficiente de onda estacionario que el coeficiente de reflexión se debe a que es más fácil de medir (no es más que la relación entre la tensión de pico máxima y mínima a lo largo de una línea sin pérdidas). Z L Z 0 VSWR 1 ΓL = = (2.11) Z + Z VSWR + 1 L 0 Escuela Técnica Superior de Telecomunicación - ETSIT 15

26 Capítulo 2. Estándar IEEE a 2.2 Estándar IEEE a En 2002, la FCC (Federal Communications Commission) con el informe establece el reglamento para UWB. La FCC aprueba el sistema de UWB para un rango de frecuencias de GHz [3]. Para definir un dispositivo como de UWB, éste debe tener un ancho de banda fraccional de 0.2 u ocupar 0.5 GHz. BW 2( fs fi) = fs + fi Fraccional (2.12) donde fs es la frecuencia superior y fi la frecuencia inferior a 10 db. Basándose en esta asignación, UWB no se considera como una tecnología sino un espectro libre para su uso. La FCC propuso para su comercialización de usos civiles las siguientes aplicaciones: - Sistemas de proyección de imagen, médicos y de vigilancia. - Radares de vehículos. - Sistemas de comunicaciones y de medidas. Un inconveniente importante es que UWB tiene que coexistir con un nivel de interferencias relativamente alto debido a los dispositivos de 2.4 GHz y de 5 GHz de las bandas ISM Canalización Como parte del IEEE , la MBOA (Multiband OFDM Alliance) para el estándar de UWB dividió el espectro de 3 a 10 GHz, en bandas de 528 MHz empleando OFDM en cada banda. Los datos son modulados en QPSK-OFDM 128, permitiendo tasas de datos de 53.3 Mb/s a 480 Mb/s (53.3, 55, 80, , 110, 160, 200, 320 y 480 Mb/s) [4]. 16 Proyecto Fin de Carrera

27 Ingeniero en Electrónica En la figura 2.3 se muestra como se definió en 5 grupos de bandas. El primer grupo de bandas es utilizado para la primera generación de dispositivos (Modo 1 de 3.1 a 4.9 GHz). Los grupos de bandas del 2 al 5 son reservados para usarlos en el futuro. Figura 2.3 Bandas de frecuencia. Usando únicamente las 3 bandas inferiores se puede usar un filtro paso banda que reduce el nivel de interferencias de las bandas ISM de los 5 GHz. Para proporcionar robustez frente a la multitrayectoria y a las interferencias se utiliza la técnica de frequency hopping (saltos de frecuencia) entre las bandas de cada grupo de bandas. El receptor debe tener por tanto una alta linealidad y un oscilador local de banda ancha con saltos de frecuencias de menos de 9.5 ns de duración. (ver figura 2.4). Figura 2.4 Frequency hopping. En la tabla 2.1 se muestra la distribución de frecuencias de cada grupo de bandas MB- OFDM. Escuela Técnica Superior de Telecomunicación - ETSIT 17

28 Capítulo 2. Estándar IEEE a Tabla 2.1 MB-OFDM plan de frecuencias GRUPO DE BANDAS Nº DE LAS BANDAS FRECUENCIA INFERIOR FRECUENCIA CENTRAL FRECUENCIA SUPERIOR MHz 3432 MHz 3696 MHz MHz 3960 MHz 4224 MHz MHz 4488 MHz 4752 MHz MHz 5016 MHz 5280 MHz MHz 5544 MHz 5808 MHz MHz 6072 MHz 6336 MHz MHz 6600 MHz 6864 MHz MHz 7128 MHz 7392 MHz MHz 7656 MHz 7920 MHz MHz 8184 MHz 8448 MHz MHz 8712 MHz 8976 MHz MHz 9240 MHz 9504 MHz MHz 9768 MHz MHz MHz MHz MHz Frecuencia central de la banda = n b, n b = 1.14 (MHz) Desafíos en el diseño de MB-OFDM Los receptores MB-OFDM comparado con los receptores de banda estrecha, tienen una serie de nuevos desafíos, los cuales se resumen en [13], [14], [15]: - Necesidad de una adaptación de la impedancia de entrada de banda ancha, de 3.1 a 10.6 GHz. Se necesita un LNA en el receptor capaz de proporcionar una figura de ruido razonablemente baja, una alta ganancia y un consumo de corriente bajo. Esto es muy difícil usando LNAs convencionales de banda estrecha o amplificadores realimentados resistivamente [15]. - Cuando estamos recibiendo en un canal, la señal de los otros canales entran en el receptor y aparecen señales bloqueantes. Como consecuencia, aparecen restricciones a la linealidad dentro de la banda. - Necesita una mejor linealidad al coexistir con otras bandas de GHz, esto no ocurría con los receptores de banda estrecha. Por ejemplo, en los sistemas de banda estrecha la distorsión o la no linealidad debida a los armónicos de 2º orden 18 Proyecto Fin de Carrera

29 Ingeniero en Electrónica no son importantes ya que están fuera de la banda. Sin embargo, en los receptores de UWB, la distorsión de 2º orden del canal 1 cae dentro del canal 5. - Los receptores necesitan filtros para seleccionar los canales en banda base con un alto rechazo a la frecuencia de corte de 264 MHz. Es particularmente difícil realizar filtros activos con polos en este rango de frecuencias, y satisfacer rigurosamente el rango dinámico sin un consumo alto de corriente. - Los receptores necesitan un sintetizador de frecuencia de banda ancha ágil, para toda la banda 3.4 a 10.3 GHz. - Los sistemas de banda ancha usan esquemas complejos de modulación. Debido a la aglomeración en la constelación se necesita una ganancia equilibrada entre los canales I y Q y eficiencia en las fases en cuadratura del oscilador local (LO). - Al tener UWB un ancho de banda grande, los armónicos del LO pueden enviar algún canal no deseado de UWB a la FI e interferir el canal deseado. 2.3 Especificaciones del receptor para UWB-MBOA Para alcanzar una solución de bajo coste, se requiere una alta integración de la arquitectura del receptor, con un mínimo número de componentes externos. En la figura 2.5 se muestra una arquitectura zero-if (frecuencia intermedia nula) que satisface bien esta aplicación de UWB. Este esquema se ha puesto en práctica para aplicaciones radio de UWB recientemente publicadas [13], [14], [15]. La señal de la antena es filtrada por un filtro pasivo inicial, el cual reduce el nivel de las interferencias fuera de la banda. Lo siguiente es un LNA de ultra banda ancha y un mezclador en cuadratura que convierte a frecuencias intermedias nulas. El sintetizador proporciona las señales en cuadratura y los saltos de frecuencia del oscilador local. El filtro en banda base proporciona filtrados y ganancias variables. La señal en banda base es digitalizada por un conversor analógico digital (ADC), al cual lo sigue un procesador digital en banda base. Escuela Técnica Superior de Telecomunicación - ETSIT 19

30 Capítulo 2. Estándar IEEE a Figura 2.5 Receptor para UWB Panorama de interferencia Por el corto alcance y la alta tasa de datos de los sistemas inalámbricos de UWB se integrará dentro de varios dispositivos incluidos: ordenadores, impresoras, HDTVs, cámaras digitales, grabadores de DVD, PDA, etc. Para que puedan coexistir junto a otras tecnologías inalámbricas como WLAN y Bluetooth, se necesita de un receptor robusto a las interferencias. Se ha propuesto como distancia máxima 10 metros, lo que quiere decir, que la mínima potencia de la señal recibida será del orden de -74 dbm. A la hora de analizar la robustez de un sistema de UWB es necesario considerar varios tipos de interferencias: interferencias dentro de la banda, tales como UWB no deseadas, e interferencias fuera de la banda, como WLAN e interferencias de los móviles. Para demostrar que las interferencias pueden producir problemas de linealidad, se considera un caso típico en el que tenemos una señal interferente IEEE a en la banda superior UNII. Con 30 dbm y 0.2 metros de distancia, la potencia recibida de esta interferencia puede alcanzar 5 dbm, aproximadamente 80 db mayor que la potencia recibida de la señal de UWB deseada Sensibilidad En la tabla 2.2 se muestra la sensibilidad mínima del receptor para las distintas tasas de datos disponibles. El PER (packet error rate, error en la tasa de paquetes) debe ser menor que el 8 % con un PSDU (PHY payload) de 1024 bytes [4]. 20 Proyecto Fin de Carrera

31 Ingeniero en Electrónica Tabla 2.2 Sensibilidad mínima para las diferentes tasas de datos Tasa de datos (Mbps) Requisitos de linealidad Sensibilidad mínima para el modo 1 (dbm) Los niveles de interferencias esperados determinan los requisitos de linealidad tanto de 2º orden como de 3º orden. La propuesta de estándar de UWB define un sistema con una figura de ruido de 6.6 db, dando una potencia de ruido dentro de la banda de dbm. Los criterios para definir las interferencias, asumen que el receptor está funcionando 6 db por encima de la sensibilidad. Al sumarle estos 6 db al margen, la potencia de ruido e interferencias máxima permitida es igual a dbm. Siendo el nivel de interferencias permitido inferior -75 dbm. Primero se considera el requisito de no linealidad de 2º orden, es decir, el IIP2. En el caso extremo se relaciona con el 2º tono, donde el producto de 2º orden cae dentro de la banda del receptor de RF, por ejemplo, la combinación de las interferencias de una primera señal IEEE a a 0.2 metros y las interferencias de una segunda señal PCS/GSM1900 a 1 metro de distancia. Asumiendo que la potencia recibida es de 30 dbm para ambos sistemas, el nivel de potencia de las interferencias recibidas es de -4 dbm y -8 dbm respectivamente. Por lo tanto, conduce a un requisito del IIP2 de 20 dbm, teniendo en cuenta los 20 db del filtro inicial. Para la no linealidad de 3º orden, el IIP3, la banda ISM de 5 GHz da lugar a 2 interferencias en el peor escenario. Si se asume que los dos tonos de las banda ISM de 5 GHz a 0.2 metros y 1 metro, y otra vez el nivel de interferencias del filtro inicial es de 20 db, el nivel potencia de interferencias es del orden -24 dbm y -44 dbm respectivamente. Se obtiene un requisito del IIP3 del orden de -9 dbm. Escuela Técnica Superior de Telecomunicación - ETSIT 21

32 Capítulo 2. Estándar IEEE a Requisitos de ruido Dependiendo de la tasa de bit, la MBOA especifica una sensibilidad en la recepción que va de -84 dbm (para 55 Mb/s) a -73 dbm (para 480 Mb/s). Requiere una SNR de unos 8 db, estas especificaciones se trasladan a una NF de 6-7 db. Sensibilid ad = 174 dbm + 10 log( B) + NF + SNR NF = 174 dbm 10 log( B) SNR Sensibilidad NF = 174 dbm 10 log( 528MHz ) 8dB 73dBm = 6. 13dB (2.13) Para un sistema de 3 bandas, la MBOA propone que la NF es igual a 6.6 db, teniendo en cuenta que el filtro a la entrada tiene unas pérdidas reales de 2 db, se necesita una NF de 4.6 db Requisitos del filtro El receptor debe tener un filtro inicial que elimine el ruido y las interferencias de fuera de la banda. Para el modo 1 la banda del paso del filtro inicial está entre 3168 MHz y 4752 MHz. La salida del filtro inicial es amplificada usando un LNA, a continuación se pasa a banda base usando una frecuencia central apropiada. La señal en banda base se filtra usando un filtro paso bajo de 3º orden. En la tabla 2.3 se muestran las atenuaciones correspondientes al filtro inicial y al filtro en banda base. 22 Proyecto Fin de Carrera

33 Ingeniero en Electrónica Tabla 2.3 Atenuaciones del filtro inicial y del filtro en banda base Horno Micro ondas Interferencias de Bluetooth & IEEE Interferencias de IEEE b & IEEE Interferencias de IEEE a Interferencias de IEEE (2.45GHz) Mínima atenuación filtro banda base Atenuación del filtro inicial 35.4 db 36.9 db 36.9 db 30.7 db 35.6 db 35 db 35 db 35 db 30 db 35 db Requisitos del sintetizador Como la señal tiene que cubrir las 3 bandas inferiores definidas en la MBOA y como se ha propuesto la arquitectura zero-if, el sintetizador necesita proporcionar las frecuencias centrales de las bandas que se muestran en la tabla 2.1. En la propuesta del MBOA, el salto de frecuencias entre sub-bandas ocurre para cada símbolo con un periodo de ns. Este periodo contiene un sufijo de 60.6 ns el cual es seguido por un intervalo de seguridad de 9.5 ns como se muestra en la tabla 2.4. El generador de frecuencias usado para la conmutación del mezclador, tanto para el emisor como para el receptor tiene que cambiar dentro de los 9.5 ns, para lograr la frecuencia de salto. La portadora generada debe tener una gran pureza ya que existen fuertes interferencias en la señal. Por ejemplo, operando en el modo 1 los tonos de 5 GHz deben de estar por debajo de 50 dbc para evitar en la recepción las fuertes interferencias de WLAN fuera de banda. Por esta misma razón, los tonos en el rango de 2 GHz deberían estar por debajo de 45 dbc para poder coexistir con los sistemas que operan en la banda ISM de 2.4 GHZ, como por ejemplo b/g y Bluetooth. Finalmente, para asegurar que la SNR del sistema no se degradará más de 0.1 db debido a la generación del oscilador local, la especificación del ruido de fase del VCO se fija en 100 dbc/hz a 1 MHz de desviación y el ruido de fase integrado total no debe exceder 3.5 grados rms [14], [15]. Escuela Técnica Superior de Telecomunicación - ETSIT 23

34 Capítulo 2. Estándar IEEE a Especificaciones del receptor propuesto En la siguiente tabla se muestran las especificaciones del receptor propuesto. 2.4 Resumen Tabla 2.4 Requisitos del receptor Sensibilidad a dbm NF 6-7 db Ganancia de compresión a 1dB/IIP dbm/-9 dbm Ruido de fase -100 dbc/hz a 1 MHz Ganancia tensión 84 db Total CAG 60 db En este capítulo hemos visto las principales características de los sistemas de RF. Igualmente, hemos dado una descripción detallada del estándar IEEE a propuesto por la MBOA. Tras analizar los principales desafíos del diseño del receptor, se ha estudiado la arquitectura zero-if, la cual es altamente integrable. Además, para esta arquitectura se ha especificado el panorama de interferencias, sensibilidad, linealidad, figura de ruido y los requisitos del sintetizador y de los filtros. En el siguiente capítulo veremos las características de la tecnología empleada para nuestro trabajo. Esta tecnología es la denominada SiGe 0.35 μm de AMS (Austria Micro System). Para ello, estudiaremos uno a uno todos los componentes suministrados por este proceso que entran en juego en el diseño de nuestros LNAs. 24 Proyecto Fin de Carrera

35 CAPÍTULO 3 ESTUDIO DE LA TECNOLOGÍA Antes de comenzar con el estudio de las principales características y topologías de los LNAs para UWB es necesario realizar un estudio de la tecnología que se va a utilizar. Por esta razón hemos realizado este capítulo, con el que pretendemos dar una visión general de la tecnología S35D4 de la fundidora AMS. Esta tecnología consta de cuatro metales siendo la última capa de metal de espesor y conductividad mayor a efectos de mejorar el factor de calidad de los inductores integrados. En cuanto a los dispositivos activos, consta de transistores bipolares de heteroestructura (HBT) y MOSFET, siendo la longitud de puerta mínima de 0.35 μm. Así mismo la tecnología S35D4 ofrece librerías de componentes pasivos.

36 Capítulo 3. Estudio de la tecnología 3.1 Resistencias Construcción El valor óhmico de una resistencia integrada depende principalmente del valor de la resistividad del material que la constituye y de las dimensiones del material. En la figura 3.1 se muestra una resistencia integrada y los parámetros que influyen en el valor óhmico. Figura 3.1 Parámetros de una resistencia. Partiendo de la figura 3.1 el valor de la resistencia se obtiene a partir de la ecuación (3.1). W R = ρ t L (3.1) Donde los parámetros que intervienen son: - ρ es la resistividad del material - t es el espesor del material - L es la longitud de la pista - W es la anchura de la pista En procesos de semiconductores el espesor de las capas de material resistivo es un valor constante, por lo que el valor de la resistencia puede determinarse a partir de la ecuación (3.2). W R = Rsquare (3.2) L En la ecuación (3.2) R square representa la resistencia por cuadro, que es el cociente entre la resistividad y el espesor de la resistencia. 26 Proyecto Fin de Carrera

37 Ingeniero en Electrónica Resistencias en la tecnología S35D4 de AMS La tecnología S35D4 de AMS presenta dos tipos de resistencias, RPOLY2 y RPOLYH, que se utilizan dependiendo del valor resistivo que se pretenda integrar. En la tabla 3.1 se muestra un cuadro resumen de los parámetros más importantes de las mismas. Tabla 3.1 Resistencias incluidas en la tecnología RPOLY2 Parámetro Mínimo Típico Máximo Unidad Resistencia Ω/ Coef. temperatura /K Resist. Contacto Ω /cnt Den. Corriente 0.3 ma/μm RPOLYH Parámetro Mínimo Típico Máximo Unidad Resistencia kω / Coef. temperatura /K Resist. Contacto Ω /cnt Den. Corriente 0.3 ma/μm En la figura 3.2 se muestra el cuadro de diálogo de Cadence donde se ajustan los parámetros de las resistencias. Escuela Técnica Superior de Telecomunicación - ETSIT 27

38 Capítulo 3. Estudio de la tecnología Figura 3.2 Parámetros en las resistencias. A continuación se detalla el funcionamiento de cada uno de los parámetros mostrados en la figura 3.2: 1 Valor de la resistencia: ajustando el valor óhmico de la resistencia el software calcula la longitud de la misma. 2 Ancho de la pista: variando el ancho el software determina la longitud para mantener el valor de resistencia establecido. 3 Longitud de la pista. 4 Ángulo de giro. 5 Número de dedos empleado para reducir el tamaño de la resistencia. 6 Estructuras dummies: estas estructuras minimizan los efectos de dispersión y en consecuencia la tolerancia en el valor de la resistencia. 7 Tipo de anillo de guarda: se puede emplear como anillo de guarda una conexión al sustrato o bien una difusión. 8 Resistencia de precisión: mediante esta opción se obtienen resistencias preparadas para realizar divisores de tensión precisos. 28 Proyecto Fin de Carrera

39 Ingeniero en Electrónica Figura 3.3 Resistencia con estructura Dummies. En la figura 3.3 se muestra un ejemplo de resistencia generada a partir del asistente que presenta el kit de diseño de la tecnología. Esta resistencia posee 4 dedos así como las estructuras dummies. 3.2 Condensadores Construcción En sistemas integrados la implementación de condensadores se reduce a la construcción de un condensador plano empleando dos capas de metal separadas por una capa de material aislante. En la figura 3.4 se muestra un esquema donde esto queda reflejado. Escuela Técnica Superior de Telecomunicación - ETSIT 29

40 Capítulo 3. Estudio de la tecnología ecuación (3.3). Figura 3.4 Corte de un condensador. Partiendo de la figura 3.4 el valor de la capacidad del condensador viene dado por la Donde los parámetros que intervienen son: - ε ' es la permitividad relativa del material - ε o es la permitividad del vacío - A es el área de las placas del condensador - d es la distancia ente las placas del condensador Condensadores en la tecnología S35D4 de AMS ε '.ε A C o. = (3.3) d Esta tecnología dispone de dos tipos de condensadores. Por un lado está el CPOLY, formado por dos capas de polisilicio y diseñado para capacidades de pequeño tamaño. Por otro lado está el CMIM, formado por 2 capas de metal y diseñado para la implementación de capacidades de gran valor En la figura 3.5 se muestra el cuadro de dialogo donde se pueden ajustar los diversos parámetros de los condensadores. 30 Proyecto Fin de Carrera

41 Ingeniero en Electrónica Figura 3.5 Parámetros ajustables en los condensadores. A continuación se detallan los parámetros mostrados en la figura Valor de la capacidad. 2 Ancho del condensador. 3 Longitud del condensador. 4 Área total del condensador. 5 Perímetro del condensador. 6 Conexión al sustrato o a un pozo tipo N. 7 Colocación de anillos de guarda mediante contactos o difusiones. 8 Colocación de los contactos de la capa inferior. 9 Colocación de los contactos de la capa superior. Escuela Técnica Superior de Telecomunicación - ETSIT 31

42 Capítulo 3. Estudio de la tecnología Figura 3.6 Layout de un condensador. A modo de ejemplo en la figura 3.6 se muestra un condensador creado mediante el asistente proporcionado por la tecnología. Puede observarse como este condensador posee un anillo de guarda externo formado por contactos al sustrato. La conexión de la capa inferior está hecha a la izquierda y la conexión de la capa superior está a la derecha. 3.3 Bobinas Construcción La manera más habitual de diseñar un inductor integrado es generar una espiral con pistas de metal sobre un sustrato determinado. Debido a que uno de los extremos de la espiral queda en el interior de la misma, será necesario disponer de, al menos, dos niveles de metal para poder tener acceso a dicho terminal. Al trozo de pista que pasa por debajo de la espiral principal para acceder al terminal interior se la suele denominar underpass o cross-under. En la figura 3.7 se muestra el layout de una bobina espiral cuadrada simple en donde se puede apreciar la disposición del underpass así como los parámetros más importantes de su geometría (radio r, anchura w, separación de las pistas s y número de vueltas n). 32 Proyecto Fin de Carrera

43 Ingeniero en Electrónica Figura 3.7 Layout de una bobina cuadrada simple Funcionamiento Un inductor se caracteriza por su factor de calidad (ecuación (3.4)), cuyo valor suele estar en el intervalo de 5 a 20 para subsistemas de banda ancha, siendo algo mayor para redes de banda estrecha (filtros). Im( Y11) Q = (3.4) Re( Y ) En la práctica, el factor de calidad de los inductores integrados sobre silicio no satisface las especificaciones indicadas debido a las pérdidas asociadas al dispositivo. La respuesta de los inductores integrados ha sido y sigue siendo objeto de investigación de modo que los fenómenos físicos causantes de la degradación de la misma han sido ya identificados. Los más relevantes se asocian a pérdidas en el sustrato poco resistivo, pérdidas en los metales por su alta resistividad junto a las causadas por el efecto pelicular (skin effect) [16] y por las corrientes de torbellino (eddy currents) [16] inducidas en ambos medios. Estas dos últimas fuentes de pérdidas, el efecto pelicular y las pérdidas por corrientes de torbellino, no son fáciles de modelar. Cuando se aplica tensión en los extremos de una espira aparecen los campos eléctricos y magnéticos de la figura El campo magnético B(t) está originado por la corriente alterna que circula por las espiras. Es el responsable del comportamiento inductivo del dispositivo, así como de las Escuela Técnica Superior de Telecomunicación - ETSIT 33

44 Capítulo 3. Estudio de la tecnología corrientes inducidas en el sustrato y las pistas de la espira. Como B(t) atraviesa el sustrato y las pistas de la espira, se inducen corrientes de torbellino en ambas. E1(t) es el campo eléctrico en las pistas de la espira. Produce la corriente de conducción y asociada a ella aparecen pérdidas óhmicas en las pistas debido a la resistividad de los conductores. E2(t) es el campo eléctrico entre las pistas de la espira y está causado por la diferencia de tensión entre los conductores. Ocasiona el acoplamiento capacitivo entre ellos actuando el óxido como dieléctrico. E3(t) es el campo eléctrico entre la espiral y el sustrato, el cual está causado por la diferencia de tensión existente entre ambos. Genera el acoplamiento capacitivo entre la espira y el sustrato además de pérdidas óhmicas en este último. E4(t) es el campo eléctrico entre la espira y el crossunder. Genera una capacidad parásita asociada en paralelo a la bobina. Figura 3.8 Campos eléctricos y magnéticos en un inductor integrado Modelo de la bobina El modelo clásico se basa en la interpretación de los fenómenos físicos estudiados en el apartado anterior. La estructura de este modelo, considerando al inductor como un dispositivo 34 Proyecto Fin de Carrera

45 Ingeniero en Electrónica de dos puertos, se muestra en la figura 3.9. En serie con la inductancia deseada, Ls, aparece una resistencia, Rs, que modela las pérdidas óhmicas generadas por E1(t) (ver figura 3.8). El condensador Cp da cuenta del acoplamiento capacitivo generado por E2(t) y E4(t). El resto de los elementos que aparecen en el circuito describen los efectos del sustrato. En particular, los condensadores COX1 y COX2 modelan las capacidades del óxido existente entre la espiral y el sustrato, mientras que CSUB1 y CSUB2 dan cuenta de la capacidad del sustrato. Por último RSUB1 y RSUB2 modelan las pérdidas óhmicas del sustrato. El circuito equivalente de la figura 3.9 no es simétrico debido a que el layout de la propia inductancia integrada es sólo parcialmente simétrico. De hecho, la presencia del underpass cerca de uno de los puertos del dispositivo hace que el acoplamiento capacitivo con el sustrato sea diferente en ambos lados. Por tanto, el proceso de caracterización proporcionará valores de COX1, CSUB1 y RSUB1 ligeramente diferentes a los de COX2, CSUB2 y RSUB2. Figura 3.9 Modelo clásico de dos puertos de inductores espirales integrados. La bondad de un circuito equivalente depende de la precisión que se obtenga en el modelado del dispositivo real. Los valores de los elementos que componen el circuito equivalente se extraen mediante procesos de ajuste que se basan en el análisis de las medidas experimentales. Cuanto más precisos sean estos ajustes, más correcto será el circuito equivalente. Escuela Técnica Superior de Telecomunicación - ETSIT 35

46 Capítulo 3. Estudio de la tecnología Los resultados que se encuentran en la literatura muestran que el modelo presentado se acomoda bastante bien a las medidas, especialmente a frecuencias bajas. Sin embargo, cuando se trata de modelar el funcionamiento de la bobina a frecuencias elevadas el modelo clásico ya no es tan acertado [17] Bobinas en la tecnología S35D4 de AMS La tecnología de AMS presenta bobinas, pero se optó por usar las bobinas desarrolladas por el IUMA ya que presentan factores de calidad mayores que las de AMS, alcanzando factores de calidad de hasta 13.5 a una frecuencia central de 5.5 GHz [17]. En el próximo capítulo se estudiará además de la bobina convencional la bobina 3-D modificada, para poder comprobar si su uso es factible para nuestro diseño. En la figura 3.10 se muestra un ejemplo de las bobinas creadas por el IUMA. En este caso se trata de una bobina de ocho lados de 2 nh con un factor de calidad de Figura 3.10 Layout de una bobina. 36 Proyecto Fin de Carrera

47 Ingeniero en Electrónica 3.4 El Transistor MOSFET Construcción En la figura 3.11 se muestra un corte esquemático de dos transistores MOS tipo n y tipo p respectivamente. En el caso del transistor tipo n, la fuente y el drenador están formados por difusiones n+, sobre el sustrato p. Por otro lado, en el caso del transistor tipo p la fuente y el drenador están formadas con difusiones tipo p+ sobre un pozo tipo n. Tanto en el MOSFET tipo p como en el tipo n, el terminal de puerta se encuentra siempre aislado del sustrato mediante una capa de SiO 2. Figura 3.11 Corte esquemático de transistores MOS Funcionamiento Como se muestra en la figura 3.12, si en un MOSFET tipo n se aplica un nivel de tensión nulo entre la puerta y el surtidor (V GS ) y se aplica una tensión positiva entre el drenador y el surtidor (V DS ), no circulará corriente entre los terminales de drenador y surtidor. Esto se produce ya que no es suficiente tener acumulados una gran cantidad de portadores tanto en el drenador como en el surtidor, sino que debe existir un canal físico por el que circulen estos portadores. En esta situación se dice que el transistor MOSFET se encuentra en corte. Figura 3.12 MOSFET tipo n en Corte. Escuela Técnica Superior de Telecomunicación - ETSIT 37

48 Capítulo 3. Estudio de la tecnología Si se aumenta la tensión V GS, este nivel de tensión presionará a los huecos situados cerca de la capa de SiO 2 hacia las regiones más profundas del sustrato tal como muestra la figura Por el contrario, los electrones se verán atraídos hacía la capa de SiO 2 que, debido a su carácter aislante, evita que los electrones sean absorbidos por el terminal de puerta. A medida que aumenta el valor de la tensión de V GS, se produce un aumento de la concentración de electrones cerca de la capa de SiO 2 hasta que la región tipo n inducida pueda soportar un flujo de corriente entre el drenador y la surtidor. Al nivel de V GS que hace que se produzca un aumento considerable de la corriente del drenador al surtidor se le llama tensión de umbral (V T ). Cuando se consigue circulación de corriente del drenador al surtidor se dice que el MOSFET se encuentra en la región de tríodo o zona óhmica. Figura 3.13 Detalle del MOSFET tipo n en zona óhmica. En la región de tríodo la ecuación (3.5) determina la corriente de drenador del MOSFET. 2 V ( V ). DS GS VT VDS W I D = μ n. COX.. (3.5) L 2 Donde: - μ n es la movilidad de los electrones - C OX es la capacidad de puerta por unidad de área - L es la longitud del canal del transistor (μm) 38 Proyecto Fin de Carrera

49 Ingeniero en Electrónica - W es el ancho del canal del transistor (μm) Como ya se ha comentado cuando el valor de V GS es mayor que la tensión umbral, la densidad de los portadores libres en el canal aumenta, dando como resultado un mayor nivel de corriente de Drenador. Sin embargo, si se mantiene V GS constante y sólo se aumenta el nivel de V DS, la corriente de Drenador alcanza un nivel de saturación. Esta saturación de la corriente de drenador se debe a un estrechamiento del canal inducido tal como muestra la figura Figura 3.14 Detalle del MOSFET tipo n en zona de saturación. La tensión de Drenador a Puerta (V DG ) viene dado por la ecuación (3.6). V DG = V V (3.6) Si se mantiene V GS fijo y se aumenta el valor de la tensión V DS tal como muestra la ecuación (3.6) el valor de la tensión V DG se reducirá. Esta reducción de la tensión hace que se disminuya la fuerza de atracción de los portadores libres en la región del canal inducido causando una reducción efectiva del ancho del canal. Esta reducción establece una condición de saturación, en la que cualquier aumento de V DS no se traduce en un aumento de la corriente. En esta situación la corriente de drenador viene dada por la ecuación (3.7), diciéndose que el transistor se encuentra en zona de saturación. DS GS I D n. COX W 2 = μ. ( VGS VT ) (3.7) 2 L Escuela Técnica Superior de Telecomunicación - ETSIT 39

50 Capítulo 3. Estudio de la tecnología Donde: - μ n es la movilidad de los electrones - C OX es la capacidad de puerta por unidad de área - L es la longitud del canal del transistor (μm) - W es el ancho del canal del transistor (μm) - Al coeficiente μ n.cox se le denomina factor de ganancia y se denota con K n. A pesar de que el desarrollo anterior se refiere a un transistor MOSFET tipo n, en el caso del transistor MOSFET tipo p las ecuaciones son las mismas, con la única excepción de que el sentido de la corriente I D en el MOSFET tipo p es contrario del MOSFET tipo n Modelo de Baja Frecuencia En la figura 3.15 se muestra el modelo en baja frecuencia del transistor MOSFET. Figura 3.15 Modelo del MOSFET de Baja Frecuencia. Donde: - r o representa la parte real de la impedancia de salida del transistor, es decir, la resistencia del canal. - gm es la transconductancia del transistor y viene dada por la ecuación (3.8). g m 2. C. μ. W I C. μ. W. I. L 2 L OX n D OX n D = = (3.8) eff eff 40 Proyecto Fin de Carrera

51 Ingeniero en Electrónica Donde: - L eff es la longitud efectiva del canal (μm) - C OX es la capacidad de puerta por unidad de área - μ n es la movilidad de los electrones - W es el ancho del canal del transistor - I D es la corriente de drenador Modelo de Alta Frecuencia En la figura 3.16 se muestra el modelo de alta frecuencia del transistor MOSFET, donde puede observarse que, cuando se trabaja a alta frecuencia aparecen capacidades parásitas. Figura 3.16 Modelo del MOSFET de Alta Frecuencia. Estas capacidades son de dos tipos: Capacidades de la zona de carga espacial: Se producen en las uniones PN, debido a la presencia de carga espacial de distinto signo en cada zona. Las capacidades de la zona de carga espacial vienen dadas por las ecuaciones (3.9) y (3.10): C DB CDB0 = V DB 1 ψ o m (3.9) C SB C SB0 = VSB 1 ψ o m (3.10) Escuela Técnica Superior de Telecomunicación - ETSIT 41

52 Capítulo 3. Estudio de la tecnología Donde: - C o es la densidad de la capacidad de la unión cuando la polarización de esta es nula. - V es la tensión directa de la unión. - ψ o es la barrera de potencial. - m es la constante dependiente del tipo de unión. Capacidades en la zona de óxido: Aparecen capacidades entre dos zonas conductoras separadas por óxido sometidas a distintas tensiones. El valor de estas capacidades dependen de las variables de diseño y de las dispersiones en el proceso de fabricación. Las principales capacidades de óxido son: - C GB = Capacidad de óxido entre puerta y sustrato - C SG = Capacidad de óxido entre surtidor y puerta - C GD = Capacidad de óxido entre Puerta y drenador Los valores de las capacidades de óxido dependen de la región de trabajo del transistor. En la tabla 3.2 se muestra el valor de las capacidades de óxido en las distintas regiones de trabajo del transistor MOSFET. Tabla 3.2 Capacidades de la zona de óxido de un transistor MOSFET CAPACIDAD CORTE ÓHMICA SATURACIÓN C GD C OX L d W C OX L d w+0.5c OX LW C OX L d W C GS C OX L d W C OX L d w+0.5c OX LW C OX L d w+0.66c OX LW C GB C OXd W 0 0 En la tabla 3.2 los parámetros implicados en las expresiones son: - Cox = capacidad de puerta por unidad de área. 42 Proyecto Fin de Carrera

53 Ingeniero en Electrónica - L d = Distancia de difusión lateral que se produce bajo la puerta. - L = Longitud del canal del transistor (μm). - W = Ancho del canal del transistor (μm) Transistores MOSFET en la tecnología S35D4 de AMS En la tabla 3.3 aparecen los parámetros más importantes de los transistores MOSFET suministrados por AMS dentro del Kit de diseño. Tabla 3.3 Parámetros más importantes de los MOSFET NMOS Parámetro Mínimo Típico Máximo Unidad Tensión V Umbral (V th ) Factor de μa/v Ganancia (K n ) Den. Corriente Saturación μα/μm PMOS Parámetro Mínimo Típico Máximo Unidad Tensión Umbral (V th ) V Factor de Ganancia (K p ) μa/v 2 Den. Corriente Saturación μα/μm En la figura 3.17 se muestra el cuadro de dialogo mediante el cual se ajustan los parámetros del transistor MOSFET. A continuación se detalla el funcionamiento de cada uno de los parámetros mostrados en la figura Ajuste del ancho del transistor. 2 Ajuste de la longitud del canal del transistor. 3 Número de puertas del transistor, al realizar un transistor con un mayor número de puertas el tamaño del transistor se ve reducido considerablemente. 4 Selección de un transistor normal o un transistor tipo Snake [5]-[6]. Escuela Técnica Superior de Telecomunicación - ETSIT 43

54 Capítulo 3. Estudio de la tecnología 5 Selección del número de dedos para los transistores tipo Snake. 6 Colocación de contactos a ambos lados del transistor. 7 Unión de las puertas, drenadores y surtidores. 8 Creación de anillos de guarda alrededor del transistor. 9 Colocación de contactos al sustrato para evitar el efecto latch up [18] en el transistor Figura 3.17 Parámetros en los MOSFET. A modo de ejemplo en la figura 3.18 se muestra un transistor MOSFET tipo n con 5 puertas generado a partir de las diferentes opciones que presenta el Kit de la tecnología. En la figura se pueden diferenciar claramente todas las partes del transistor, en rojo se ven los dedos que forman parte de la puerta del transistor, y en azul a ambos lados del transistor se encuentran los terminales de drenador y surtidor. 44 Proyecto Fin de Carrera

55 Ingeniero en Electrónica 3.5 HBTs de SIGE Figura 3.18 Ejemplo de transistor MOSFET Construcción Los transistores bipolares de heteroestructura HBTs de SiGe son transistores npn bipolares en los que la base está formada por una capa muy estrecha (<50nm) de Si 1-x Ge x crecida de forma seudomórfica. La concentración de Ge puede llegar a ser muy elevada (50%) variando desde el lado de emisor al de colector, y el espesor de la base se puede hacer muy pequeño, llegándose a valores de 5 a 10 nm. En la figura 3.19 se muestra la estructura típica de un HBT de SiGe gradual. Figura 3.19 Estructura típica de un HBT de SiGe gradual. Escuela Técnica Superior de Telecomunicación - ETSIT 45

56 Capítulo 3. Estudio de la tecnología Funcionamiento El funcionamiento de los HBTs es exactamente igual al de los transistores bipolares de homounión (BJTs), con la salvedad de que sus prestaciones son muy superiores a las de éstos últimos. Para ayudar a entender los beneficios de los HBT, se comparan en la figura 3.20 los diagramas de bandas de energía de un transistor bipolar de homounión npn con un transistor bipolar de heterounión npn operando en zona activa directa. La corriente de colector, como se puede observar en la figura 3.21, se compone principalmente de la corriente de electrones inyectada desde el emisor a la base, I n, menos el término de recombinación en la base (pequeño). La corriente de base consiste principalmente en la corriente de huecos, I p, inyectados en el emisor desde la base, menos la recombinación en la base o en las zonas de deplexión de la unión emisor-base (que deberían ser pequeñas). Para entender el funcionamiento de los HBTs es necesario ver cómo esas corrientes están relacionadas con los potenciales de contacto y las concentraciones de átomos de impureza en la base y el emisor. Base (Si) Base (SiGe) qv n E C E F qv BE E V qv BE qv p Emisor Base Colector Figura 3.20 Diagrama de bandas de energía de un transistor bipolar de homounión npn-si y un transistor bipolar de heterounión npn-si/sige. 46 Proyecto Fin de Carrera

57 Ingeniero en Electrónica Emisor Base Colector I E I C I n I p Figura 3.21 Esquema simplificado del flujo de corriente en un transistor de homounión npn-si. Si se desprecian las corrientes de recombinación (que es una suposición aceptable en esta discusión) se puede aplicar los modelos de primer orden de los BJTs para comparar la magnitud de esas dos componentes principales de corriente. I p e I n son corrientes de difusión. Si el ancho de base entre las zonas de carga espacial de emisor y colector es W b, el ancho de emisor W e, y se asume que en ambas regiones los niveles de dopaje no producen degeneración del semiconductor, la estadística de Boltzmann ofrece las concentraciones de portadores minoritarios que se muestran en las ecuaciones (3.11) y (3.12). 2 q V BE q D p ni = K T J p e 1 (3.11) We Ne 2 q V BE q D n ni = K T J n e 1 (3.12) Wb Nb En estas ecuaciones n i es la concentración intrínseca para los semiconductores de base y emisor, para la homounión BJT. V BE es la tensión aplicada a la unión B-E. La concentración de dopaje en el emisor de Si tipo n es N e, y en la base de Si tipo p es P b. D n y D p son los coeficientes de difusión (difusividades) de los electrones y de los huecos. Tomando la relación entre las ecuaciones (3.11) y (3.12) resulta la ecuación (3.13). I B Escuela Técnica Superior de Telecomunicación - ETSIT 47

58 Capítulo 3. Estudio de la tecnología I c e e n e β = = = (3.13) I b I I p N P b D D p W W b Esta ecuación representa una cota superior del valor de β. Así pues, si el dopaje es el mismo tanto en el emisor como en la base y las anchuras de base y emisor son iguales, entonces βmax vendrá dada por la relación entre la difusividad de electrones y la de huecos. Esta relación es aproximadamente 3 para el Si. Estos valores corresponderían a los valores de β para las homouniones npn con niveles de dopaje iguales. Por ello, para obtener una β adecuada en los dispositivos de homounión, el dopaje de emisor debe exceder el de la base por un margen significativo. En la figura 3.20 se muestra también el diagrama de bandas correspondiente a un HBT. En este tipo de dispositivos, la anchura de la banda prohibida cambia de forma gradual desde E G0 cerca del emisor hasta E G0 - E G cerca del colector. Esta variación de la anchura de la banda prohibida establece un gradiente en la energía de la banda de conducción de ΔE G /W b, el cual constituye un campo eléctrico que ayuda al movimiento de los electrones a través de la base. El resultado de la aparición de este campo eléctrico es la reducción del tiempo de tránsito a través de la base ( τ BC ) y un aumento de la ganancia en corriente (β). Así pues, para los HBTs la ganancia en corriente tendrá un término adicional que refleja este fenómeno como se muestra en la ecuación (3.14). ΔEG K t I c I e N e Dn We β = = = e (3.14) I I P D W b p Debido a que es posible obtener decenas de mev para EG variando la concentración de Ge, la ganancia en corriente máxima se puede incrementar hasta una cantidad muy elevada, aunque en la mayoría de las aplicaciones prácticas estas ganancias elevadas (superiores a 100) no se suelen utilizar. b p b La reducción del tiempo de tránsito a través de la base hace que la frecuencia de corte pueda alcanzar valores muy elevados y el aumento de la ganancia en corriente permite que se pueda reducir la resistencia serie de base incrementando la anchura de esta región manteniendo una β adecuada. Sin embargo, hay que tener en cuenta que si la anchura de la base aumenta, 48 Proyecto Fin de Carrera

59 Ingeniero en Electrónica el tiempo de tránsito a través de dicha región se ve incrementado y por tanto, hay un compromiso entre el tiempo de tránsito y la resistencia de la base para la optimización del funcionamiento a altas frecuencias. Por otro lado, para conseguir valores de corriente elevados en los BJTs, el dopaje de la base debe ser pequeño de forma que se disminuya la recombinación de los portadores minoritarios en dicha región. Sin embargo, como hemos mencionado, esto entra en conflicto con la exigencia de tener valores de τbcs bajos para poder operar a frecuencias elevadas. El uso de HBTs en vez de BJTs ofrece, al mismo tiempo, una ganancia de corriente elevada y un nivel de dopaje de la base por encima de cm -3. Desde el punto de vista circuital, la elevada ganancia que presentan los HBTs trae consigo una serie de ventajas. En primer lugar, la corriente de colector en los HBTs de SiGe es mayor que para los BJTs de Si, con lo que se pueden hacer etapas amplificadoras con resistencia de salida más elevada y fuentes de corriente más estables. Además, la resistencia de entrada mejora, con lo que mejoran las propiedades de las etapas de entrada de LNAs respecto al ruido. Por último, debido a la elevada ganancia que presentan los HBTs de SiGe a frecuencias por encima de 2 GHz, es posible el uso de técnicas de linealización por realimentación, lo cual trae aparejado una buena respuesta respecto a la intermodulación en amplificadores de potencia y LNAs. La principal desventaja de la tecnología bipolar de silicio, para su uso en sistemas de comunicaciones, es la baja tensión de ruptura que presentan, lo cual hace que se complique sobre todo el diseño de amplificadores de potencia. Este problema no es específico del SiGe, sino de todos los procesos bipolares basados en Si, donde el tiempo de tránsito no está determinado tanto por la anchura de la base sino por la anchura del colector. La tensión de ruptura es también la razón de la limitación de la ganancia de corriente ya que un valor muy elevado de la misma puede producir un empeoramiento de la multiplicación por avalancha en el colector. Escuela Técnica Superior de Telecomunicación - ETSIT 49

60 Capítulo 3. Estudio de la tecnología Modelo de baja frecuencia En la figura 3.22 se muestra el modelo en baja frecuencia de un transistor bipolar npn cuando el transistor está operando en configuración de emisor-común (EC). Figura 3.22 Modelo híbrido en π en baja frecuencia. Del circuito anterior se obtienen las ecuaciones (3.15) y (3.16) Modelo de alta frecuencia i c V = r π (3.15) be i b 1 = β ib + Vce (3.16) r Hay dos factores que definen el comportamiento en alta frecuencia de los transistores bipolares: la dependencia de la β con la frecuencia y las capacidades internas. En la figura 3.23 se observa esta dependencia y se definen dos frecuencias: f ß, frecuencia de corte superior que es la frecuencia a la cual decae en 1 2 = 0.707, la β a frecuencias medias especificada por ß o, y ƒ T, frecuencia de transición definida como la frecuencia a la cual la ß vale 1. El fabricante proporciona el valor de ƒ T en función de la corriente de colector, siendo éste un parámetro importante que fija el ancho de banda del transistor Proyecto Fin de Carrera

61 Ingeniero en Electrónica Figura 3.23 Variación de la β de un transistor bipolar con la frecuencia. En la figura 3.24 se muestra el modelo simplificado a alta frecuencia de un transistor bipolar. Está constituido por dos capacidades dominantes: C b c, y C b e, las cuales varían con la tensión inversa (reverse voltage). C b c se obtiene gráficamente calculando la V B C del transistor (tensión inversa de la unión colector-base). C b e tiene asociada dos capacidades, difusión del emisor y de unión emisor-base. Al ser la primera mucho mayor que la segunda, ésta capacidad se puede estimar como se muestra en la ecuación (3.17). Figura 3.24 Modelo en alta frecuencia de un transistor bipolar.. C I = C b' e Cb' c 2 ft V (3.17) π T Siendo V T el potencial térmico, que vale 25 mv a 25 ºC. La relación entre ƒ T y ƒ ß y esas capacidades es la que se muestra en la ecuación (3.18). Escuela Técnica Superior de Telecomunicación - ETSIT 51

62 Capítulo 3. Estudio de la tecnología f f β ' (3.18) T = O Siendo f O y β los mostrados en las ecuaciones (3.19) y (3.20) respectivamente. f O 1 2π ( rbb' + rπ )( C b' e + C b' c ) (3.19) β ' β = (3.20) f 1+ j HBTs en la tecnología S35D4 de AMS Los HBTs de SiGe utilizados para la realización de este diseño son los suministrados en el proceso S35D4 (0.35 µm HBT BiCMOS) de la empresa AMS. Su producción se basa en un proceso de bajo coste de fabricación de BJTs. El material de partida es una oblea de silicio tipo p poco dopada de resistividad 19 Ω.cm. El primer paso en el proceso de fabricación consiste en la formación de una capa enterrada y la implantación del chanel-stop para el aislamiento lateral. Seguidamente se forman la capa del colector mediante deposición química (CVD) la cual se separa mediante un proceso de recesión LOCOS. El siguiente paso es el crecimiento selectivo de la base de SiGe mediante CVD. La concentración de germanio ha sido graduada de forma lineal a través de la base, siendo su fracción molar máxima del 15%. Como último paso de la formación del transistor, se genera los contactos de base y emisor. Finalmente el proceso termina con las metalizaciones de los contactos de emisor, base y colector. En la figura 3.25 se muestra el cuadro de diálogo de los transistores disponible en el kit de la tecnología así como una pequeña explicación de cada uno de los parámetros que son ajustables por el usuario. f O 52 Proyecto Fin de Carrera

63 Ingeniero en Electrónica Figura 3.25 Parámetros ajustables de los transistores. 1 Selección del área del transistor 2 Selección de los ajustes para simulación En la figura 3.26 se muestra el layout de un transistor HBT. Pueden observarse claramente las conexiones de emisor base y colector del mismo de izquierda a derecha. Figura 3.26 Layout de un Transistor HBT. Escuela Técnica Superior de Telecomunicación - ETSIT 53

64 Capítulo 3. Estudio de la tecnología 3.6 Resumen A lo largo de este capítulo se ha conseguido obtener una visión más profunda de las posibilidades que ofrece la tecnología S35D4 de AMS para la implementación de sistemas integrados para radiofrecuencia. El siguiente paso es un estudio teórico de las principales características del dispositivo en torno al cual gira nuestro proyecto, un LNA para UWB. 54 Proyecto Fin de Carrera

65 CAPÍTULO 4 ANÁLISIS DEL CIRCUITO Existen diversos métodos a la hora de diseñar amplificadores de bajo ruido para UWB. Una de las técnicas más comunes para diseñar amplificadores de UWB se basa en el uso de la degeneración inductiva con redes de adaptación de entrada tipo LC, las cuales permiten conseguir una adaptación de banda ancha a la entrada [19]-[20]. Por otro lado, para aumentar el ancho de banda a la salida del amplificador se suele utilizar cargas tipo shunt-peaking, las cuales consisten en añadir una bobina a la carga resistiva. Otra técnica que se suele usar a la hora de diseñar amplificadores de banda ancha es el amplificador distribuido [21]-[22]. Con esta topología se consigue una ganancia alta para una ancho de banda extenso, pero el problema es que tanto el consumo de área de silicio como el consumo de potencia es muy elevado para la mayoría de aplicaciones de UWB. El amplificador realimentado resistivo es otra técnica comúnmente usada para adaptar las impedancias de entrada y salida [23]-[24]. La realimentación resistiva reduce la impedancia de

66 Capítulo 4. Análisis del circuito entrada del amplificador a la vez que aumenta el ancho de banda del mismo. Estos beneficios tienen un coste en la ganancia pero, debido a que no usan inductores, el área utilizada es pequeña. En algunos casos, se le incorpora a los amplificadores que utilizan este método un inductor en el camino de la realimentación para mejorar la respuesta en frecuencia [25]-[26]. Aunque el ancho de banda que se consigue es grande, también es grande el área utilizada. En este proyecto proponemos utilizar un nuevo inductor 3-D modificado [27] para diseñar nuestro amplificador realimentado. Con esta técnica se reducirá el área utilizada del circuito integrado con un mínimo impacto en el rendimiento del mismo. 4.1 Amplificador con Realimentación Resistiva La figura 4.1 muestra un amplificador en configuración emisor-común realimentado resistivamente. Vi + - VDD RL RF V0 RS Figura 4.1 LNA con realimentación resistiva. Ignorando las capacidades del transistor, la ganancia en tensión viene dada por vo Av = v i = RL gmr RF RL 1+ R F L gmr RL 1+ R F L (4.1) 56 Proyecto Fin de Carrera

67 Ingeniero en Electrónica Como se observa en (4.1), en este caso la ganancia con la presencia de la realimentación es reducida con respecto a la de un emisor-común sin realimentación (-gm.r L ). La impedancia de entrada también cambia con respecto a la de un amplificador sin realimentación. Ignorando las capacidades base-emisor, la impedancia de entrada viene dada por Z R + R R + R F L F L in (4.2) ( 1 + g mrl ) gmrl Como vemos la realimentación hace que el papel de transistor se vea reducido en la determinación de la impedancia de entrada de la ganancia y, por consiguiente, hace que mejore la linealidad. Sin embargo, la presencia de la resistencia R F puede degradar el rendimiento respecto al ruido dependiendo del valor de la resistencia elegido. Realizando el análisis del ruido, se obtiene la expresión del factor de ruido simplificada dada por r + r 1 g R g R 1 R R F 1 + R b e m S m S S = RS 2gmRS 2β 2β 2gm RF Donde r b y r e son las resistencias parásitas de la base y el emisor, y β es la ganancia de corriente para pequeña señal. El análisis del ruido, muestra que la resistencia de realimentación R F impacta significativamente en la figura de ruido del amplificador debido a su relativa magnitud con respecto a la resistencia de fuente de entrada (R S ). La linealidad requerida en términos del punto de intercepción de tercer orden (IIP3) está especificada de forma genérica por IIP 2 2 3LNA gm Ibias S F (4.3) (4.4) En el amplificador realimentado resistivamente, con una g m grande obtenemos un mayor ganancia y por consiguiente mejoramos la linealidad pero aumenta el consumo de corriente. Sin embargo, cuando trabajamos a altas frecuencias es necesario un mayor consumo de corriente debido a las capacidades parásitas y para obtener suficiente ganancia. Este resultado nos da una pequeña flexibilidad a la hora de elegir la g m. La ganancia en tensión dada por (4.1) establece una relación entre R L y R F para una determinada g m. Como resultado, el factor de ruido y la resistencia de entrada son Escuela Técnica Superior de Telecomunicación - ETSIT 57

68 Capítulo 4. Análisis del circuito interdependientes ya que tal y, como muestran las expresiones (4.2) y (4.3), ambos dependen de R L y R F. Debido a esta desventaja, por lo general es difícil de conseguir un bajo nivel de ruido y un bajo consumo de corriente para una impedancia de entrada de 50 Ω. 4.2 Amplificador con Realimentación Activa Con objeto de resolver el problema anterior, en este proyecto proponemos la utilización de un amplificador con realimentación activa. En este caso sustituimos la resistencia de realimentación por un seguidor de emisor [28] tal y como se muestra en la Figura 4.2. El amplificador consiste en una etapa en configuración de emisor-común y un seguidor de emisor en el camino de la realimentación. V s ~ V CC R L Q 2 R F V o L B R S C C Vi L EN Q 1 R B Figura 4.2 Esquema del amplificador con realimentación activa. A baja frecuencia la impedancia de entrada viene dada por: Z in 1+ g R g (1 + g R ) m2 F F = (4.5) m2 m1 L R g R m1 L donde g m2 es la transconductancia del transistor Q 2 en el seguidor de emisor. 58 Proyecto Fin de Carrera

69 Ingeniero en Electrónica Comparando las ecuaciones (4.2) y (4.5), bajo la condición de que la adaptación de entrada para ambas sea de 50 Ω y que la ganancia en tensión sea la misma, el valor de R F para (4.5) es mayor. Por lo tanto, con realimentación activa tenemos una R F mayor, con lo que sustituyéndola en la ecuación (4.3) el factor de ruido se reduce. Otra ventaja de la topología propuesta es que gracias a la utilización de R F, R B y Q2 en el camino de la realimentación, la tensión colector-emisor de Q 1 se puede modificar. V CE1 RF V BE2 VBE 1 RB (4.6) Como resultado, se consigue una mayor ƒ T del transistor y un mejor comportamiento para gran señal. La Figura 4.3 muestra el IIP3 en función de la tensión colector-emisor del transistor Q 1. Como sugiere la figura, existe una tensión colector-emisor óptima con la que se maximiza el IIP3. IIP3 (dbm) a 5GHz ,70 1,75 1,80 1,85 1,90 1,95 V CE1 (V) Figura 4.3 IIP3@5GHz vs. V CE1. Para mejorar el ancho de banda del amplificador, se suele usar comúnmente una bobina en configuración shunt-peaking [20]. Esta técnica consiste en añadir una bobina en serie con la resistencia de carga de forma que resuene fuera de las capacidades parásitas y se aumente el ancho de banda. El problema es que el valor de la inductancia es muy grande y por lo tanto consume mucho área. Escuela Técnica Superior de Telecomunicación - ETSIT 59

70 B B B Capítulo 4. Análisis del circuito En este proyecto se propone situar la bobina L B dentro del lazo de realimentación. Situar los polos por medio de ecuaciones es muy complejo, por esa razón se utilizan las simulaciones para determinar el valor óptimo de la inductancia. La Figura 4.4 muestra el resultado de las simulaciones con distintos valores de LBB. Se aprecia claramente como aumentando el valor de la inductancia L B se incrementa el ancho de banda del amplificador. S21(dB) LB=2nH LB=4nH LB=6nH LB=8nH LB=10nH LB=12nH LB 1 10 Frecuencia (GHz) Figura 4.4 IIP3@5GHz vs. V CE1. Sin embargo, si el valor de la inductancia L B es demasiado elevado da lugar a un pico en la respuesta en frecuencia. Esto permite ampliar el ancho de banda a frecuencias más altas pero, dado que en los sistemas de comunicaciones de banda ancha se requieren retardos de grupo planos, un excesivo pico en la repuesta en frecuencia es un efecto indeseado. El factor de calidad Q de este inductor no tiene mucha importancia en esta aplicación, ya que su contribución al ruido es baja por no estar en el camino de la señal. De hecho, cuanto más bajo es el factor de calidad, mayor es la resistencia serie asociada a ella, lo cual hace que la resistencia RF aumente y, por tanto, que mejore la figura de ruido del circuito. En este proyecto, se proponen 2 opciones para implementar L B ; la primera es un inductor convencional y la segunda es un inductor 3-D modificado. En el siguiente apartado se presenta un estudio detallado de los mismos. 60 Proyecto Fin de Carrera

71 Ingeniero en Electrónica El inductor L EN se usa para conseguir una buena respuesta en frecuencia de la adaptación de entrada del circuito. Esta bobina está en el camino directo de la señal y normalmente tiene un valor inductivo que hace que se pueda realizar con un pequeño número de vueltas. Por este motivo, se puede obtener un factor de calidad alto y, como consecuencia, su contribución a la figura de ruido será baja. 4.3 Inductores 3D Modificados Tal y como se mostró en el capítulo3, el diseño de una bobina integrada se realiza haciendo el layout de una simple espiral metálica sobre el silicio (ver Figura 4.5). Al menos se deben utilizar dos metales, debido a que se necesita un metal que pase por debajo del inductor para dar acceso al puerto que se queda en el centro de la espiral. El desafío es elegir, para una tecnología dada con las propiedades de los metales fijadas, la combinación óptima del número de vueltas (n), el ancho del metal (w), el espacio entre pistas (s) y el radio externo (r) que proporcione la inductancia específica y un factor de calidad óptimo a la frecuencia de trabajo. Underpass r w s Port 2 Port 1 Figura 4.5 Layout y parámetros geométricos de un inductor convencional sobre el chip. Un factor a tener en cuenta con este tipo de inductores es que, a mayor valor inductivo, mayor será el área consumida y menor el factor de calidad (Q). Esto se debe a que si hay un incremento en el número de vueltas de la espiral de la bobina o un incremento del radio de la bobina da como resultado un incremento del flujo magnético y, como consecuencia un valor de inductancia mayor. Así mismo la resistencia serie asociada también aumenta. Escuela Técnica Superior de Telecomunicación - ETSIT 61

72 Capítulo 4. Análisis del circuito Las figuras 4.6 y 4.7 muestran la fotografía y la medida de la inductancia (L) y del factor de calidad (Q) de una bobina convencional de alto valor inductivo (n=3.5, w=10 μm, s=2 μm y r=120 μm). Esta bobina tiene un valor inductivo de aproximadamente 5 nh y como se puede observar, el factor de calidad máximo que alcanza es de tan solo 6 siendo necesario un área bastante elevada. Figura 4.6 Fotografía de una bobina convencional con n=3.5, w=10 μm s=2 μm y r=120 μm. Factor de Calidad 8 10 L Q Inductancia (nh) Frecuencia (GHz) Figura 4.7 Medida del factor de calidad y de la inductancia de una bobina convencional con n=3.5, w=10 μm s=2 μm y r=120 μm. 62 Proyecto Fin de Carrera

73 Ingeniero en Electrónica Algunos autores han utilizado bobinas apiladas [29] con el propósito de reducir el consumo de área. La figura 4.8 muestra una bobina apilada, la cual se compone de bobinas hechas con diferentes metales conectadas en serie. Si las espirales son idénticas, el valor inductivo de cada espiral separada sería el mismo. La ventaja de esta bobina es que comparten el flujo magnético. Por esa razón, se aumenta el valor inductivo total sin aumentar el área utilizada. Figura 4.8 Bobina apilada. Sin embargo, el uso de más capas de metal hace que las capacidades parásitas aumenten, ya que ahora, además de las capacidades que hay en una bobina normal aparecen nuevas capacidades entre los distintos metales. Por esta razón, las bobinas apiladas tienen una baja frecuencia de resonancia. Con la intención de preservar las ventajas de las bobinas apiladas y al mismo tiempo incrementar la frecuencia de resonancia y el factor de calidad, Tang propuso en 2002 el inductor 3-D [30]. Esta estructura está compuesta por 2 o más bobinas apiladas conectadas en serie, y cada bobina apilada tiene sólo una vuelta en cada capa de metal. En la figura 4.9 se muestra el inductor 3-D. Escuela Técnica Superior de Telecomunicación - ETSIT 63

74 Capítulo 4. Análisis del circuito Figura 4.9 Inductor 3D. En este proyecto proponemos utilizar un inductor 3-D modificado [27] para diseñar nuestro amplificador. Tal y como fue explicado anteriormente el uso de bobinas convencionales de alto valor inductivo hace que se aumente excesivamente el área. Con esta técnica se reducirá el área utilizada del circuito integrado con un mínimo impacto en el rendimiento del circuito. Esta estructura consiste en unir dos inductores 3-D conectados en serie a través de un metal del nivel bajo, como se muestra en la figura Por la forma de la bobina y la dirección de las corrientes, parte del flujo magnético generado por cada bobina se suma. Consecuentemente, el valor inductivo del inductor 3-D modificado es mayor que la suma de los inductores 3-D separados. Figura 4.10 Inductor 3D modificado. 64 Proyecto Fin de Carrera

75 Ingeniero en Electrónica La figura 4.11 muestra una fotografía de la bobina fabricada. La estructura ocupa un área de 98µm x 98µm, el cual corresponde al 25 % del área ocupada por un inductor estándar de similar valor y para el mismo rango de frecuencias. La figura 4.12 muestra el valor inductivo y factor de calidad del inductor 3-D modificado. Con esta estructura además de reducir el área se consigue un valor inductivo mayor. Factor de Calidad 3 2 Figura 4.11 Fotografía inductor 3D modificado. L Q Frecuencia (GHz) 10 8 Inductancia (nh) Figura 4.12 Medida inductancia y factor de calidad inductor 3D modificado. Escuela Técnica Superior de Telecomunicación - ETSIT 65

76 Capítulo 4. Análisis del circuito 4.4 Resumen En este capítulo se ha comenzado haciendo un análisis exhaustivo del amplificador realimentado resistivamente. Luego se ha explicado el funcionamiento del amplificador realimentado con carga activa y una serie de modificaciones para mejorar su rendimiento. Debido a que necesitamos hacer uso de inductores para nuestro diseño se estudiaron las distintas posibilidades que encontramos a la hora de elegir un inductor dependiendo de nuestras necesidades. Una vez completado el estudio del LNA, conocida la tecnología a emplear y el estándar, en el próximo capítulo se comenzará a desarrollar el diseño del LNA en sí, gracias a la información aportada en el presente capítulo y en los anteriores. 66 Proyecto Fin de Carrera

77 CAPÍTULO 5 DISEÑO DEL CIRCUITO En capítulos anteriores se han estudiado las principales características de la tecnología empleada, el estándar IEEE a y la topología del LNA. Teniendo en cuenta todo ello en este capítulo pasamos al diseño del circuito. Con objeto de verificar la validez de la utilización de los inductores 3-D modificados presentados en el capítulo anterior para aumentar el ancho de banda del circuito sin empeorar el resto de especificaciones, se han implementado dos versiones del circuito; la primera utiliza un inductor convencional para L B y la segunda utiliza para L el BB inductor 3-D modificado.

78 Capítulo 5. Diseño del circuito 5.1 Diseño a nivel de esquemático Ajuste del transistor Q 1 Como se ha visto en el capítulo anterior, el factor de ruido del amplificador está determinado por el ruido shot de la base y del colector del transistor Q 1, por el ruido térmico de la resistencia shunt-fedback y por el ruido térmico de las resistencias parásitas de la base y del emisor del transistor Q 1. En la figura 5.1 se puede observar como disminuye la figura de ruido cuanto mayor sea el área de transistor Q 1. La corriente del transistor Q 1 junto con la longitud del emisor se debe optimizar para mínimo ruido. NF(dB) 8 7 Área de Q Frecuencia (GHz) Figura 5.1 NF frente al área de Q 1. De esta forma, para nuestro diseño hemos seleccionado un área efectiva del transistor Q 1 de 36 μm 2, el cual está formado por 2 colectores, 5 bases y 4 emisores Ajuste del transistor Q 2 El transistor Q 2 del seguidor de emisor apenas contribuye al factor ruido como se puede observar en la figura 5.2. Para el diseño se ha elegido un área efectiva de emisor de 1 μm Proyecto Fin de Carrera

79 Ingeniero en Electrónica 6 5 NF(dB) 4 Área de Q Frecuencia (GHz) Figura 5.2 NF frente área de Q Ajuste de la resistencia R F La figura 5.3 muestra como varía la figura de ruido en función de la resistencia de realimentación R F, como era de esperar tiene un impacto grande en el factor de ruido. NF(dB) RF Frecuencia (GHz) Figura 5.3 NF frente R F. Escuela Técnica Superior de Telecomunicación - ETSIT 69

80 Capítulo 5. Diseño del circuito Para reducir su contribución al ruido, se debe elegir un valor elevado, pero teniendo en cuenta como afecta a la impedancia de entrada (ver figura 5.4). 5 0 S11(dB) RF Frecuencia (GHz) Figura 5.4 S 11 frente R F. Como muestra la figura 5.5, el ancho de banda viene determinado por la elección de la resistencia de realimentación. Si utilizamos un valor bajo de la resistencia realimentación, se incrementa el ancho de banda pero sacrificamos la ganancia y el ruido. S21(dB) RF Frecuencia (GHz) Figura 5.5 S 21 frente R F. 70 Proyecto Fin de Carrera

81 B B B Ingeniero en Electrónica Ajuste de la bobina L BB La figura 5.6 muestra como varía la ganancia en función del valor de L B. Si usamos un valor elevado para el inductor L BB se puede aumentar el ancho de banda, pero no se debe elegir un valore excesivamente grande ya que el ancho de banda dejaría de ser plano. S21(dB) LB 1 10 Frecuencia (GHz) Figura 5.6 S 21 frente L B. Como se explicó en el capítulo anterior el factor de calidad de L B no es relevante ya que la resistencia asociada se suma a la resistencia RF. En la figura 5.7 se aprecia que cuanto más pequeño es el factor de calidad de L BB, mejor es la figura de ruido. En este caso, la mejor opción es un valor inductivo elevado y que ocupe poca área. Por esta razón, la mejor solución para L B podría ser el inductor 3-D modificado. Escuela Técnica Superior de Telecomunicación - ETSIT 71

82 Capítulo 5. Diseño del circuito 6 5 NF(dB) 4 Factor de Calidad de LB Ajuste de la bobina L EN Frecuencia (GHz) Figura 5.7 NF frente L B. La figura 5.8 muestra la variación de la figura de ruido frente a la variación del factor calidad del inductor L EN. NF(dB) Factor de Calidad LEN Frecuencia (GHz) Figura 5.8 NF frente L EN. 72 Proyecto Fin de Carrera

83 B Ingeniero en Electrónica La situación para L EN es diferente, ya que este inductor se encuentra en serie con la entrada y es usado para ayudar a adaptar la impedancia de entrada para la banda. Su factor de calidad debe ser lo más alto posible para que afecte lo menos posible al ruido. Debido a que el valor necesario es bajo, se puede utilizar un inductor convencional con pocas vueltas (n=1.5) para su implementación Ajuste de la resistencia R L La carga R L consiste en una resistencia de polisilicio. Su función es obtener una ganancia lo más plana posible para toda la banda. La figura 5.9 muestra como varía la ganancia para distintos valores de R L. S21(dB) Ajuste de la resistencia R BB RL Frecuencia (GHz) Figura 5.9 S 21 frente R L. Como se estudió en el capítulo anterior, la linealidad del amplificador dependía de la tensión colector-emisor del transistor Q 1 gracias a la realimentación del circuito. Además, el valor de la tensión colector-emisor del transistor la ajustaremos por medio de la resistencia R B de forma que se maximice el punto de intercepción de tercer orden (ver figura 5.10). Escuela Técnica Superior de Telecomunicación - ETSIT 73

84 Capítulo 5. Diseño del circuito -4-5 IIP3 (dbm) a 5GHz ,70 1,75 1,80 1,85 1,90 1,95 V CE1 (V) Figura 5.10 IIP3@5GHz frente V CE Resultados a nivel de esquemático Las simulaciones se han realizado con todos los componentes reales, con la excepción de las bobinas que se utilizan con un factor de calidad Q igual a 10. Además, se les han incluido los pads, ya que introducen unas capacidades parásitas que se han de tener en cuenta. Un pad no es más que una isla de metal conectada a las zonas adecuadas del circuito integrado sobre el cual descansarán las puntas de medida. Al ser una zona de metal sobre un sustrato de silicio, éste puede modelarse mediante una capacidad parásita en serie con una resistencia entre el metal y el sustrato. En la figura 5.1 se muestra el circuito equivalente del pad. Los valores de C y R, los obtenemos a partir de la medida de las estructuras en abierto y cortocircuito. Los valores obtenidos para nuestros pads son de C = 360 ff y R = 31 Ω. PAD C R Figura 5.11 Circuito equivalente de un pad de conexión. 74 Proyecto Fin de Carrera

85 Ingeniero en Electrónica La figura 5.12 muestra los resultados finales a nivel de esquemático del amplificador. En la tabla 5.1 se muestran los valores de los componentes del circuito optimizado para mínimo ruido y máxima ganancia. El consumo total de corriente es de 5 ma para una tensión de alimentación de 3.3 V S11(dB) S21(dB) Resultado del S Frecuencia (GHz) 0 Resultado del S Frecuencia (GHz) S22(dB) NF(dB) Resultado de la NF Frecuencia (GHz) 0 Resultado del S Frecuencia (GHz) Figura 5.12 Resultados finales esquemático. Tabla 5.1 Valores de los componentes del circuito Q1 Q2 RL RF RB LB LEN Valor 36 μm 2 1 μm Ω 280 Ω 1600 Ω 5 nh 0.5 nh Una vez realizado el diseño completo del LNA a nivel de esquemático, en próximo apartado se realizará el diseño físico de los LNAs, es decir, la generación de los layouts y las simulaciones post-layout. Escuela Técnica Superior de Telecomunicación - ETSIT 75

86 Capítulo 5. Diseño del circuito 5.2 Diseño del layout El layout consiste en definir los planos de fabricación del circuito integrado. Para desarrollarlo se han utilizado los resultados obtenidos en el apartado anterior, la tecnología con sus reglas de diseño y la herramienta de diseño CADENCE. A la hora de realizar un layout deben cumplirse una serie de reglas que dependen de la tecnología empleada. Estas se refieren en su mayoría a distancias entre los distintos elementos, ángulos, densidad de corriente que puede pasar por las pistas, densidad de corriente que puede atravesar las vías de unión entre las diferentes capas de la tecnología, tamaño y anchos de las pistas, etc. De la misma manera, hay que tener en cuenta una serie de aspectos que nos permitan obtener el comportamiento óptimo del diseño realizado. Estos se centran en minimizar la influencia de las posibles dispersiones de los parámetros de los componentes del circuito. Los aspectos más importantes se enumeran a continuación: - Las inductancias han de situarse lo más cerca posible para minimizar el efecto de las resistencias en serie que aparecen por la conexión de las mismas hasta el nodo común Vdd o tierra. - El sustrato debe estar conectado a tierra. - Se debe usar, en la medida de lo posible, las estructuras dummies en las resistencias. Con ellas lograremos la reducción de la tolerancia que presentan dichos dispositivos. Otro de los aspectos importantes es el referido al consumo de potencia del circuito. Éstos toman especial relevancia en el dimensionado de las pistas de interconexionado de los componentes. Así, hemos de saber que cantidad de corriente circula por cada una de ellas y, en consecuencia, ajustar su anchura para que soporte dicho flujo. Para asegurarnos de que no se destruya ninguna parte del circuito, se han sobredimensionado las anchuras mínimas. Dichos valores vienen determinados por la tecnología usada y por el tipo de materiales que conforman las pistas. 76 Proyecto Fin de Carrera

87 B Ingeniero en Electrónica Layout de los amplificadores de bajo ruido En la figura 5.12 se muestra el layout del primer amplificador de bajo ruido (LNA 1 ), para este diseño se ha utilizado un inductor convencional para L B. Se puede apreciar la disposición de los distintos componentes, destacando las bobinas debido a su tamaño siendo el inductor L mucho mayor que L EN como ya fue explicado anteriormente. BB Se ha tratado de no utilizar líneas excesivamente largas ya que introducen capacidades parásitas. Cuando no se ha tenido más remedio que utilizarlas, se han implementado con los metales superiores ya que estos tienen menor resistencia y aportan menos capacidades parásitas. Los contactos a tierra los colocamos por todos los espacios libres que nos queden, excepto dentro de las bobinas. Con ello evitamos que corrientes indeseadas interfieran en el funcionamiento del circuito, ya que son inmediatamente derivadas al sustrato del chip, cuyo potencial es cero. Usamos un tipo de terminal, el denominado Ground-Signal-Ground (GSG), tanto para la alimentación como para la entrada y la salida de la señal de radiofrecuencia. En la parte superior derecha del layout se ha puesto un condensador de 5 pf entre VCC y GND para filtrar señales parásitas que pueden entrar por la fuente de alimentación. Escuela Técnica Superior de Telecomunicación - ETSIT 77

88 B Capítulo 5. Diseño del circuito Figura 5.12 Layout con inductor convencional. En la figura 5.13 se muestra el layout del segundo amplificador de bajo ruido (LNA 2 ), el cual utiliza para la bobina L B el inductor 3-D modificado. Se puede apreciar la disposición de los distintos componentes, destacando que en este caso el área ocupada por L medida con respecto al inductor convencional. BB es reducida en gran En este caso también se ha tratado de no utilizar líneas excesivamente largas ya que introducen capacidades parásitas. Cuando no se ha tenido más remedio que utilizarlas, se han implementado con los metales mayores ya que estos tienen menor resistencia y aportan menos capacidades parásitas. 78 Proyecto Fin de Carrera

89 B Ingeniero en Electrónica Se hizo lo mismo que en el layout anterior, conectando los contactos a tierra por todos los espacios libres que nos quedaron, excepto dentro de las bobinas. También coincide el tipo de terminales y la disposición de los mismos. Se puede apreciar la similitud que hay con respecto al caso anterior (figura 5.13). Las únicas diferencias se encuentran en el inductor L B y en el área ocupada. Figura 5.13 Layout del LNA1. El área ocupada por los circuitos excluyendo los pads es de 490 µm 320 µm para el LNA con inductor convencional y 330 µm 310 µm para el LNA con el inductor 3-D modificado. Con el uso del inductor 3-D modificado se consigue reducir en un 40% el área Escuela Técnica Superior de Telecomunicación - ETSIT 79

90 Capítulo 5. Diseño del circuito utilizada respecto al que usa el inductor convencional sin afectar a las prestaciones del circuito como se muestra en el siguiente apartado Simulaciones post-layout de los amplificadores de bajo ruido Una vez realizado los layout se hicieron las simulaciones post-layout para comprobar que los circuitos funcionaban correctamente. En la figura 5.14 se muestran los resultados obtenidos. Hay que tener en cuenta que estas simulaciones se realizaron para el peor caso (worst case), lo que significa que se hicieron para las peores condiciones. S21(dB) S11(dB) S21LNA1 S21LNA Frecuencia (GHz) S11LNA1 S11LNA2 NF (db) S22 (db) NFLNA1 NFLNA S22LNA1 S22LNA2 Frecuencia (GHz) Frecuencia (GHz) Frecuencia (GHz) Figura 5.14 Simulaciones post-layout. 80 Proyecto Fin de Carrera

91 B Ingeniero en Electrónica La ganancia de ambos circuitos varía de 15 a 7 db entre la banda de GHz, siendo mayor que 1 db en la banda de GHz. La respuesta de la ganancia es plana debido a que no fue necesario hacer uso de un excesivo pico para obtener el ancho de banda deseado. La ganancia del amplificador con el inductor convencional a baja frecuencia es de 15 db y el ancho de banda a 3 db está en 5 GHz. Para el amplificador con el inductor 3-D modificado la ganancia a baja frecuencia es similar pero en este caso el ancho de banda a 3 db está en 6.5 GHz. Esto se debe que el valor inductivo de L B con el inductor convencional es de 5 nh mientras que el valor inductivo del inductor 3-D modificado es de 6 nh. Además, otro efecto positivo es que mejoran las prestaciones del ruido gracias a que está el inductor 3-D modificado en el camino de la realimentación. La figura de ruido del LNA 1 es de 3.5 db para baja frecuencia, llegando hasta los 4.5 db a 10.6 GHz. La figura de ruido del LNA 2 está entre 3.5 y 3.7 db en la banda de 3.1 a 10.6 GHz. La figura de ruido a alta frecuencia mejora, debido a que la resistencia asociada al inductor 3-D modificado que posee un bajo factor de calidad se suma a R F. Tanto la adaptación de entrada como la de salida del circuito son de banda ancha y son similares en ambos circuitos. Por ejemplo, el S 11 del LNA 2 es de -15 db a 3.1 GHz y se mejora incluso a 10.6 GHz siendo de -28 db. El S 22 varía de -10 a -3 db de 3.1 a 10.6 GHz. Todas las simulaciones se han realizado con una tensión de alimentación de 3.3 V y cada circuito consume 5.1 ma. El cálculo del IIP3 se ha hecho utilizando el punto de compresión a 1 db. Para lograrlo se ha introducido un tono a la entrada con frecuencia de 5 GHz variando la potencia de -80 a 0 dbm. En la figura 5.15 se muestran las simulaciones del punto de compresión a 1 db para ambos circuitos. Escuela Técnica Superior de Telecomunicación - ETSIT 81

92 Capítulo 5. Diseño del circuito Potencia Salida(dBm) 0 Resultado del P1dB del LNA ,52 dbm Potencia Entrada (dbm) Figura 5.15 Punto de comprensión a 1 db. El IIP3 se obtiene aplicando la ecuación (5.1) [1]: Potencia Salida(dBm) 0 Resultado del P1dB del LNA ,36 dbm Potencia Entrada (dbm) P db IIP3 = 9. 6dB (5.1) 1 Despejando obtenemos que el IIP3 es igual a la potencia donde la ganancia cae 1 db más 9.6 db. Los valores obtenidos son 0.08 dbm para el LNA 1 y 0.24 dbm para el LNA Resumen En este capítulo se ha realizado el diseño completo de los dos LNAs. Para ello se han realizado todas las simulaciones pertinentes variando cada uno de los parámetros de los componentes utilizados. A la hora de hacer las simulaciones nos hemos apoyado en la teoría básica de diseño de circuitos integrados para radiofrecuencia así como en el estudio teórico que se ha realizado del circuito en el capítulo anterior. Luego se ha realizado el diseño a nivel de layout de los dos diseños. Esto se ha logrado dando las reglas más comunes para una correcta implementación, así como las técnicas que nos permiten prever posibles errores en el funcionamiento. Finalmente se ha comprobado el correcto funcionamiento de ambos circuitos mediante las simulaciones post-layout. Como resumen podemos ver en la tabla 5.2 las prestaciones de ambos circuitos. 82 Proyecto Fin de Carrera

93 Ingeniero en Electrónica Tabla 5.2 Prestaciones de los circuitos LNA 1 LNA 2 S 21 (db) NF (db) <4.5 <3.8 BW 3 db (GHz) IIP3 (dbm) Vcc (V) I TOTAL (ma) P DC (mw) Área efectiva (mm 2 ) Por último en la tabla 5.3 se muestra el valor de los componentes de ambos circuitos. Tabla 5.2 Valores de los componentes de los circuitos Q1 Q2 RL RF RB LB LEN LNA 1 36 μm μm Ω Ω Ω 5 nh 0.5 nh LNA 2 36 μm μm Ω Ω Ω 6 nh 0.5 nh El siguiente pasó fue enviar los circuitos a la empresa AMS para su fabricación. En el siguiente capítulo se presenta como se realizan las medidas y los resultados obtenidos de las medidas de los circuitos. Escuela Técnica Superior de Telecomunicación - ETSIT 83

94 Capítulo 5. Diseño del circuito 84 Proyecto Fin de Carrera

95 CAPÍTULO 6 MEDIDAS En el capítulo anterior se han creado los layouts de nuestros diseños sin errores y con las mejores prestaciones posibles. Una vez hecho esto se procedió a enviar los diseños generados a la empresa AMS para su implementación física. En este capítulo procederemos a la evaluación del rendimiento de nuestros diseños, una vez fabricados, a través de medidas en una estación de puntas. A su vez, haremos hincapié en como hemos realizado algunas de las medidas. En la figura 6.1 se muestra una fotografía de nuestros circuitos una vez fabricados.

96 Capítulo 6. Medidas Figura 6.1 Fotografía del chip. LNA con inductor convencional (izquierda) y LNA con inductor 3-D modificado (derecha). 6.1 Equipos de Medida Para hacer las medidas correspondientes a nuestro diseño, debemos contar con un equipo mínimo y una serie de elementos vitales para tal fin. A continuación se muestra el equipo que se ha usado para llevar a cabo las medidas: - 1 Fuente de alimentación Hewlett Packard E3620A. - 1 Analizador de Espectros Hewlett Packard E4440A. - 1 Analizador de redes (VNA) Hewlett Packard 8720E. - 1 Generador de señales Hewlett Packard E8257D. - 3 Puntas de prueba GSG (Ground-Signal-Ground) Cascade Microtech ACP40D-W GSG DC-blocks BLK Sustrato de Calibración Cascade Microtech P/N Cables de RF Sucoflex 104A. - Cables de Alimentación y adaptadores SMA-BNC. - Codos de Interconexionado. 86 Proyecto Fin de Carrera

97 Ingeniero en Electrónica Siempre, antes de comenzar con unas medidas, lo que se debe hacer es calibrar los aparatos (VNA, Analizador de Espectros, ). De esta forma sabemos las perdidas que nos va a ocasionar cada dispositivo y las podremos contrarrestar. Para ello usamos el Sustrato de Calibración. Durante este proceso se utilizan tres tipos de sustrato: load (carga de 50 Ω), short (abierto) y thru (corto). Esto nos permitirá caracterizar la respuesta del set-up de medidas, y diferenciarla de la medida real. 6.2 Medida de los parámetros S Set-up de medida de los parámetros S Después de la calibración lo primero que vamos a medir son los parámetros S. Para ello, es necesario establecer el plano de referencia a la entrada de nuestro circuito, es decir, se necesita eliminar o sustraer de la medida el efecto de todos aquellos errores sistemáticos como pueden ser las pérdidas en cables, conectores, etc. Mediante el proceso de calibración se suministra al Analizador Vectorial de Redes (VNA) toda la información necesaria para que después pueda retirar de la medida del circuito los efectos debidos a los errores sistemáticos mencionados. De esta manera se obtienen los parámetros S justo a la entrada del circuito que se quiere caracterizar. La manera de calibrar el VNA se basa en conectar al cable que se va a utilizar en las medidas una serie de terminaciones: un cortocircuito, un circuito abierto y una carga de 50 Ω, que es la impedancia característica del aparato. El VNA puede calibrarse de dos maneras diferentes, según se quieran medir sólo los parámetros de reflexión (S 11 y S 22 ) o incluir también los de transmisión (S 21 y S 12 ). Antes de comenzar cualquier calibración, es bueno cerciorarse del rango de frecuencias en el que vamos a calibrar el aparato. Para ello basta con pulsar FREQ y a continuación establecer el rango START-STOP. La potencia de la señal empleada para realizar la calibración es también un parámetro importante y antes de calibrar el VNA, habrá que considerar cual es el valor de potencia adecuado que vamos a emplear. Escuela Técnica Superior de Telecomunicación - ETSIT 87

98 Capítulo 6. Medidas Para comprobar que la calibración es suficientemente buena como para poder calcular los parámetros S de un circuito con precisión y que las medidas que realicemos sean repetibles, es necesario comprobar el comportamiento del circuito abierto, del cortocircuito y la carga del kit en formato logarítmico (db) y en la carta de Smith dentro del rango de frecuencias que nos interesa. Para que la calibración sea suficientemente buena, el parámetro S 11 debe estar dentro del rango ±0.1 db para el cortocircuito y circuito abierto, e inferior a -40 db para la carga. Después de la calibración del VNA, para realizar la medida de nuestro amplificador debemos interconectar el VNA tal y como muestra la figura 6.2. En ella se pueden apreciar los diferentes instrumentos utilizados, así como las puntas GSG y los DC-BLOCK. VNA RF WIRE RF WIRE POWER SUPPLY DC-BLOCKS DC WIRES DC-BLOCKS PROBE GSG GND IN GND PROBE GSG GND VCC GND LNA Figura 6.2 Set-up de medidas de los parámetros S Resultado de la medida de los parámetros S GND OUT GND PROBE GSG En este apartado contemplaremos los resultados obtenidos en las medidas. En la figura 6.3 se muestran las medidas del LNA 1 y del LNA 2 para poderlas comparar. 88 Proyecto Fin de Carrera

99 Ingeniero en Electrónica Medida del S21 LNA1 LNA2 Medida del S12 LNA1 LNA2-10 S21(dB) 10 5 S12 (db) -20 S11(dB) Frecuencia (GHz) Medida del S11 LNA1 LNA Frecuencia (GHz) S22 (db) Figura 6.3 Medidas parámetros S del LNA 1 y del LNA Frecuencia (GHz) Medida del S22 LNA1 LNA Frecuencia (GHz) La ganancia del LNA 1 varía de a 3.76 db entre la banda de GHz, siendo mayor que 1 db en la banda de GHz. La ganancia del LNA 2 varía de a 4.87 db entre la banda de GHz, siendo mayor que 1 db en la banda de GHz. Tal y como se determinó en el diseño la respuesta de la ganancia de ambos circuitos es plana debido a que no fue necesario hacer uso de un excesivo pico para obtener el ancho de banda deseado. La ganancia en inversa S 12 de ambos circuitos está dentro de los rangos deseados siendo mejor en baja frecuencia para el LNA 2 y mejor en alta frecuencia para el LNA 1. Tanto la adaptación de entrada S 11 como de salida S 22 de los dos circuitos son de banda ancha y están por debajo de -10 db. Para hacer todas las medidas, los circuitos se han alimentado con una tensión de 3.3 V y cada circuito consume 4 ma. Escuela Técnica Superior de Telecomunicación - ETSIT 89

100 Capítulo 6. Medidas 6.3 Medida de la figura de ruido Equipo de medida de la figura de ruido El equipo que vamos a usar para la medida de la figura de ruido es el que vemos en la figura 6.4, compuesto por un analizador de espectro y una fuente de ruido. Lo primero que hay que hacer como ya hemos dicho es calibrar el equipo. Normalmente la forma de calibrarlo es introduciendo una señal de ruido conocida en el analizador de espectros a través del generador de ruido (ENR, Excess Noise Ratio). Esto establecerá un nivel de base que contrarresta a la figura de ruido del dispositivo que se va a medir (DUT, Device Under Test). El ENR es el ruido que, una vez calibrado, entrega la fuente de ruido al DUT. Esto se define de la siguiente manera: ENR = [Th Tc]/ T 0 (6.1) Donde Th es la temperatura caliente (Corresponde al generador de ruido encendido), Tc es la temperatura fría (Corresponde al generador de ruido apagado) que viene designada por 290 K (16.8ºC, 62.2ºF). La temperatura de la habitación será, Tc=T 0 por lo que: ENR = [Th T 0 ]/ T 0 (6.2) El ENR depende de la frecuencia a la que vamos a trabajar por lo que habrá que introducir la frecuencia correspondiente en el analizador de figura de ruido. Normalmente, el rango del ENR se ve destacado en la parte exterior de la fuente de ruido. En la figura 6.4 (a) podemos ver el paso para la calibración antes de establecer la medida del plano de referencia a la salida del generador de ruido. Automáticamente se tienen en cuenta las perdidas entre la salida del DUT y la entrada del instrumento de medida de la figura de ruido ya que son absorbidas por el instrumental. Una vez tengamos preparado el instrumental que se usa para medir la figura de ruido, (y la ganancia, dado que normalmente también se mide junto a la figura de ruido) simplemente conectaremos el DUT tal y como se ve en la figura 6.5 (b), de esta forma se podrá ver la ganancia y la figura de ruido del DUT. 90 Proyecto Fin de Carrera

101 Ingeniero en Electrónica Figura 6.4 Equipo para la medida de la figura de ruido. Cuando se inserta el DUT, la salida del generador de ruido debe ser conectada directamente a la entrada de este. En caso de ser necesario introducir componentes entre el generador de ruido y la entrada del DUT que no estuviesen presentes en el set-up de calibración, sus pérdidas se deberán tener en cuenta por separado: NFcor=NFmeas-L (6.3) donde NFcor y NFmeas serán, respectivamente, los valores de las figuras de ruido corregidas y medidas, y la variable L será la suma de las pérdidas de los componentes insertados entre la fuente de ruido y la entrada del DUT (ver figura 6.5). Esta ecuación sólo funciona si L es de carácter solamente reflectivo (nunca disipativo). Si las pérdidas son resistivas, se debe incluir un término adicional en la ecuación que tenga en cuenta el ruido adicional que se añade con el ruido térmico. Escuela Técnica Superior de Telecomunicación - ETSIT 91

102 Capítulo 6. Medidas Figura 6.5 Explicación de cómo afectan los componentes en la calibración y medida Errores de medida evitables Todos los instrumentos de medida de la figura de ruido miden una secuencia de diferentes niveles de potencia de RF, y por ello pueden ofrecer errores en la medida. Cualquier interferencia de RF, por radiación o conducción, puede pasar como potencia de ruido y afecta a la medida exacta. En la figura 6.6 se puede ver el tipo de señal interferente que podría ir acompañando a nuestra señal y podría afectar a las medidas. Luces fluorescentes, instrumentos, ordenadores, teléfonos móviles, emisoras, televisiones locales o transmisores de radio entre otros pueden interferir haciendo que sean incorrectos los resultados de la medida de ruido. 92 Proyecto Fin de Carrera

103 Ingeniero en Electrónica Figura 6.6 Elementos que pueden afectar al sistema de medida. Los caminos por los que las interferencias de RF entran en el sistema de medida pueden ser los siguientes: - Radiación directa, la cual genera tensiones y corrientes que son inducidas por los campos electrostáticos, magnéticos o electromagnéticos. - Conducciones a través de los cables de señal, alimentación y control. Las medidas sobre componentes receptores son especialmente vulnerables a las interferencias generadas por los propios transmisores. Por ejemplo, si testeamos el receptor de un teléfono móvil, deberíamos eliminar las interferencias generadas por los teléfonos móviles y las estaciones base cercanas. Para evitar los problemas de interferencia, se han seguido los siguientes pasos: - Usar conectores de rosca en el camino de la señal siempre que sea posible. (Los conectores que no son de rosca como el BNC o el SMB tienen poca fuerza de contacto en el blindaje exterior con lo que la integridad de la señal podría verse afectada). - Asegurar que las uniones de los conectores son limpias y no están desgastadas o dañadas. Asegurarse también de que las lecturas permanecen estables cuando movemos ligeramente los cables y conectores. Escuela Técnica Superior de Telecomunicación - ETSIT 93

104 Capítulo 6. Medidas - Usar doble blindaje en los cables coaxiales (algunos cables coaxiales corrientes no están bien blindados y podrían no ser adecuados para estas medidas). Tratar de evitar en lo posible cables flexibles donde los niveles de señal son bajos. Si el DUT tiene ganancia, conectar el generador de ruido directamente a su entrada. Si el DUT tiene perdidas, conectar su salida directamente a la entrada del equipo de medida. - Usar cables GPIB protegidos para evitar la radiación de interferencias del bus de control. - Evitar hacer medidas con un PC con la carcasa abierta. Usar protección, especialmente si hay transmisores que tienen alguna salida dentro del ancho de banda a medir. - Instalar el set-up en una habitación blindada si el DUT y el sistema de medida no se pueden proteger adecuadamente en un espacio abierto. - Eliminar las frecuencias de las interferencias discretas cuando hacemos un barrido de medida de ruido. - Evitar las interferencias del propio instrumental de medida usando un analizador de figura de ruido con baja emisión de RF Set-up de medida de la figura de ruido Después de haber estudiado como debemos preparar el equipo de medida para medir la figura de ruido y las precauciones que debemos tener, vemos en el siguiente esquema de la figura 6.7 como quedará montado el set-up de medida de la figura de ruido de los LNAs. Puntas de medida ycodos Cable largo DC-Block LNA DC-Block Figura 6.7 Esquema de montaje para la medida de la figura de ruido. 94 Proyecto Fin de Carrera

105 Ingeniero en Electrónica Una vez montado el set-up de medida de la figura de ruido y teniendo en cuenta las atenuaciones, ya podemos hacer la medida de la misma. La imagen de la figura 6.8 se ha incluido para que se pueda observar como queda montado el set-up de medida de nuestro laboratorio después de haber seguido todos los pasos descritos en este capítulo. Figura 6.8 Equipo del laboratorio preparado para hacer la medida de la figura de ruido. En las figuras 6.9 y 6.10 se muestran respectivamente una fotografía de las puntas posadas sobre el chip y una fotografía de las puntas posadas sobre el chip haciendo uso del microscopio. Escuela Técnica Superior de Telecomunicación - ETSIT 95

106 Capítulo 6. Medidas Figura 6.9 Puntas de medida sobre el chip. Figura 6.10 Puntas de medida sobre el chip con el microscopio. 96 Proyecto Fin de Carrera

107 Ingeniero en Electrónica Resultado de la medida de la figura de ruido En la figura 6.11 se muestra la medida de la figura de ruido en la banda de 3.1 a 10.6 GHz de los dos amplificadores de bajo ruido. 20 NF(dB) Medida del NF LNA1 LNA Frecuencia (GHz) Figura 6.11 Representación de la figura de ruido para la banda de trabajo. La figura de ruido del LNA 1 es de 4.2 db a 3.1 GHz, llegando hasta los 5.6 db a 10.6 GHz. La figura de ruido del LNA 2 está entre 3.8 y 4 db en la banda de 3.1 a 10.6 GHz. La figura de ruido a alta frecuencia mejora, esto se debe por la suma de la resistencia asociada al inductor 3-D modificado que posee un bajo factor de calidad y por lo tanto su resistencia es mayor. 6.4 Medida de la linealidad del circuito El cálculo del IIP3 se ha hecho utilizando el punto de compresión a 1 db. Para lograrlo se ha introducido un tono a la entrada con frecuencia de 5 GHz variando la potencia de entrada de -80 a 0 dbm. A partir del punto de compresión a 1 db podemos obtener el punto de intercepción de tercer orden (IP3). Como regla práctica, el valor del IP3 suele estimarse a 9.6 db por encima del punto de compresión a 1 db para sistemas que trabajan a frecuencias altas frente a 15 db para sistemas que trabajan a frecuencias bajas. Escuela Técnica Superior de Telecomunicación - ETSIT 97

108 Capítulo 6. Medidas Montaje para la medida de la linealidad En la figura 6.12 se muestra de forma esquemática, cómo quedaría el montaje de los equipos para poder medir la linealidad de los circuitos. Las pérdidas de los cables y conectores son de 2.42 db. Se tienen que añadir como off-set al analizador de espectro para que nos de un resultado correcto. En la figura 6.13 se incluye una fotografía del set-up para la medida de la linealidad. FUENTE DE ALIMENTACION GENERADOR DE SEÑAL ANALIZADOR DE ESPECTROS PUNTA GSG GND VCC GND DC-BLOCK PUNTA GSG GND IN GND LNA PUNTA GSG GND OUT GND DC-BLOCK Figura 6.12 Esquema de conexión para la medida de la linealidad. Figura 6.13 Equipo del laboratorio preparado para hacer la medida de la linealidad. 98 Proyecto Fin de Carrera

109 Ingeniero en Electrónica Resultado de las medidas de la linealidad dos circuitos. En la figura 6.14 se muestra las curvas del punto de compresión a 1 db medidas de los Potencia Salida(dBm) Medida del P1dB del LNA1-13 dbm Potencia Entrada (dbm) Potencia Salida(dBm) Figura 5.14 Punto de comprensión a 1 db. Medida del P1dB del LNA Potencia Entrada (dbm) El IIP3 del LNA 1 es de -3.4 dbm ya que tiene un punto de compresión a 1 db de -13 dbm. En el caso del LNA 2, el IIP3 es de -4.4 dbm ya que el punto de compresión a 1 db es de -14 dbm. 6.5 Resumen En el este capítulo se ha podido comprobar el correcto funcionamiento de nuestros diseños. Para ello se han presentado las técnicas empleadas para su correcta verificación. Del mismo modo, se ha constatado que existen una serie de pequeñas diferencias entre los resultados obtenidos en las simulaciones post-layout y las medidas de los circuitos. -14 dbm Como resumen podemos ver en la tabla 6.1 las prestaciones de ambos circuitos. Escuela Técnica Superior de Telecomunicación - ETSIT 99

110 Capítulo 6. Medidas Tabla 6.1 Prestaciones de los circuitos LNA 1 LNA 2 S 21 (db) NF (db) BW 3 db (GHz) IIP3 (dbm) Vcc (V) I TOTAL (ma) 4 4 P DC (mw) Área efectiva (mm 2 ) En el próximo capítulo se establecerá un balance del desarrollo del proyecto, lo que nos conducirá a una serie de conclusiones válidas para el desarrollo de futuros trabajos y diseños. 100 Proyecto Fin de Carrera

111 CAPÍTULO 7 CONCLUSIONES El objetivo de este proyecto era diseñar un amplificador de bajo nivel de ruido realimentado para la banda de 3-10 GHz en tecnología BICMOS 0.35 μm suministrada por AMS. Se comenzó estudiando las principales características de los sistemas de RF para poder abordar el diseño. El siguiente paso consistió en el estudio del estándar IEEE a propuesto por la MBOA. Se han analizado los principales desafíos del diseño del receptor, centrándonos en el estudio la arquitectura zero-if, por su alta integrabilidad. Para esta arquitectura se ha especificado el panorama de interferencias, la sensibilidad, la linealidad, la figura de ruido y los requisitos del sintetizador y de los filtros. Luego se ha hecho un estudio detallado de la tecnología a emplear con el propósito de saber tanto las ventajas como las limitaciones de la misma.

112 B Capítulo 7. Conclusiones El siguiente paso fue hacer un análisis detallado de las estructuras realimentadas para radiofrecuencia, para posteriormente modificarlas convenientemente de forma que se obtuviese una respuesta de banda ancha y con las mejores prestaciones posibles. Al ser necesario el uso de inductores para conseguir los objetivos planteados, se ha estudiado las diferentes posibilidades que encontramos a la hora de elegir un inductor según los requisitos de nuestro diseño. Después de realizar el estudio se optó por realizar un amplificador de bajo ruido realimentado con carga activa y con una inductancia en la realimentación con el propósito de mejorar las prestaciones en dos versiones distintas. La primera (LNA 1 ) utiliza una bobina convencional para implementar la bobina de la realimentación L B y una segunda versión (LNA2) que utiliza un inductor 3-D modificado para L BB. Ambos circuitos son similares en su topología, la única diferencia es el tipo de bobina que se utiliza para L. B El siguiente paso consistió en realizar el diseño completo del amplificador de bajo ruido a nivel de esquemático. Para ello se han realizado todas las simulaciones pertinentes variando cada uno de los parámetros de los componentes utilizados. A la hora de hacer las simulaciones nos hemos apoyado en la teoría básica de diseño de circuitos integrados para radiofrecuencia así como en el estudio teórico del circuito. Luego se ha realizado el diseño a nivel de layout de los dos circuitos. Esto se ha logrado dando las reglas más comunes para una correcta implementación, así como las técnicas que nos permiten prever posibles errores en el funcionamiento. Finalmente se ha comprobado el correcto funcionamiento de ambos circuitos mediante las simulaciones post-layout. El siguiente paso fue enviar los circuitos a la empresa AMS para su fabricación. Una vez que llegaron los circuitos se pudo comprobar el correcto funcionamiento de nuestros diseños. Para ello se presentaron las técnicas empleadas para su correcta verificación. Del mismo modo, se ha constatado que existen una serie de pequeñas diferencias entre los resultados obtenidos en las simulaciones post-layout y las medidas de los circuitos. Esto se puede observar en la tabla 7.1 donde se comparan los resultados obtenidos en las medidas de los circuitos con los obtenidos en las simulaciones post-layout. 102 Proyecto Fin de Carrera

113 Ingeniero en Electrónica Tabla 7.1 Comparación resultados de las medidas con las simulaciones post-layout Simulaciones Medidas Simulaciones Medidas post-layout LNA 1 LNA 1 post-layout LNA 2 LNA 2 S 21 (db) NF (db) BW 3 db (GHz) IIP3 (dbm) Vcc (V) I TOTAL (ma) P DC (mw) Área efectiva (mm 2 ) En la tabla 7.2 se muestra un resumen de los valores de todos los componentes que se utilizaron en la realización de los dos diseños. Tabla 7.2 Valores de los componentes de los circuitos Q1 Q2 RL RF RB LB LEN LNA 1 36 μm μm Ω Ω Ω 5 nh 0.5 nh LNA 2 36 μm μm Ω Ω Ω 6 nh 0.5 nh Finalmente, en la tabla 7.3 se muestra un cuadro resumen donde se comparan los dos LNAs desarrollados en este proyecto con otros LNAs publicados anteriormente. Como muestra la tabla los amplificadores diseñados ocupan mucha menos área que el resto de las publicaciones. La ganancia es superior a muchos de los diseños presentados. El ancho de banda no compite con la mayoría de las publicaciones. Esto se debe en gran medida a que la tecnología utilizada es inferior con respecto a la utilizada por el resto de publicaciones y, por lo tanto, sus prestaciones están limitadas. Comparando la figura de ruido de nuestros diseños con respecto al resto de publicaciones vemos que es mejor que la media de las publicaciones, siendo mejor la del LNA 2 que la del LNA 1. La potencia consumida es bastante pequeña, además hay que tener en cuenta que la alimentación para esta tecnología es mayor. En el caso del IIP3, el valor obtenido es bastante mejor que la media de las publicaciones. Escuela Técnica Superior de Telecomunicación - ETSIT 103

114 Capítulo 7. Conclusiones Tabla 7.3 Comparación con otros trabajos S 21 (db) NF(dB)* BW 3dB (GHz) IIP3(dBm) P dc (mw) Área Efectiva (mm 2 ) [14] 9.3 < [19] 21 < > [20] 9.3 < > [21] 8.5 < [21] 8.2 < [32] 10.6 < > ** [24] 20 < [25] 22 < > ** [26] 15.3 < > [28] 12 < > ** [33] 13 < > ** [33] 11.5 < > ** [34] LNA < > LNA < > *NF con BW 3dB, **Área incluidos los pads Tecnología CMOS 0.18 μm 0.18um SiGe BiCMOS 0.18um CMOS 0.18um CMOS 0.18um CMOS 0.18um CMOS 0.18um SiGe BiCMOS 0.25um SiGe BiCMOS 0.13um CMOS 0.5um SiGe HBT 0.18um SiGe BiCMOS 0.18um SiGe BiCMOS 0.18um CMOS 0.35um SiGe BiCMOS 0.35um SiGe BiCMOS De lo expuesto a lo largo de este proyecto se puede concluir que, con la tecnología SiGe 0.35 μm, se pueden realizar diseños aceptables de componentes analógicos de radiofrecuencia para ultra banda ancha si utilizamos las topologías de circuitos y las estrategias de diseño adecuadas. En cualquier caso, la línea de trabajo que subyace en este proyecto fin de carrera es parte de una línea de investigación de más envergadura denominada WIreless Technologies for small area Networks with Embedded Security and Safety (WITNESS) en la que se desarrollan varios proyectos 104 Proyecto Fin de Carrera

115 Ingeniero en Electrónica encaminados a estudiar las posibilidades de integración de terminales inalámbricos basados en los estándares de última generación, así como las aplicaciones de las mismas. Además de tener continuidad en otro proyecto de investigación denominado Short Range Radio, SR2 [7]. Un logro a destacar es que se ha conseguido publicar dos artículos de congreso internacional basados en este trabajo. El primero titulado A Feedback Wideband LNA for UWB Applications en el XXII Conference on Design of Circuits and Integrated Systems en el que se presentaron los resultados obtenidos con la bobina convencional. El segundo titulado A Feedback Wideband LNA with a modified 3D inductor for UWB Applications en el XXIII Conference on Design of Circuits and Integrated Systems en el que se presenta el LNA 2 con el inductor 3-D modificado comparado con el LNA 1. Al final de la memoria se encuentran anexas dichas publicaciones. El presente trabajo tiene continuidad en la integración del amplificador en la cadena del receptor para UWB. También se pueden hacer pruebas con otras tecnologías más modernas ya que, como hemos visto, esto traería aparejado un aumento de las prestaciones finales, entre las que estarían, entre otras, el ancho de banda, la figura ruido, el consumo, etc. Escuela Técnica Superior de Telecomunicación - ETSIT 105

116 Capítulo 7. Conclusiones 106 Proyecto Fin de Carrera

117 PRESUPUESTO

118 PRESUPUESTO Una vez completado el diseño del circuito y comprobado su correcto funcionamiento, para concluir con el estudio, en este capítulo se realizará un análisis económico con los costes tanto parciales como totales del proyecto. BAREMOS UTILIZADOS El cálculo del presupuesto de este proyecto se ha seguido según la Propuesta de baremos orientativos para el cálculo de honorarios establecida por el Colegio Oficial de Ingenieros Técnicos de Telecomunicación a partir de [26]. Esta propuesta establece que para Trabajos tarifados por tiempo empleado se aplique:

119 Presupuesto H = Hn * 65 + He * 78 Siendo: H = Honorarios a percibir. Hn = Horas contabilizadas en jornada normal. He = Horas contabilizadas fuera de la jornada normal de trabajo. Los honorarios que se obtengan por la aplicación de la clave H se reducirán a medida que aumente el número de horas, a cuyo efecto serán multiplicados por los coeficientes reductores con arreglo a lo detallado en la siguiente tabla: Coeficientes reductores HORAS COEFICIENTE Hasta 36 horas C=1 Exceso de 36 horas hasta 72 horas C=0,9 Exceso de 72 horas hasta 108 horas C=0,8 Exceso de 108 horas hasta 144 horas C=0,7 Exceso de 144 horas hasta 180 horas C=0,65 Exceso de 180 horas hasta 360 horas C=0,60 Exceso de 360 horas hasta 510 horas C=0,55 Exceso de 510 horas hasta 720 horas C=0,50 Exceso de 720 horas hasta horas C=0,45 Exceso de horas C=0,40 CÁLCULO DEL PRESUPUESTO Costes de ingeniería En este apartado se incluyen los honorarios a percibir por el ingeniero técnico en el desarrollo del proyecto en función de las horas de trabajo que se ha empleado en la realización del mismo. P-2 Proyecto Fin de Carrera

120 Ingeniero en Electrónica Particularizando para el proyecto que aquí se dispone, en la siguiente tabla establecemos unos valores indicativos del tiempo parcial empleado en cada fase del mismo. Tiempo empleado DESCRIPCIÓN TIEMPO PARCIAL (horas) Búsqueda y estudio de la documentación 240 Estudio de la herramienta de diseño 90 Análisis y diseño del circuito 640 Realización de la memoria 220 En definitiva, se necesitaron un total de 1190 horas para la realización de este proyecto, consideradas en su totalidad del tipo de jornada normal, con lo que el cálculo H resulta: H = 1190 * 65 = Aplicando los coeficientes correctivos, dados por el COITT, a los tramos correspondientes resultan unos honorarios de: H = * 0.40 = Costes de amortización de los equipos informáticos y herramientas software En este apartado se realiza el análisis de los costes relacionados con el uso de paquetes software, material hardware y el mantenimiento de estos. Estos equipos hardware y paquetes Escuela Técnica Superior de Telecomunicación - ETSIT P-3

121 Presupuesto software presentan un coste de amortización, en función del periodo de tiempo usado y el número de usuarios que accedan a estos, los cuales se han estimado en 100. Costes de amortización Descripción Tiempo de uso Coste anual Total Usuario Total Estación de trabajo SUN Sparc Modelo Sparc Station 10 9 meses ,03 51,02 Servidor para simulación SUN Sparc Station 10 9 meses ,43 49,82 Impresora Hewlett Packard Laserjet 4L 9 meses 296 2,96 2,22 Ordenador Personal Pentium III 1 GHz 9 meses 411 4,11 3,08 Sistema operativo SunOs Release 4.1.3, Open Windows 9 meses 903 9,03 6,77 y aplicaciones X11 Entorno Windows 2000 Profesional 9 meses 306 3,06 2,29 Microsoft Office XP 9 meses 449 4,49 3,37 Advance Design System (ADS) 9 meses Cadence con Kit de diseño 9 meses ,25 TOTAL 153,82 Costes de fabricación En este apartado se incluyen los costes derivados de la fabricación de los circuitos desarrollados. Costes de fabricación Descripción mm 2 Precio mm 2 Gastos Fabricación de los circuitos TOTAL P-4 Proyecto Fin de Carrera

122 Ingeniero en Electrónica Otros costes En este apartado se incluyen los costes debidos al uso de Internet, material fungible y la elaboración del documento final. Otros costes Descripción Unidades Costes unidad Gastos Paquetes de DIN_A4 80 gr/m Fotocopias ,04 40 Otros gastos 100 TOTAL 152 Presupuesto total Para finalizar en la siguiente tabla se recoge el coste total del proyecto en función de los costes parciales comentados en las secciones anteriores. Presupuesto total Descripción Gastos Costes de ingeniería Costes de amortización 153,82 Costes de fabricación Otros costes 152 PRESUPUESTO FINAL ,82 TOTAL (I.G.I.C 5%) ,16 Escuela Técnica Superior de Telecomunicación - ETSIT P-5

123 Presupuesto D. Hugo García Vázquez declara que el proyecto Diseño de un amplificador de bajo ruido de ultra banda ancha para un receptor de UWB en CMOS 0.35 μm asciende a un total de treinta y cinco mil novecientos cincuenta y nueve euros con dieciséis céntimos. Fdo. DNI: P Las Palmas de Gran Canaria, a de. de P-6 Proyecto Fin de Carrera

124 BIBLIOGRAFÍA

125 BIBLIOGRAFÍA [1] F. Javier del Pino, Apuntes de la asignatura: Diseño de Circuitos Integrados de Radiofrecuencia, ULPGC, [2] Página web official Bluetooth: [3] FCC, Revision of Part 15 of the Commission s Rules Regarding Ultra-Wideband Transmission Systems FCC 02-48, First Report and order, 2002.

126 Bibliografía [4] MB OFDM Alliance-SIG, Multiband OFDM Phisical Layer Proposal for IEEE Task Group 3a, Sept, [5] AMS Austria Micro Systems, 0.35 μm BiCMOS Design Rules Rev [6] AMS Austria Micro Systems, 0.35 μm BiCMOS Process Parameters Rev [7] MEDEA+: [8] Software y manuales ADS: [9] Manuales Spectre RF, Cadence: [10] T.H. Lee, The Design of CMOS RF Integrated Circuits Cambridge University Press, [11] Behzad Razavi, RF Microelectronics University of California: Prentice Hall PTR, [12] Behzad Razavi, Design of Analog CMOS Integrated Circuits Mc Graw Hill, [13] A. Ismail and A. Abidi, A 3.1 to 8.2 GHz direct conversion receiver for MB-OFDM UWB communication, IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, San Francisco, CA, 2005, pp [14] B. Razavi et al., A 0.13 μm CMOS UWB transceiver, IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, San Francisco, CA, 2005, pp [15] R. Roovers, D. M. W. Leenaerts, J. Bergervoet, K. S. Harish, R. C. H. van de Beek G. van der Weide, H. Waite, Y Zhang, S. Aggarwal, and C. Razzell, An Interference-Robust Receiver for Ultra-Wideband Radio in SiGe BiCMOS Technology, IEEE Journal of Solid-State Circuits, vol. 40, no. 12, B-2 Proyecto Fin de Carrera

127 Ingeniero en Electrónica [16] J. del Pino "Modelado y aplicaciones de inductores integrados en tecnologías de silicio", Tesis doctoral, Departamento de Ingeniería Electrónica y Automática, Universidad de Las Palmas de Gran Canaria, [17] Informe "Run 2003" asociado al proyecto "Desarrollo de Circuitos Integrados para Redes Inalámbricas en la Banda de 5GHz" desarrollado por el Instituto de Microelectrónica Aplicada, Noviembre [18] R. Jacob Baker, Harry W. Li and David E. Boyce, CMOS Circuit Design, Layout and Simulation", IEEE Press, [19] A. Ismail and A. Abidi, A 3 to 10 GHz LNA using a wideband LC-ladder matching network, in ISSCC Dig. Tech. Papers, Feb. 2004, pp [20] A. Bevilacqua and A. Niknejad, An ultra-wideband CMOS LNA for 3.1 to 10.6 GHz wireless receivers, in ISSCC Dig. Tech. Papers, Feb. 2004, pp [21] S. Shekhar, J. S.Walling, and D. J. Allstot, Bandwidth extension techniques for CMOS amplifiers, IEEE J. Solid-State Circuits, vol. 41, no. 11, pp , Nov [22] A. S. Virdee and B. S. Virdee, 2-18GHz ultra-broadband amplifier design using a cascaded reactively terminated single stage distributed concept, Electronics Letters, vol.35, issue 24, pp , Nov [23] X. Guan and C. Nguyen, Low-Power-Consumption and High-Gain CMOS Distributed Amplifiers Using Cascade of Inductively Coupled Common-Source Gain Cells for UWB Systems, IEEE Transaction on Microwave Theory ans Techniques, vol. 54, issue. 8, pp , Aug [24] J. Lee and J. D. Cressler, A 3-10 GHz SiGe resistive feedback low noise amplifier for UWB applications, IEEE Radio Frequency Integrated Circuits (RFIC) Symp., Long Beach, CA, USA, pp , June Escuela Técnica Superior de Telecomunicación - ETSIT B-3

128 Bibliografía [25] N. Shiramizu, T. Masuda, M. Tanabe, and K. Washio, A 3-10 GHz bandwidth low-noise and low-power amplifier for full-band UWB communications in 0.25-μm SiGe BiCMOS technology, IEEE Radio Frequency Integrated Circuits (RFIC) Symp., Long Beach, CA, USA, pp , June [26] M. T. Reiha and J. R. Long, A 1.2-V reactive-feedback GHz low-noise amplifier in 0.13 _m CMOS, IEEE J. Solid-State Circuits, vol. 42, no. 5, pp , May [27] Amaya Goñi Iturri, dirigida por el Dr. D. Antonio Hernández Ballester, codirigida por el Dr. D. Francisco Javier del Pino Suárez, Aportaciones al diseño, simulación, caracterización y modelado de inductores integrados sobre silicio, tesis doctoral ULPGC [28] H. Knapp, D. Zoschg, T. Meister, K. Aufinger, S. Boguth, and L. Treitinger, 15 GHz wideband amplifier with 2.8-dB noise figure in SiGe bipolar technology in IEEE Microwave Symp. (MTT-S) Dig., Phoenix, AZ, 2001, pp [29] A. Zolfaghari, A. Chan, and B. Razavi, Stacked inductors and transformers in CMOS technology, IEEE Journal of Solid-State-Circuits. 36 (4), (2001). [30] C-C. Tang, C-H. Wu, S-I. Liu, Miniature 3-D Inductors in Standard CMOS Process IEEE Journal of Solid-State Circuits, Vol. 37, Nº. 4, [31] Página web del COITT: [32] R. Liu, C. Lin, K. Deng, and H. Wang, Design and Analysis of DC-to-14-GHz and 22- GHz CMOS Cascode Distributed Amplifiers, IEEE Journal of Solid-States Circuits, vol. 39, issue. 8, pp , Aug [33] Y. Park, C.-H. Lee, J. D. Cressler, and J. Laskar, The analysis of UWB SiGe HBT LNA for its noise, linearity, and minimum group delay variation, IEEE Trans. On Microwave Theory and Techniques, vol. 54, no. 4, April 2006, pp B-4 Proyecto Fin de Carrera

129 Ingeniero en Electrónica [34] C-T. Fu and C-N. Kuo, 3 11-GHz CMOS UWB LNA using dual feedback for broadband matching, in Radio Freq. Integr. Circuits Dig., Jun. 2006, pp Escuela Técnica Superior de Telecomunicación - ETSIT B-5

130 Bibliografía B-6 Proyecto Fin de Carrera

131 ANEXO

132 DCIS2007 CS XXII Conference on Design of Organized by IMSE Circuits and Integrated Systems November 21-23, Sevilla, Spain WELCOME COMMITTEES REVIEWERS CONTENTS AUTHOR INDEX PLENARIES SEARCH ISBN-13:

133 A Feedback Wideband LNA for UWB Applications R. Pulido, H. García, J. del Pino, S. L. Khemchandani, A. Hernández Abstract A fully-integrated feedback wide band amplifier is implemented in a standard SiGe low cost 0.35 µm process. The circuit provides a gain from 13 to 7 db in the band between 3.1 to 10.6 GHz. In the same band the noise figure varies from 3.6 to 4.7 db in band. Design guidelines for optimizing amplifier gain and noise figure are presented. Chip dimensions are mm and power dissipation is 19 mw, drawn from a 3.3V supply. Index Terms Amplifier noise, Low-Noise Amplifier (LNA), Noise Figure (NF), Feedback Amplifier, SiGe Amplifier, Ultrawideband (UWB), Wideband Matching. I. INTRODUCTION UltraWideBand (UWB) is a new wireless technology capable of transmitting data over a wide spectrum of frequency bands with very low power and high data rates. Among the possible applications, UWB technology may be used for imaging systems, vehicular and ground-penetrating radars, and communication systems. In particular, it is envisioned to replace almost every cable at home or in an office with a wireless connection that features hundreds of megabits of data per second. UltraWideBand has bandwidth of GHz and transmission speeds up to Mbps [1]-[2]. Figure 1 shows the UWB zero-if receiver architecture, which is well suited for this application [3]-[5]. The antenna signal is filtered by an external passive pre-select filter to reduce the level of out-of-band interferers. The front-end consists of a wideband LNA and a quadrature mixer that converts the signal down to zero-if. The synthesizer provides the frequency quadrature LO signals. The baseband filter provides both filtering and variable gain. The filtered baseband signal is digitized by the ADC, which is followed by the digital baseband processor. The Low Noise Amplifier (LNA) is an important element due to its contribution to the noise figure. PRE-SELECT FILTER LNA Figure 1 RF FRONTEND QUADRATURE MIXERS FAST HOPPING SYNTHESIZER BASE BAND FILTERS AND AMPLIFIERS (AGC) Schematic of a receiver for UWB. I ADC TO BASESBAND PROCESSING Q This paper focuses on the design of a LNA in a 0.35 μm SiGe technology for the receiver path of an UWB system. This technology is provided by AMS (Austria Micro System) [6]-[7]. The paper is organized as follows. In Section II, the most used wideband LNAs architectures are summarized. The proposed circuit is analyzed in Section III. The final implemented circuit and the results are reported in Section IV. II. WIDEBAND AMPLIFIERS There are some examples of development of highfrequency wideband amplifiers employing silicon transistors. Most of them are distributed amplifiers (Figure 2). Distributed amplification overcomes the gain bandwidth limitation absorbing the transistor input/output capacitance as part the lumped elements of the artificial transmission line, formed with the series inductance that connects adjacent terminals. The main distributed amplifier drawback is that they require high levels of power consumption, high area, and they are not optimized for noise [8]-[9]. This work is partially supported by the Spanish Ministry of Science and Technology (Ministerio de Ciencia y Tecnología, TEC C02-02 and FIT: ) Authors are with the Institute for Applied Microelectronics (IUMA) and Department of Electronic and Automatic Engineering (DIEA) University of Las Palmas de Gran Canaria, Spain. ( hgarcia@iuma.ulpgc.es).

134 B B B lead Vd Load DC Block L d/2 C d C d C d C d L d L d L d L d/2 Output V CC Bias T R 1 Bias T L g/2 L g L g L g L g/2 DC Block Q 2 Input Load R 2 Vg RF OUT Figure 2 Basic Distributed Amplifier schematic. Another commonly used option is the cascode amplifier with inductive degeneration. Figure 3 shows the simplified schematic of this structure. In this case broad band operation is achieved due to a wideband input matching network which incorporates the input impedance of the cascode amplifier. Also, a wideband load like a shunt-peaking resistor is used [4], [5], [10]. RF IN Figure 3 V CC Wideband Input Match V B Wideband Load Q CAS2 Q CAS1 Simplified schematic of the wideband LNA with inductive degeneration. L e RF OUT With this structure it is difficult to cover the entire band with low cost technologies, mainly because of the parasitics passive devices. In this paper we propose to use a feedback configuration in order to reduce the significance of passive devices and, hence, to achieve a wide band operation with a low cost technology. In the following section, this topic will be discussed in detail. III. CIRCUIT DESIGN Figure 4 shows the feedback amplifier. The amplifier consists of a single stage in common-emitter configuration and an emitter follower in the feedback path. Flat frequency response and matching to 50 Ω at the input and output are achieved by shunt feedback via Q 2, R 2, R 3 and L. B RF IN Figure 4 L INPUT L B R 3 Schematic of the feedback amplifier for wideband. There is often a trade-off between noise and input impedance matching in LNA designs. This trade-off reflects on the choice of transistor sizing, which is mainly dependent on the designer s objectives and priorities. A common approach used is to first determine the transistor sizing which makes the circuit be approximately noise matched to the characteristic impedance of the system, typically 50 Ω, at the frequency range of interest. Therefore, by choosing the proper transistor size, noise matching can be achieved without signal losses or noise figure degradation. The use of an emitter follower in the feedback path increases the collector-emitter voltage, resulting in a higher f max of the transistor and improved large-signal behaviour. The emitter size of Q 1 is determined by a compromise between low noise and large bandwidth. The effective emitter area of Q 1 is 36 μm 2. The emitter follower Q 2 contributes only little to the output noise and has an effective emitter area of 1 μm 2. The inductor L B is used to optimize the frequency response. Large values for the inductance of L to peaking in the frequency response. While this allows extending the bandwidth to higher frequencies, excessive peaking is undesirable for broadband communications systems which require a flat group delay. L B is realized as spiral on-chip inductor. The quality factor Q is only of minor importance in this application, due to its low noise contribution in the signal path. The inductor L INPUT is used to achieve a good response in a huge frequency range (from 0-15 GHz). This coil is in the direct path of the signal but its inductance value is low (0.5 nh). As low inductance spirals are achieved with a small number of turns, the quality factor is high and, in consequence, its contribution to the total noise figure will be low. Q 1

135 25 20 High R 1, current consumption 5mA Low R 1, current consumption 15mA 6 the probe pads were octagonal, optimized for RF, and three ground-signal-ground (GSG) pad structures with 150 µm pitch were used. S21(dB) Figure 5 Frequency (GHz) S 21 with different consumption. Figure 5 shows the scattering parameter S 21 obtained with different values of R 1. For a low value of resistance the gain increases but the consumption is high. In fact, as the resistance value increases the consumption is considerably reduced, while the gain is slightly lower. IV. IMPLEMENTED CIRCUIT AND RESULTS The final wideband LNA layout is shown in Figure 6. Total chip size is 580 µm 636 µm. The amplifier draws 5.75 ma from a 3.3-V supply. Magnitude (db) S21 Typical RC 25 S21 Worst Case RC S12 Typical RC 20 S12 Worst Case RC Frequency (GHz) Figure 7 Feedback amplifier post-layout S 21 and S 12. The layout verification and parasitics extraction were made with ASSURA. Two modes of extraction were used, typical and worst case. As expected, the response of the two cases is slightly different. The circuit provides a worst case gain which varies from 13 to 7 db in the band between 3.1 to 10.6 GHz (Figure 7), being greater than 1 db from 0.1 to 15 GHz. The flat gain response indicates that no excessive peaking was required to obtain the desired bandwidth and, as a consequence, the phase response of S 21 is linear (see Figure 8). Phase S21 (degrees) Phase S Frequency (GHz) Figure 8 Feedback amplifier post-layout Phase S 21. Figure 9 shows the input and output return loss of the wideband amplifier, and Figure 10 the noise figure. As it can be appreciated both, power and noise input matching has been achieved. Figure 6 Wide band amplifier layout including pads for on chip measurements. The layout has been implemented for the AMS SiGe 0.35 µm BiCMOS process. The circuit was designed to be measured on wafer with a probe station. As depicted in Figure

136 Magnitude (db) S11 Typical RC S11 Worst Case RC S22 Typical RC S22 Worst Case RC Frequency (GHz) Figure 9 Feedback amplifier post-layout S 21 and S 12. NF(dB) Layout Typical RC Layout Worst Case RC Frequency (GHz) Figure 10 Feedback amplifier post-layout Noise Figure. The large signal behaviour of the wideband amplifier has been evaluated through the 1 db compression point. Figure 11 shows the transfer characteristics for an input frequency of 6 GHz. The input-refereed 1 db compression point is -9.5 dbm. P OUT (dbm) P 1dB =-9,5dBm P IN (dbm) V. CONCLUSIONS In this paper we have reported the fundamental design aspects of wideband low-noise feedback amplifiers with SiGe transistors and on chip inductors. A description of the LNA configuration was explained emphasizing the influence of the design parameters in the circuit performance. The circuit was implemented in a standard low cost 0.35 µm process and provides a worst case gain from 13 to 7 db in the band between 3.1 to 10.6 GHz. The noise figure ranges from 3.6 to 4.7 db in the same band. The circuit only requires 5.75 ma from a 3.3-V supply. REFERENCES [1] FCC, Revision of Part 15 of the Commission s Rules Regarding Ultra- Wideband Transmission Systems FCC 02-48, First Report and order, [2] MB OFDM Alliance-SIG, Multiband OFDM Phisical Layer Proposal for IEEE Task Group 3a, Sept, [3] R. Roovers, D. M. W. Leenaerts, J. Bergervoet, K. S. Harish, R. C. H. van de Beek, G. van der Weide, H. Waite, Y Zhang, S. Aggarwal, and C. Razzell, An Interference-Robust Receiver for Ultra-Wideband Radio in SiGe BiCMOS Technology, IEEE Journal of Solid-State Circuits, vol. 40, no. 12, Dec [4] A. Ismail and A. Abidi, A 3.1 to 8.2 GHz direct conversion receiver for MB-OFDMUWB communication, in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, San Francisco, CA, 2005, pp [5] B. Razavi et al., A 0.13 μm CMOS UWB transceiver, in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, San Francisco, CA, 2005, pp [6] AMS Austria Micro Systems, 0.35 μm BiCMOS Design Rules Rev [7] AMS Austria Micro Systems, 0.35 μm BiCMOS Process Parameters Rev [8] G. Martín, R. Diaz, J. del Pino, S. L. Khemchandani, A. Goñi, A. Hernández, Design of a Fully Integrated DC to 8.5 GHz Distributed Amplifier in CMOS 0.35 XXI Design of Integrated Circuits and Systems Conference, [9] B. M. Ballweber, R. Gupta and D. J. Allstot, A Fully Integrated GHz CMOS Distributed Amplifier IEEE Transactions on Solid- State Circuits, VOL. 35, NO. 2, FEBRUARY [10] H. García, R. Pulido, J. del Pino, S. L. Khemchandani, A. Goñi, A. Hernández, A 3-10 GHz SiGe LNA for Ultrawideband Applications XXI Design of Integrated Circuits and Systems Conference, Figure 11 Post-layout, 1 db compression point at 6 GHz.

137 The DCIS conference has evolved from its origins, more than two decades ago, into an important international meeting for researches in the highly active fields of micro and nano electronics circuits and integrated systems. It provides an excellent forum to present and investigate the emerging challenges in modelling, design, implementation and test of circuits and systems. Experts from both industry and academia have the chance to discuss the demands and solutions for current applications. Strong scientific, technical and personal relationships have been developed in the frame of this event. DCIS 2008 will take place in Grenoble, in France, organized by the TIMA Laboratory. Conference on Design of Circuits and Integrated Systems General Chair Raoul Velazco, TIMA Program Chairs Lorena Anghel, TIMA Maria José Avedillo, IMSE CNM November 12-14, 2008 Grenoble, France Welcome to DCIS 2008 Committee Program Committee Program at a Glance Detailed Program List of Abstracts Social Event DCIS 2008 ISBN:

138 Committee Contents Committee General Chair Raoul Velazco, TIMA Past General Chair José L. Huertas, IMSE-CNM Technical Program Co Chairs Lorena Anghel, TIMA Maria José Avedillo, IMSE CNM Special Sessions Regis Leveugle, TIMA Gilles Sicard, TIMA Salvador Mir, TIMA Publications Claudia Rusu, TIMA Publicity Michel Renovell, LIRMM Gloria Huertas, IMSE-CNM Finance Chair Anne-Laure Fourneret, TIMA Local Arrangements Anne-Laure Fourneret, TIMA Julie Correard, TIMA Audio-Visual Chairs (TIMA) Matthieu Dubois Jean-Baptiste Ferron Gilles Foucard Paul Peronnard Hakim Zimouche Conference Secretariat TIMA Laboratory International Liaisons Daniela De Venuto, Politecnico di Bari Linda Milor, Georgia Int. of Technology Bernd Straube, Fraunhofer Institute Marcelo Lubaszewski, UFRGS Alkis A. Hatzopoulos, Aristotle U. of Thessaloniki Steering Committee Salvador Bracho, U. de Cantabria, Spain Joan Figueras, U. Politécnica Catalunya, Spain José E. da Franca, Inst. Sup. Técnico, Portugal Leopoldo Garcia-Franquelo, U. de Sevilla, Spain Eugenio Garcia, U. Illes Balears, Spain José Luis Huertas, CNM Sevilla, Spain Juan Carlos Lopez, U. Castilla-La Mancha, Spain Antonio Nunez, U. Las Palmas G. Canaria, Spain Emilio Olias, U. Carlos III, Spain Michel Renovell, LIRMM, Montpellier, France Pascal Fouillat, ENSEIRB, Bordeaux, France Armando Roy, U. de Zaragoza, Spain Antonio Rubio, U. Pol. Catalunya, Spain Josep Samitier, U. Barcelona, Spain José A. Silva Matos, U. Porto, Portugal Antonio J. Torralba, U. de Sevilla, Spain Javier Uceda, U. Politécnica Madrid, Spain J. Paulo Teixeira, Inst. Sup. Técnico, Portugal Teresa Riesgo, U. Politécnica Madrid, Spain Carlos Lopez-Barrio, U. Pol. Madrid, Spain Conference on Design of Circuits and Integrated Systems 2008, Grenoble, France 3

139 Detailed Program Contents Session 1C - RFIC I Chairs: Santiago Celma, U. Zaragoza Pascal Fouillat, IMS 1C.1 A BiCMOS Chipset for a DVB-H front-end Receiver, Sunil Khemchandani (Universidad de Las Palmas de Gran Canaria), Javier del Pino (Universidad de Las Palmas de Gran Canaria), Dailos Ramos (Universidad de Las Palmas de Gran Canaria), Jonas Perez (Universidad de Las Palmas de Gran Canaria), Nestor Barrera (Universidad de Las Palmas de Gran Canaria), Unai Alvarado (Centro de Estudios e Investigaciones Tecnicas de Guipuzcoa), Antonio Hernández (Universidad de Las Palmas de Gran Canaria) Presenter: Sunil Lalchand Khemchandani Abstract PDF 1C.2 A Feedback Wideband LNA with a Modified 3D Inductor for UWB Applications, Hugo García (IUMA-ULPGC), Rubén Pulido (IUMA-ULPGC), Roberto Díaz (IUMA-ULPGC), Sunil Khemchandani (IUMA-ULPGC), Amaya Goñí (IUMA- ULPGC), Javier del Pino (IUMA-ULPGC) Presenter: Hugo García Váquez Abstract PDF 1C.3 Flexible CMOS Low-Noise Amplifiers for Multi-Standard Wireless Transceivers - Application to Beyond-3G Terminals, Edwin Becerra-Alvarez (Institute of Microelectronics of Seville (IMSE-CNM, CSIC) and Universidad de Sevilla), Federico Sandoval-Ibarra (CINVESTAV - Unidad Guadalajara), José Manuel de la Rosa (Institute of Microelectronics of Seville (IMSE-CNM, CSIC) and Universidad de Sevilla) Presenter: Edwin C. Becerra-Alvarez Abstract PDF 1C.4 Low-loss Slow-wave Shielded Coplanar Waveguides for RFIC Applications, Hamza Issa (IMEP-LAHC), Darine Kaddour (IMEP-LAHC), Marwa Abdelaziz (IMEP-LAHC), Florence Podevin (IMEP-LAHC), Emmanuel Pistono (IMEP- LAHC), Jean-Marc Duchamp (IMEP-LAHC), Philippe Ferrari (IMEP-LAHC) Presenter: Hamza Issa Abstract PDF Conference on Design of Circuits and Integrated Systems 2008, Grenoble, France 11

140 A Feedback Wideband LNA with a modified 3D inductor for UWB Applications H. García, R. Pulido, R. Díaz, S. Khemchandani, A. Goñi, J. del Pino Abstract In this paper, we propose a modified miniature 3-D inductor to implement a fully-integrated feedback wide band amplifier in a standard SiGe low cost 0.35 µm process. According to the measurements results, the proposed technique achieves a 40% of area reduction with minor performance degradation over the same circuit implemented with conventional inductors. The circuit provides a gain from 15 to 7 db in the band between 3.1 to 10.6 GHz. In the same band the noise figure varies from 3.2 to 3.7 db. Index Terms Amplifier noise, Low-Noise Amplifier (LNA), Noise Figure (NF), Feedback Amplifier, SiGe Amplifier, Ultrawideband (UWB), Wideband Matching. I. INTRODUCTION UltraWideBand (UWB) is a new wireless technology capable of transmitting data over a wide spectrum of frequency bands with very low power and high data rates. Among the possible applications, UWB technology may be used for imaging systems, vehicular and ground-penetrating radars, and communication systems. In particular, it is envisioned to replace almost every cable at home or in an office with a wireless connection that features hundreds of megabits of data per second. UltraWideBand has bandwidth of GHz and transmission speeds up to Mbps [1]-[2]. Figure 1 shows the UWB zero-if receiver architecture, which is well suited for this application [3]-[5]. The antenna signal is filtered by an external passive pre-select filter to reduce the level of out-of-band interferers. The front-end consists of a wideband LNA and a quadrature mixer that converts the signal down to zero-if. The synthesizer provides the frequency quadrature LO signals. The baseband filter provides both filtering and variable gain. The filtered baseband signal is digitized by the ADC, which is followed by the digital baseband processor. This work is partially supported by the Spanish Ministry of Science and Technology (Ministerio de Ciencia y Tecnología, TEC C02-02 and FIT: ) Authors are with the Institute for Applied Microelectronics (IUMA) and Department of Electronic and Automatic Engineering (DIEA) University of Las Palmas de Gran Canaria, Spain. ( hgarcia@iuma.ulpgc.es). The Low Noise Amplifier (LNA) is an important element due to its contribution to the noise figure. PRE-SELECT FILTER LNA Figure 1 RF FRONTEND QUADRATURE MIXERS FAST HOPPING SYNTHESIZER BASE BAND FILTERS AND AMPLIFIERS (AGC) Schematic of a receiver for UWB. I ADC TO BASESBAND PROCESSING Q A number of UWB LNA designs use the inductor degenerated transconductor with LC ladder input matching networks to achieve wideband impedance matching. Traditionally, the bandwidth at the output of the LNA is extended by using inductive peaking techniques. The large number of inductors in such circuits increases design complexity and silicon area. This paper focuses on the design of a LNA in a 0.35 μm SiGe technology for the receiver path of an UWB system using a modified miniature 3-D inductor. The paper is organized as follows. In Section II, the proposed circuit is analyzed. The proposed inductor is analyzed in Section III. The final implemented circuit and the results are reported in Section IV. II. CIRCUIT DESIGN Figure 2 shows the feedback amplifier. The amplifier consists of a single stage in common-emitter configuration and an emitter follower in the feedback path. Flat frequency response and matching to 50 Ω at the input and output are achieved by shunt feedback via Q 2, R 2, R 3 and L. B There is often a trade-off between noise and input impedance matching in LNA designs. This trade-off reflects on the choice of transistor sizing, which is mainly dependent on the designer s objectives and priorities. A common approach used is to first determine the transistor sizing which makes the circuit be approximately noise matched to the characteristic impedance of the system, typically 50 Ω, at the

141 B B lead frequency range of interest. Therefore, by choosing the proper transistor size, noise matching can be achieved without signal losses or noise figure degradation [6]. V CC Q 2 R 1 metal s and the number of turns n. The standard lumpedelement model associated to this structure is shown in Figure 3 (b). In this model, L S and R S represent the series inductance and resistance, C F is the fringing capacitance between the metal traces and the overlap capacitance between the spiral inductor and the underpass metal, C OX accounts for the spiralto-substrate capacitance, and R SUB and C SUB models the behavior of leakage currents across the oxide and the substrate (bulk) and additional capacitive effects related to the substrate [7]-[8]. RF IN L INPUT Figure 2 L B R 2 R 3 Q 1 Schematic of the feedback amplifier for wideband. RF OUT The use of an emitter follower in the feedback path increases the collector-emitter voltage, resulting in a higher f max of the transistor and improved large-signal behaviour. The emitter size of Q 1 is determined by a compromise between low noise and large bandwidth. The effective emitter area of Q 1 is 36 μm 2. The emitter follower Q 2 contributes only little to the output noise and has an effective emitter area of 1 μm 2. The inductor L INPUT is used to achieve a good response in a huge frequency range (from 0-15 GHz). This coil is in the direct path of the signal but its inductance value is low (0.5 nh). As low inductance spirals are achieved with a small number of turns, the quality factor is high and, in consequence, its contribution to the total noise figure will be low. The inductor L B is used to optimize the frequency response. Large values for the inductance of L to peaking in the frequency response. While this allows extending the bandwidth to higher frequencies, excessive peaking is undesirable for broadband communications systems which require a flat group delay. The quality factor Q is only of minor importance in this application, due to its low noise contribution in the signal path. Thus, L B is realized as a modified miniature 3-D inductor. III. MODIFIED MINIATURE 3-D INDUCTOR Figure 3 (a) shows the typical layout of an on-chip spiral inductor. The design parameters of such structure are the outer diameter d, the metal width w, the spacing between the wiring In CMOS technologies, the on-chip inductors suffer from three main loss mechanisms, namely the ohmic, capacitive and inductive losses. Ohmic losses result from the current flowing through the resistance of the metal tracks. Those losses can be reduced using a wider metal line but, it also increases the capacitive losses (in particular the metal-to-substrate capacitance) causing a decrease in the overall quality factor (Q) and self-resonance frequency (f SR ). The displacement currents conducted by the metal-to-substrate capacitance and eddy current generated by the magnetic flux penetrating into de substrate result in capacitive and inductive losses respectively. (a) (b) Figure 3 Layout and design parameters of the on-chip spiral inductor. (b) Simplified lumped-element inductor model. The miniature 3-D was proposed in 2002 [8]. This structure consists of at least two or more stacked inductors by series connections, and every stacked inductor has only one turn in

142 every metal layer. For example, if there are two stacked inductors with different diameters, and one of them is a one-turn stacked inductor from the metal layer 4 to the metal layer 1, and the other is a one-turn stacked inductor from the metal layer 1 to the metal layer 3, then the miniature 3-D inductor is formed by connecting two stacked inductors at the metal 1, as Figure 4 shows. larger inductance due to magnetic flux, but it also suffers from low quality factor. Figure 4 Miniature 3-D inductor. The proposal structure consists in two 3-D rectangular coils connected in series, as shown in Figure 5. The objective is to share the magnetic flux generated by the coils, so that the total inductance is greater than the sum of each one of them separately, increasing the inductance of the coil without diminishing the quality factor too [7]. Figure 6 Quality Factor Figure 7 Photograph of the modified miniature 3-D inductor. L 10 Q Frequency (GHz) Inductance (nh) Measurements of the modified miniature 3-D inductor. IV. EXPERIMENTAL RESULTS The final wideband LNA layout is shown in Figure 8 (a). The total chip size is 580 µm 600 µm. The amplifier draws 5.1 ma from a 3.3-V supply. The proposed technique achieves a 40% of area reduction with minor performance degradation over the same circuit implemented with conventional inductors (Figure 8 (b)). Figure 5 Modified miniature 3-D inductor. Figure 5 shows a photograph of the modified miniature 3-D inductor, the size is 98 µm x 98 µm. The modified miniature 3-D saves about 75% area with respect to conventional spiral inductor with the same inductance. Figure 6 shows the results of the measures. The modified miniature 3-D inductor has the Figure 8 (a) (b) (a) Layout with modified miniature 3-D inductor. (b) Layout with typical Spiral inductor.