DISEÑO DE UN AMPLIFICADOR DISTRIBUIDO PARA ULTRA WIDE BAND BASADO EN HBT DE LA TECNOLOGÍA SIGE 0.35 µm DE AMS

Transcripción

1 DISEÑO DE UN AMPLIFICADOR DISTRIBUIDO PARA ULTRA WIDE BAND BASADO EN HBT DE LA TECNOLOGÍA SIGE 0.35 µm DE AMS Titulación: Sistemas Electrónicos Tutores: Francisco Javier del Pino Suárez Roberto Díaz Ortega Autor: Víctor Déniz González Fecha: Junio 2008

2 Estructura INTRODUCCIÓN CARACTERÍSTICAS DE LOS SISTEMAS DE RF BLOQUE 1 OBJETIVOS ESTANDAR IEEE a TEORIA DE LOS AMPLIFICADORES DISTRIBUIDOS TECNOLOGÍA S35D4 BLOQUE 2 DISEÑO A NIVEL DE ESQUEMÁTICO DISEÑO A NIVEL DE LAYOUT BLOQUE 3 CONCLUSIONES PRESUPUESTO

3 INTRODUCCIÓN

4 BLOQUE 1 Clasificación redes inalámbricas Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4

5 BLOQUE 1 Clasificación redes inalámbricas Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 FIJAS MMDS LMDS Microondas punto a punto Enlaces Ópticos MÓVILES WWAN WMAN WLAN WPAN

6 BLOQUE 1 Clasificación redes inalámbricas Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4

7 BLOQUE 1 Clasificación redes inalámbricas Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Banda ISM (2.45 GHz) 79 canales 1 MHz Velocidades de transmisión 2.1 Mbps

8 BLOQUE 1 Ultra Banda Ancha (UWB) Velocidades de transmisión de hasta Mbps Banda de GHz Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4

9 BLOQUE 1 Ultra Banda Ancha (UWB) Generación de señales UWB Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 IR-UWB (Impulse Radio-UWB) CB-UWB (Carried Based-UWB) FCC (Federal Communications Commission) CB-UWB MBOA (Multiband OFDM Alliance) Espectro dividido de GHz 14 bandas de 528 MHz Datos modulados QPSK-OFDM 128 Permite tasas de 53.3 a 480 Mb/s

10 BLOQUE 1 Ultra Banda Ancha (UWB) Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4

11 OBJETIVOS

12 BLOQUE 1 Objetivos Introducción Objetivos Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Diseño de un LNA distribuido para ultra wide Band basado en HBT de la tecnología SiGe 0.35 µm de AMS Especificaciones del diseño Cuatro etapas Frecuencia de corte: 11 GHz Ganancia: 10 db

13 SISTEMAS DE RF

14 BLOQUE 1 Ganancia (G) La ganancia de un circuito determina la relación entre las amplitudes de la señal de salida y la de entrada. Introducción Objetivos Sistemas RF de RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 G = V V OUT IN Siendo el valor de la ganancia en decibelios: GdB ( ) = 20log( G)

15 BLOQUE 1 Factor de ruido y Figura de ruido Pno Pni G Introducción Objetivos Sistemas RF de RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 El Factor de ruido viene dado por la expresión F = Pno Pni G NF = 10log( F) Considerando que G= Pso/Psi se obtiene que: Psi Pni SNRi F = = Pso SNRo Pno

16 BLOQUE 1 Factor de ruido y Figura de ruido (Cont) Introducción Objetivos Sistemas RF de RF Estandar IEEE a En varias etapas en cascada la figura de ruido viene dada por: Teoría LNAs distribuidos Tecnología s35d4 NF = NF1+ NF2 1 G1 G1 NF1 G2 NF2 La primera etapa de un sistema de radiofrecuencia debe tener una baja figura de ruido y una alta ganancia

17 BLOQUE 1 Punto de intercepción de tercer orden Introducción Objetivos Sistemas RF de RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 w 1 w 2 w 2w1-w2 w1 w2 2w1+w2 w En la salida de los sistemas no lineales aparecen términos armónicos de la señal de entrada que siguen la ley mw1±nw2 Los productos de intermodulación de tercer orden son los más peligrosos porque pueden solaparse a la señal deseada

18 BLOQUE 1 Punto de intercepción de tercer orden El IP3 determina la degradación de la señal debido a los productos de intermodulación Introducción Objetivos Sistemas RF de RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 OIP3 P OUT (dbm) Potencia de la señal principal IP3 L 1 P Potencia de IM (IIM3) 2ω 1 -ω 2 ω 1 ω 2 2ω 1 +ω 2 ω1 ω 2 L 2 P/2 IIP3 P IN (dbm)

19 BLOQUE 1 Coeficiente de onda estacionaria (vswr) Medida cuantitativa de la adaptación del circuito a la entrada (VSWR1) o a la salida (VSWR2) Introducción Objetivos Sistemas RF de RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Z Z VSWR 1 Z + Z VSWR+ 1 L 0 Γ L = = L 0 La forma más usual representarlo es sobre la carta de Smith

20 ESTÁNDAR IEEE a

21 BLOQUE 1 Características del estándar IEEE a Propuesta por la MBOA Introducción Objetivos Sistemas RF Estandar Estándar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Espectro de GHz En 14 bandas de 528 MHz Modulación QPSK-OFDM 128 Tasa de datos de Mbps Frecuencia central de la banda = *nb, nb=1 14 (MHz)

22 BLOQUE 1 Características del estándar IEEE a Especificaciones del receptor para UWB-MBOA Estructura del receptor zero-if Introducción Objetivos Sistemas RF Estandar Estándar IEEE a Teoría LNAs distribuidos Tecnología s35d4

23 BLOQUE 1 Características del estándar IEEE a Desafíos en el diseño de receptores de MB-OFDM Introducción Objetivos Sistemas RF Estandar Estándar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Adaptación de la impedancia a la entrada de banda ancha Señales bloqueantes Mejor Linealidad Filtros con un alto rechazo a la frecuencia de corte de 264 MHz Sintetizador de frecuencia de banda ancha ágil para toda la banda Ganancia equilibrada entre los canales I y Q y eficiencia en las fases en cuadratura Pureza del OL

24 BLOQUE 1 Características del estándar IEEE a Especificaciones del receptor para UWB-MBOA Introducción Objetivos Sistemas RF Estandar Estándar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Sensibilidad NF Ganancia de compresión a 1 db/iip3 Ruido de fase Ganancia de tensión Total CAG a dbm 6 7 db / -9 dbm -100 dbc/hz a 1 MHz 84 db 60 db

25 Teoría LNAs distribuidos

26 BLOQUE 1 Historia de los amplificadores distribuidos 1937, Percival Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 1948, Ginzton - Bajo ruido MESFET - Alta Ganancia - Frecuencia de corte ACTUALIDAD - MOSFET - HBT

27 BLOQUE 1 Estructura y funcionamiento de los a.d. Amplificador distribuido ideal 4 etapas Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Línea de colector Línea de Base

28 BLOQUE 1 Cálculo de los componentes en los a.d. Condición sincronización Bobinas de ambas líneas adaptadas en fase Mismas capacidades en las líneas Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Ganancia vendría dada por Vout N gm L = Vin 2 1 ω / ω C 2 2 c Nθ Método de Staggering

29 BLOQUE 1 Cálculo de los componentes en los a.d. Valores de inductancia y Capacidades de la línea de colector Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 f c = π 1 L C Lc = C c 1 ( π f ) c 2 Z 0 L C c = c 2 Z0 C = L Valores de inductancia y Capacidades de la línea de Base L C b b = 0.7 L c = 0.7 C c

30 BLOQUE 1 Figura de mérito en los amplificadores distribuidos Parámetros estudiados Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Ganancia (G) Figura de mérito (FOM) Ancho de Banda (BW) Potencia consumida (Pdc) Figura de ruido (NF) Planitud (Flatness)

31 BLOQUE 1 Figura de mérito en los amplificadores distribuidos Introducción Objetivos Sistemas RF Figura Planitud de (Flatness) Mérito resultante Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 FOM = G BW NF Pdc Flatness Flatness( db) = G max( db) G min( db)

32 TECNOLOGÍA S35D4

33 BLOQUE 1 TECNOLOGÍA S35D4 DE AMS Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 3 metales + Thick Metal 2 Polisilicios Elementos pasivos Resistencias Condensadores Bobinas Transistores Bipolares Transistores MOSFET

34 BLOQUE 1 RESISTENCIAS Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 R ρ W = t L ρ = Resistividad del material t = Espesor del material W = Anchura de la pista L = Longitud de la pista Definiendo ρ /t como Rsquare: W R = Rsquare L Existen 2 tipos de resistencias Rpoly: Valores pequeños de resistencias Rpolyh: Valores elevados de resistencias

35 BLOQUE 1 CONDENSADORES Introducción Objetivos Sistemas RF Estandar IEEE a Conductor 1 d A Aislante C = ε'. ε. d o A Teoría LNAs distribuidos Tecnología s35d4 Conductor 2 ε = Permitividad relativa del material ε o = Permitividad del vacío A = Área de las placas del condensador d = Distancia ente las placas del condensador Existen 2 tipos de condensadores Cpoly: Pequeñas capacidades Cmim: Grandes capacidades

36 BLOQUE 1 BOBINAS Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Realizadas en Thick Metal Factor de calidad bajo Se emplearon bobinas desarrolladas por el IUMA

37 BLOQUE 1 TRANSISTORES MOSFETs Surtidor Puerta Drenador Surtidor Puerta Drenador Fox Fox Fox Fox n+ n+ p+ p+ Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Pozo- p Pozo-n Sustrato-p MOSFET en región de Saturación µ n. COX W I =. V V 2 L ( ) 2 D GS T La tecnología dispone de transistores: PMOS : VT = 0.6V NMOS: VT = 0.46V

38 BLOQUE 1 TRANSISTORES HBT DE SIGE Introducción Objetivos Sistemas RF Estandar IEEE a Teoría LNAs distribuidos Tecnología s35d4 Colector La base presenta un espesor pequeño y se encuentra dopada gradualmente con germanio Emisor Base Los HBTs suministrados por la tecnología tienen una f T = 70 GHz

39 Estructura INTRODUCCIÓN CARACTERÍSTICAS DE LOS SISTEMAS DE RF BLOQUE 1 OBJETIVOS ESTANDAR IEEE a TEORIA DE LOS AMPLIFICADORES DISTRIBUIDOS TECNOLOGÍA S35D4 BLOQUE 2 DISEÑO A NIVEL DE ESQUEMÁTICO DISEÑO A NIVEL DE LAYOUT BLOQUE 3 CONCLUSIONES PRESUPUESTO

40 DISEÑO A NIVEL DE ESQUEMÁTICO

41 BLOQUE 2 DESCRIPCIÓN DEL DISEÑO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Especificaciones Esquemático Inicial del diseño Input DC block C RC8 R4 C=1.0 pf L L12 R R2 C C6 L L1 L L7 Parámetro Valor Número de etapas 4 Frecuencia de corte cpoly C1 L L2 Ganancia Tensión npn121 de npn121 colector Q1 Tensión de base L L8 Z 0 cpoly C2 Q2 L L9 L L3 cpoly C3 npn121 Q3 L L10 L L4 11 GHz cpoly C4 10 db L 3.3 npn121 V Q4 1V L5 50 Ω Bias T L L11 Vcolector L L6 C C5 R Output R1 C C7 DC block Bias T Vbase R R3

42 BLOQUE 2 CÁLCULOS DE LOS COMPONENTES DEL DISEÑO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Elementos inductivos de ambas líneas L = L = 1.59nH c b Valores Reales Lc Lb = = nH L = L = 1.46nH c b Lc Lb = = 1.15nH 2 2

43 BLOQUE 2 CÁLCULOS DE LOS COMPONENTES DEL DISEÑO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Elementos capacitivos de ambas líneas C C c b = = 200 ff 100 ff

44 BLOQUE 2 CÁLCULOS DE LOS COMPONENTES DEL DISEÑO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Determinación del Área Parámetros analizados Área (μm²) Cc (ff) NF max (db) NF min (db) I dc (ma) G fmax (db) Figura de ruido (Nf max, Nf min) Consumo de corrientes (Idc) Ganancia (Gmax)

45 BLOQUE 2 CÁLCULOS DE LOS COMPONENTES DEL DISEÑO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Determinación del Área Área NF med Flatness NF Gmed Flatness Gain Consumo (ma)

46 BLOQUE 2 CÁLCULOS DE LOS COMPONENTES DEL DISEÑO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Resumen resultados obtenidos Componente L b =L c L b /2=L c /2 C c C b Área Valor 1.46 nh 1.15 nh 200 ff 100 ff 5 µm²

47 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Esquemático sin pads ni bobinas reales V_DC SRC3 Vdc=vc ol V C C5 C=Cc F C C6 C=Cc F C C7 C=Cc F C C8 C=Cc F L RFC L=100.0 nh R= C C4 C=50 pf R R1 R=50 Ohm L L11 L=Lc2 H R= npn121 Q1 area=5 L L12 L=Lc H R= npn121 Q2 area=5 L L13 L=Lc H R= npn121 Q3 area=5 L L14 L=Lc H R= npn121 Q4 area=5 L L20 L=Lc2 H R= C C2 C=50 pf Term Term2 Num=2 Z=Z0 L L19 L=Lb2 H R= Term Term1 Num=1 Z=Z0 C C1 C=50 pf L RFC1 L=100.0 nh R= C C9 C=Cb F L L15 L=Lb H R= C C10 C=Cb F L L16 L=Lb H R= C C11 C=Cb F L L17 L=Lb H R= L C L18 C12 L=Lb2 H C=Cb F R= C C3 C=50 pf V_DC SRC4 Vdc=vbase R R2 R=50 Ohm

48 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Resultados esquemático sin pads ni bobinas reales Ganancia directa Figura de ruido db(s(2,1)) nf(2) freq, GHz freq, GHz

49 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Esquemático final con pads y bobinas reales Circuito equivalente bobina real

50 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Valores de bobina de 1.15 nh (L/2) Ls Rs Cp Cox Csub Rsub 948 ph 1.7 Ω 22.2 ff 61.4 ff 20.6 ff 883 Ω Valores de bobina de 1.46 nh (L) Ls Rs Cp Cox Csub Rsub nh 1.8 Ω 7.13 ff 69 ff ff 904 Ω

51 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Circuito equivalente de los pads

52 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Esquemático final 1 pad X3 C C4 C=50 pf R R1 R=50 Ohm bobina X6 Cp=22.2f Ls=948p Rs=1.7 Cox=61.4f Rsub=883 Csub=20.6f 1 2 bobina X7 Cp=7.13f C Ls=1.129n C5 Rs=1.8 C=Cc F Cox=69f Rsub=904 Csub=19.88f npn121 Q1 area=5 1 2 npn121 Q2 area=5 bobina X8 Cp=7.13f C Ls=1.129n C6 Rs=1.8 C=Cc F Cox=69f Rsub=904 Csub=19.88f 1 2 npn121 Q3 area=5 C C7 C=Cc F bobina X9 Cp=7.13f Ls=1.129n Rs=1.8 Cox=69f Rsub=904 Csub=19.88f 1 2 npn121 Q4 area=5 C C8 C=Cc F bobina X10 Cp=22.2f Ls=948p Rs=1.7 Cox=61.4f Rsub=883 Csub=20.6f 1 2 L RFC L=100.0 nh R= 1 pad X2 C C2 C=50 pf V_DC SRC3 Vdc=vcol V Term Term2 Num=2 Z=Z0 1 Term Term1 Num=1 Z=Z0 pad X5 C C1 C=50 pf L RFC1 L=100.0 nh R= 1 bobina X11 Cp=22.2f Ls=948p Rs=1.7 Cox=61.4f Rsub=883 Csub=20.6f 2 C C9 C=Cb F 1 2 bobina X15 Cp=7.13f Ls=1.129n Rs=1.8 Cox=69f Rsub=904 Csub=19.88f C C10 C=Cb F 1 bobina X14 Cp=7.13f Ls=1.129n Rs=1.8 Cox=69f Rsub=904 Csub=19.88f 2 1 C bobina C11 X13 C=Cb F Cp=7.13f Ls=1.129n Rs=1.8 Cox=69f Rsub=904 Csub=19.88f 2 C C12 C=Cb F 1 bobina X12 Cp=22.2f Ls=948p Rs=1.7 Cox=61.4f Rsub=883 Csub=20.6f 2 1 pad X4 C C3 C=50 pf R R2 R=50 Ohm V_DC SRC4 Vdc=vbase

53 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Efecto de los pads en el circuito Ganancia sin pads Ganancia con pads 20 fmin fmax 20 fmin fmax db(s(2,1)) fmin freq= 3.100GHz db(s(2,1))= fmax freq= 10.60GHz db(s(2,1))=9.427 db(s(2,1)) fmin freq= 3.100GHz db(s(2,1))= fmax freq= 10.60GHz db(s(2,1))= freq, GHz freq, GHz

54 BLOQUE 2 REALIZACIÓN Y SIMULACIÓN DEL ESQUEMÁTICO Diseño Diseño a nivel nivel de de esquemático esquemático Diseño a nivel de Layout Efecto de los pads en el circuito Figura de ruido sin pads Figura de ruido con pads nf(2) fmin freq= 3.100GHz fmax freq= 10.60GHz nf(2)=6.911 nf(2)=8.623 fmin fmax nf(2) fmin freq= 3.100GHz fmax freq= 10.60GHz nf(2)=7.878 nf(2)=9.871 fmin fmax freq, GHz freq, GHz

55 DISEÑO A NIVEL DE LAYOUT

56 BLOQUE 2 LAYOUT LNA DISTRIBUIDO Diseño a nivel de esquemático Diseño a nivel de Layout Diseño a nivel de Layout

57 BLOQUE 2 LAYOUT LNA DISTRIBUIDO Diseño a nivel de esquemático Diseño a nivel de Layout Diseño a nivel de Layout Pad de entrada Pad de salida

58 imulaciones post-layout BLOQUE 2 Diseño a nivel de esquemático Diseño a nivel de Layout Diseño a nivel de Layout Valores típicos Casos desfavorables Alta velocidad alta beta (biphs) Baja velocidad alta beta (biphb) Baja velocidad baja beta (biplb)

59 typical mean BLOQUE 2 Diseño a nivel de esquemático Diseño a nivel de de Layout Ganancia Figura de ruido GHz,12.61 db NFmed = 8 db GHz,8.818 db Gmed= db

60 worst case BLOQUE 2 Diseño a nivel de esquemático Diseño a nivel de de Layout Ganancia High speed high beta Typical mean Low speed high beta Low speed low beta

61 worst case Figura de ruido BLOQUE 2 Diseño a nivel de esquemático Diseño a nivel de de Layout Low speed low beta Low speed high beta Typical mean High speed high beta

62 resumen de simulaciones BLOQUE 2 Diseño a nivel de esquemático Diseño a nivel de Layout Diseño a nivel de Layout GANANCIA FIGURA DE RUIDO (NF) GHz Typical mean db db 6.8 db < 10 db High speed High beta db db 5.6 db >10 db Low speed high beta db db 7.6 db < 10 db Low speed low beta db db 7.5 db < 10 db

63 Estructura INTRODUCCIÓN CARACTERÍSTICAS DE LOS SISTEMAS DE RF BLOQUE 1 OBJETIVOS ESTANDAR IEEE a TEORIA DE LOS AMPLIFICADORES DISTRIBUIDOS TECNOLOGÍA S35D4 BLOQUE 2 DISEÑO A NIVEL DE ESQUEMÁTICO DISEÑO A NIVEL DE LAYOUT BLOQUE 3 CONCLUSIONES PRESUPUESTO

64 CONCLUSIONES

65 BLOQUE 3 Esquemático vs Layout Conclusiones Presupuesto LNA ESQUEMÁTICO LNA LAYOUT Ganancia max Ganancia media db db db db NF min db 7.6 db Pdc mw mw

66 BLOQUE 3 FIGURA DE MÉRITO Conclusiones Presupuesto Referencia Tecnología Ancho de banda (GHz) Ganancia (db) Figura de ruido (db) P dc (mw) Flatness (db) Figura de Mérito [22] (CMOS 0.6) [16] (CMOS 0.6) [23] (CMOS 0.35) Nuestro diseño (SiGe 0.35) [24] (CMOS 0.18) [25] (CMOS 0.18)

67 BLOQUE 3 resumen de resultados Conclusiones Presupuesto Tecnología Ancho de banda Ganancia Figura de ruido (NF) Amplificador distribuido HBT SiGe 0.35 μm GHz db 7.6 db Área del chip mm 2 Consumo de potencia mw

68 BLOQUE 3 líneas futuras Conclusiones Presupuesto Amplificador distribuido de 4 etapas cascodo

69 BLOQUE 3 líneas futuras Conclusiones Presupuesto Amplificador distribuido de 4 etapas en cascada

70 BLOQUE 3 líneas futuras Conclusiones Presupuesto Amplificador distribuido con etapa simple

71 PRESUPUESTO

72 BLOQUE 3 presupuesto Conclusiones Presupuesto Costes Total ( ) Costes de herramientas software Costes de equipos informáticos 288,12 Costes de fabricación 734 Costes de recursos humanos Subtotal IGIC (5%) PRESUPUESTO TOTAL

73 DISEÑO DE UN AMPLIFICADOR DISTRIBUIDO PARA ULTRA WIDE BAND BASADO EN HBT DE LA TECNOLOGÍA SIGE 0.35 µm DE AMS Titulación: Sistemas Electrónicos Tutores: Francisco Javier del Pino Suárez Roberto Díaz Ortega Autor: Víctor Déniz González Fecha: Junio 2008