Prácticas de Laboratorio de Diseño Digital

Transcripción

1 Prácticas de Laboratorio de Diseño Digital Socorro Guevara M.I. GUEVARA RODRIGUEZ

2 Ubicación de la asignatura en el plan de estudios. Objetivos de la asignatura. El alumno diseñará sistemas digitales combinacionales y secuenciales con circuitos integrados.

3 Metodología de trabajo durante el curso. Prácticas; cada clase deben presentarse la práctica correspondiente impresa, con el previo correspondiente resuelto. o o o Previos: Obligatorio para realizar las prácticas (resuelto a mano). Material de laboratorio (cables necesarios para el armado, proto-board, y componentes necesarios para la realización de la práctica) Sin previo o sin todo el material No se tomará en cuenta la realización de la práctica. El previo solo tiene valides a la entrega de la práctica implementada. Se deben entregar diagramas electrónicos lógicos donde sean pedidos (no de bloques o de alambrado). Solo se aceptan fotos o impresiones de las hojas de especificaciones, de los componentes utilizados en cada práctica. Desarrollo de las prácticas. Simulación del diseño del previo correspondiente. Implementación del previo correspondiente. Revisión del correcto funcionamiento del desarrollo de la práctica. Reporte de la práctica: una vez revisada la práctica se debe entregar un reporte de esta, el cual debe incluir: Tema Objetivo Introducción Informe del desarrollo de la práctica Resultados, conclusiones, comentarios. Se aceptan fotos e impresiones de los datos que consideres necesarios sobre el desarrollo de la práctica. Más de 2 faltas=examen Final. Tolerancia para retardo de 15 minutos. 2 retardos = 1 Falta Las practicas se deben desarrollar en tiempo, forma y en horario de clase. ESTÁ PROHIBIDO EL USO DE CÁMARAS FOTOGRÁFICAS O DE VIDEO EN CUALQUIER FORMA, PRESENTACIÓN O FORMATO ASÍ TAMBIÉN, ESTÁ PROHIBIDO EL USO DE TELÉFONOS CELULARES DENTRO DEL SALÓN DE CLASE. (si se sorprende utilizando el celular o sacando fotos, se le pedirá se retire de clase teniendo falta esa clase)

4 Forma de evaluar el curso. Calificación de cada práctica: 20% Previo 50% Implementación de la práctica funcionando en su totalidad. 30% Reporte de la práctica Prácticas entregadas en tiempo y forma la calificación es sobre 10. (Solo se revisarán prácticas atrasadas con asistencia en clase de la misma práctica) Prácticas entregadas en los siguientes 4 días hábiles la calificación es sobre 9. Prácticas entregadas del 5º al 8º día hábil la calificación es de 8. El horario para revisión de prácticas atrasadas lunes a viernes de 10:00 a 12:00 hrs. En el Laboratorio Abierto. Al inicio de clase (en los 10 primeros minutos de tolerancia) se podrá revisar prácticas atrasadas (solo para alumnos que trabajan o no pueden asistir al laboratorio Abierto) Calificación Final: 100% Promedio de las prácticas realizadas en el semestre. Calificación Final 7.7 para exentar el Examen Final. Examen Final: Se realizará un examen Teórico y práctico = Calificación Final. Tu calificación acreditada mínimo con 8 la puedes revalidar (Si no acreditas Teoría) Tabulador de la Calificación Final 6 a 6.6 = a 7.6 = a 8.6 = a 9.3 = a 10 = 10 Sistemas Digitales Principio y aplicaciones, 11ª Edición Autor Neal Ronald Tocci Pearson Fundamentos de Sistemas Digitales Autor Thomas L. Floyd Editorial Pearson HARRIS, David Digital Design and Computer Architecture 2nd edition Waltham Morgan Kaufmann, 2012 Bibliografía. UYEMURA, John P. Diseño de sistemas digitales: Un enfoque integrado México Thomson, 2000 WAKERLY, John F. Digital Design principles & practices 4th edition Upper Saddle River Prentice Hall, 2005 ROTH, Jr. Charles H. Fundamentals of Logic Design Todos 6th edition Lubbock CL Engineering, 2009

5 Práctica 1 Manejo de equipo, técnicas básicas de alambrado 1.- Objetivo general. El alumno conocerá el panorama general de los sistemas digitales y su ubicación dentro de la tecnología, así como los principios en los que se sustentan y sus aplicaciones. 2. Objetivos de la práctica. Analizar, diseñar, simular e implementar las principales características de las compuertas lógicas y la tecnología TTL. Compuertas necesarias para realizar la práctica (74LS08, 74LS32, 74LS04, 74LS86, 74LS266, 74LS02, 74LS00), Transistores tipo BC547 (NPN), Resistencias Varias según la Práctica (10KΩ, 4.7 KΩ 330 Ω a 1/4watts), Led s, Protoboard, Puntas para multímetro (2 Cables Banana-caimán), Alambre tipo Pot calibre 22 (Jumpers). 1. Realizar una tabla en donde presentes una numeración del 0 al 15 en código Decimal, Binario, BCD, siete segmentos y Hexadecimal. 2. Investigar la tabla de verdad, operación lógica que realiza, símbolo que lo que representa, el número al que corresponde en el manual de la familia TTL y de las hojas de especificaciones la Distribución de Pines (como se presenta el dibujo de compuertas 4.1 y 4.2) de los seis tipos de compuertas, el inversor y el transistor BC547 (Realiza una tabla con toda la información). 3. Cuáles son los niveles lógicos de entrada y salida en la familia TTL y de los dispositivos lógicos programables? 4. Investigar que es una compuerta de Colector Abierto, como se utilizan y como se puede identificar. (En el trabajo de laboratorio de esta práctica se utiliza una compuerta de este tipo, identifica cuál es?, y adicionarle lo necesario para comprobar su tabla de verdad) 5. Investigar el código de colores de las resistencias. 6. Investigar que significa que un transistor TBJ este en corte, saturación y describir claramente cómo se polariza este transistor para que trabaje en esas dos regiones. 7. Simula todos los circuitos de la práctica y obtén los resultados pedidos. 8. Arma los circuitos de la practica en tu tarjeta de proyectos para caracterizar en el laboratorio. 5. Trabajo de Laboratorio Caracteriza en el laboratorio los siguientes circuitos. Con la ayuda del multímetro verificar de qué compuerta se trata, realizar su correspondiente tabla de verdad.

6 4.2.- Del circuito 7400 elegir una de las 4 compuertas y revisar la tabla de verdad, visualizar la salida con la ayuda del multímetro y también con un led. (No tomar las mediciones al mismo tiempo) Del circuito 7402 elegir una de las 4 compuertas y revisar la tabla de verdad, visualizar la salida con la ayuda del multímetro y también con un led. (No tomar las mediciones al mismo tiempo) 4.4 Utilizar la misma mecánica del inciso 4.3 completar la siguiente tabla utilizar solo LED en la salida de cada compuerta. ENTRADAS A B OUT OUT OUT OUT OUT NC 0 1 NC Nota: NC=No se conecta la terminal. Explica cómo se comporta una compuerta en su salida cuando alguna o todas sus entradas No se Conectan (NC). Concluir generalizando qué pasa con las compuertas de colector abierto? Y como utilizarlas. Analiza y compara los resultados experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al Notas técnicas en apéndice A 1.1

7 Práctica 2 Compuertas Básicas en Modo Gráfico El alumno analizará las principales características de las compuertas lógicas. Analizar, diseñar, simular e implementar las características de las compuertas básicas utilizando el modo gráfico en la plataforma de Quartus II. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). 1. Investigar las especificaciones de la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N). 2. Hojas de especificaciones de los circuitos utilizados en la práctica La tabla realizada en el previo de la práctica 1 en donde describes la tabla de verdad, operación lógica que realiza, símbolo que lo representa, el número al que corresponde en el manual de la familia TTL. 5. Trabajo de Laboratorio El alumno implementará en Quartus II, utilizando en modo gráfico las compuertas básicas. El alumno simulará su proyecto, analizará los resultados que entrega el simulador. El alumno realizará los cambios necesarios para descargará su proyecto en la tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). El alumno realizará un comparativo de los resultados obtenidos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al

8 Práctica 3 Funciones Lógicas El alumno analizará las matemáticas lógicas que sustentan al diseño digital y representará las operaciones lógicas con compuertas. Analizar, diseñar, simular e implementar funciones algebraicas por medio de la minimización Booleana, utilizando compuertas básicas. Software Quartus II instalado,tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N), Protoboard, 2 CI (circuito integrados) 7408, 1 CI. 7432, 1 CI. 7404, 1 Dip-Switch de 4 líneas, 4 resistencias de 1KΩ, cables o jumpers para conexiones, 2 Leds de cualquier tamaño y color, 2 resistencias de 330Ω. Investigar que es algebra Booleana y simplificación lógica. Minimizar con algebra Booleana la función X 1, verificar el resultado de la minimización máxima es X 2. _ X 1(a, b, c, d) = [a b (c + b d) + a b] c _ X 2 (a, b, c, d) = b c obtén en un solo diagrama lógico las funciones X 1 y X 2. Realizar la tabla de verdad que representa la función X 1 y X 2 recordar que son equivalentes las dos funciones, por lo que es la misma tabla de verdad. Expresar la función X 1 y X 2 en suma de productos canónica extendida. Expresar la función X 1 y X 2 en producto de sumas canónica extendida. Explica porque en la función X 2 se eliminan 2 variables (a y d). Simula en la plataforma de Quartus en modo gráfico las dos funciones (X1 y X2) Una vez verificados los resultados correctos en la simulación arma en tu tableta de prototipos tus diseños para caracterizar en el laboratorio. 5. Trabajo de Laboratorio Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al Notas técnicas en apéndice A 3.1

9 Práctica 4 Circuito elevador de Bits al cuadrado El alumno diseñará circuitos combinacionales. Analizar, diseñar, simular e implementar multifunciones algebraicas utilizando distintas formas de optimización. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). Investiga las secciones principales de un proyecto en lenguaje VHDL. Investiga los tipos de variables de entrada y salida que se pueden utilizar en un proyecto VHDL. Diseñar un circuito que eleve un número de 3 bit s al cuadrado, utilizando baja escala de integración. (Solo Compuertas) Obtener las seis funciones de salida que representan el sistema minimizando por cualquier método. Obtener en un solo diagrama lógico las seis funciones mínimas obtenidas. Simula en la plataforma de Quartus el diagrama implementado en modo gráfico de las seis funciones. Una vez verificados los resultados correctos en la simulación prepara tu diseño para descargarlo en la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) para caracterizar en el laboratorio. 5. Trabajo de Laboratorio. Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al Notas técnicas en apéndice A 4.1

10 Práctica 5 Minimización de funciones por mapas de Karnahugh El alumno diseñará circuitos combinacionales. Analizar, diseñar, simular e implementar multifunciones, con funciones no especificadas, optimizando las funciones por medio de mapas de karnahugh. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). Diseñar un circuito que la entrada sea la cuenta del 0 a 8 (un número de 4 bit s) y la salida despliegue tu número de cuenta en un display de 7 segmentos arquitectura LSI (Baja Escala de Integración, compuertas). Ejemplo en las notas siguientes. Obtener las siete funciones mínimas de salida que representan el sistema utilizando mapas de Karnahugh. Los números de entrada que faltan utiliza funciones no especificadas (*). Obtener en un solo diagrama lógico las 7 funciones. Investiga cómo implementar el diagrama lógico obtenido en VHDL utilizando el método de flujo de datos. Simula en la plataforma de Quartus tus diagramas implementados en modo flujo de datos utilizando lenguaje VHDL de las seis funciones. Una vez verificados los resultados correctos en la simulación prepara tu diseño para descargarlo en la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) para caracterizar en el laboratorio. La tabla está dada de la siguiente forma: Entradas Dip-Switch A B C D 5. Trabajo de Laboratorio. Salidas Led s a b c d e f g Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al Notas técnicas en apéndice A 5.1

11 Práctica 6 Sumador Binario El alumno diseñará circuitos combinacionales (mediana escala de integración). Analizar, diseñar, simular e implementar un Sumador binario utilizando medio sumador y sumador completo. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). Diseñar un sumador de dos palabras. Palabra A de tres bits y palabra B de dos bits. A 2 A 1 A 0 X B 2 B 1 B 0 Diseñar el diagrama lógico del sumador utilizando sumador completo (Full Adder; FA) y Medio Sumador (Half Adder; HA). Él HA y FA debe estar construido solo con compuertas básicas y XOR. Implementa él HA y el FA en lenguaje VHDL en modo flujo de datos y hazlos símbolo. Simula el sumador implementado en modo grafico utilizando los HA y el FA necesarios. Una vez verificados los resultados correctos en la simulación prepara tu diseño para descargarlo en la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) para caracterizar en el laboratorio. (utiliza dip-switch externos para las entradas faltantes) 5. Trabajo de Laboratorio. Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al

12 Práctica 7 Multiplicador Binario El alumno diseñará circuitos combinacionales (mediana escala de integración). Analizar, diseñar, simular e implementar un multiplicador binario utilizando medio sumador y sumador completo. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). Diseñar un multiplicador de dos palabras, cada palabra es de tres bits. Diseñar el diagrama lógico del multiplicador utilizando FA y HA identificándolos claramente. Implementa las funciones en VHDL en flujo de datos. Simula el multiplicador (fija A=7 varia toda la palabra B y fija B=7 y varia toda la palabra A) Una vez verificados los resultados correctos en la simulación prepara tu diseño para descargarlo en la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) para caracterizar en el laboratorio. (utiliza dip-switch externos para las entradas faltantes) 5. Trabajo de Laboratorio. Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al

13 Práctica 8 Decodificador utilizando Mediana Escala de Integración El alumno diseñará circuitos combinacionales. Analizar, diseñar, simular e implementar decodificadores en mediana escala de integración. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). Diseña un decodificador de 3 a 8, salidas activas en cero (0) en lenguaje VHDL (encuentra las funciones que representan el decodificador en asignación concurrente), conviértelo en símbolo y con ayuda de compuertas básicas, implementa las siguientes cuatro funciones en modo gráfico, considera F1 como el Bit LSB (menos significativo), F4 como el Bit MSB (más significativo). F1 (A,B,C,D)= m(0,2,5,9,10,12,14) F2 (A,B,C,D)=πM(0,4,5,6,11,12,15) F3 (A,B,C,D)= m (0,1,2,9,10,15) F4 (A,B,C,D)= πm (3,4,5,8,10) Simula tu diseño que implementaste. Diseña un decodificador de BCD a 7 segmentos en lenguaje VHDL (Por medio de una tabla en forma selectiva utilizando with; select). Este decodificador es para visualizar las funciones en el display. Una vez verificados los resultados correctos en la simulación prepara tu diseño para descargarlo en la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) para caracterizar en el laboratorio. 5. Trabajo de Laboratorio. Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al

14 Práctica 9 MULTIPLEXOR El alumno diseñará circuitos combinacionales. Analizar, diseñar, simular e implementar funciones utilizando multiplexores. Software Quartus II instalado. Tarjeta de desarrollo CPLD C-M240, MAXII de Altera (EPM240100C5N). La Realiza el diseño de la tabla siguiente; con la secuencia de selección definiremos el canal que observaremos en la TV y en el Monitor o si permanece apagado. Diseña un multiplexor de 4:1 y 2:1 en lenguaje VHDL, en modo gráfico utilizando los símbolos diseñados de los Mux y compuertas, implementa la función T.V. con un solo Mux de 4:1 y Monitor con un solo Mux de 2:1. Obtén el diagrama. Nota: ON=H=1=led encendido OFF=L=0=led apagado Implementa en modo gráfico y simula tu diseño. Una vez verificados los resultados correctos en la simulación prepara tu diseño para descargarlo en la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) para caracterizar en el laboratorio. 5. Trabajo de Laboratorio. Caracteriza los circuitos de tu previo, utilizando el equipo de instrumentación del laboratorio y la tarjeta CPLD C-M240, MAXII de Altera (EPM240100C5N) obteniendo los valores prácticos. Analiza y compara los resultados teóricos, simulados y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al

15 Práctica 10 MEMORIAS El alumno diseñará circuitos combinacionales. Analizar, diseñar, implementar funciones utilizando memoria ROM. Material necesario para implementar la práctica con una memoria Eprom o EEprom (27XX o 28XX respectivamente) Protoboard, 1 Dip-Switch de 5 líneas, 4 resistencias de 1KΩ, cables o jumpers para conexiones, 1 display de 7 segmentos (ánodo o cátodo común), 7 resistencias de 330Ω. Hoja de especificaciones de la memoria en foto copia. Diseñar la visualización en un display de 7 segmentos de tu número de cuenta y el número telefónico a 10 dígitos, para lo cual se debe de tener únicamente 4 switch de selección para direccionar la memoria y un switch para seleccionar la visualización entre el número de cuenta o número telefónico según deseado. Por medio de un diagrama lógico representa tu implementación. Escribe la tabla de datos de programación de la memoria, la cual debe contener direcciones y datos en hexadecimal y en binarios. Arma tu diseño en la tarjeta de prototipos para caracterizar en el laboratorio. 5. Trabajo de Laboratorio Caracteriza el circuito de tu previo, utilizando el equipo de instrumentación obteniendo los valores prácticos. Analiza y compara los resultados teóricos y experimentales obtenidos con la finalidad de generar de carácter obligatorio tus propias conclusiones, haciendo énfasis en el objetivo planteado al inicio de la práctica.

16 Apéndice A 1.1-1=Vcc= 5V = Rojo =Alto= H=Verdadero=Led Encendido=Abierto=Positivo=+ 0=GND= 0V = Bajo =Low= L =Falso =Led Apagado=Cerrado=Negativo=- Recordar que algunos de los circuitos integrados utilizados en esta práctica, contienen 4 o 6 compuertas cada uno, además necesitas alimentarlos en Vcc y Gnd, independientemente de la aplicación BC547 En las siguientes figuras se observa la implementación física del dip-switch en la protoboard, así como su diagrama electrónico utilizando los símbolos respectivos de los componentes Recuerda que el número más grande de tres bits elevado al cuadrado es 7 2 =49 por lo que se necesitan 6 bits para representar el resultado. La tabla está dada de la siguiente forma: Entradas Salidas # 2 Dip-Switch Led s A B C F 5 F 4 F 3 F 2 F 1 F

17 5.1- Observa el ejemplo siguiente. Ejemplo el número de cuenta es Debes utilizar una resistencia en cada segmento. Cuando colocas una de las 9 combinaciones en la entrada ABCD desplegara el número que corresponde de tu número de cuenta