Taller No. 6 Final Electrónica digital (Multiplexores y demultiplexores)

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Taller No. 6 Final Electrónica digital (Multiplexores y demultiplexores)"

Alejandro Sandoval Herrero
hace 6 años
Vistas:

dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada a La salida que es única.

1 Taller No. 6 Final Electrónica digital (Multiplexores y demultiplexores) CONCEPTOS PREVIOS MULTIPLEXORES: Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada a La salida que es única. La entrada seleccionada viene determinada por la combinación de ceros (0) y unos (1) lógicos en las entradas de control. La cantidad que necesitaremos será igual a la potencia de 2 que resulte de analizar el número de entradas. Así por ejemplo, a un multiplexor de 8 entradas le corresponderán 3 de control. Podemos decir que la función de un multiplexor consiste en seleccionar una de entre un número de líneas de entrada y transmitir el dato de un canal de información único. Por lo tanto, es equivalente a un conmutador de una entrada y varias salidas. Un comparador: es un circuito electrónico ya sea analógico o digital capaz de comparar dos señales de entrada y variar la salida en función de cuál es mayor. Funcionamiento del comparador Estudiemos el siguiente circuito:. ING. PEDRO ALBERTO ARIAS QUINTERO 1

2 En este circuito, se alimenta el amplificador operacional con dos tensiones +Vcc = 15V y -Vcc = -15 V. Se conecta la patilla V+ del amplificador a masa (tierra) para que sirva como tensión de referencia, en caso 0 V. A la entrada V- del amplificador se conecta una fuente de tensión (Vi) variable en el tiempo, en este caso es una tensión sinusoidal. Códigos Digitales En términos generales, un código es un grupo de símbolos que representan algún tipo de información reconocible. En los sistemas digitales, los códigos se utilizan para manipular datos y representar números, letras, signos y otros caracteres en forma binaria, es decir como una combinación equivalente de niveles altos (1's) y bajos (0's) de voltaje. El uso de códigos es muy frecuente en la vida diaria: los seres humanos se comunican a través de palabras y otros códigos; en telegrafía se utiliza el código Morse; en radioafición se emplea el código Q; los productos de un supermercado se identifican de acuerdo con su código de barras; etc. Los siguientes son algunos ejemplos de códigos digitales: Octal. Código de 3 bits que se utiliza para representar los números del 0 al 7. En la anterior tabla se resume este sistema de codificación. El código octal de 5, por ejemplo, es 101 (C=1, B=0, A=0); el de 0 es 000, etc. El bit de la izquierda (C) se denomina MSB o bit más significativo y el de la derecha (A) LSB o bit menos significativo. Hexadecimal. Código de 4 bits que se utiliza para representar los números del 0 al 15. En la tabla 9-2 se resume este sistema de codificación. El código hexadecimal de 13, por ejemplo, es DCBA=1101, el de 2 es 0010, etc. El bit D es el más significativo (MSB) y el A el menos significativo LSB. Decimal codificado en binario (BCD). El BCD es un código de 4 bits que se utiliza para representar los números del 0 al 9. En la tabla 9-3 se resume este sistema de codificación. Como puede verse, el BCD es similar al hexadecimal pero no utiliza los códigos 1010, 1011, 1100, 1101, 1110 y 1111, correspondientes a los números del 10 al 15. Codificar cualquier número mayor de 9 en BCD es muy fácil. La técnica consiste en remplazar cada dígito decimal por su código BCD correspondiente. Por ejemplo, el código BCD correspondiente al número 790 es porque a 7 le corresponde el código 0111, a 9 el código 1001 y a 0 el código INTRODUCCION De acuerdo al número de compuertas que posee un integrado (escala de integración), se clasifican en: SSI: Small Scale Integration, si posee entre 1 y 10 compuertas, p. ej. Integrado 7400 (4 compuertas Nand de dos entradas). MSI: Medium Scale Integration, si posee entre 10 y 100 compuertas, p. ej. decodificadores, multiplexores. LSI: Large Scale Integration, si posee entre 100 y 1000 compuertas, p. ej. Unidades aritméticas. VLSI: Very Large Scale Integration, si posee más de 1000 compuertas, p. ej. Microprocesadores. ING. PEDRO ALBERTO ARIAS QUINTERO 2

Una vez estudiadas las compuertas lógicas, su aplicación y las herramientas de diseño (Mapas de Karnaugh, Método de Quine Mc Cluskey) vamos a analizar bloques funcionales de circuitos combinatorios

3 Una vez estudiadas las compuertas lógicas, su aplicación y las herramientas de diseño (Mapas de Karnaugh, Método de Quine Mc Cluskey) vamos a analizar bloques funcionales de circuitos combinatorios tales como multiplexores y comparadores. TALLER TEORICO (Realizar en proteus) 1. Realizar la síntesis de una función de 4 variables a, b, c y d que tome el valor 1 cuando el número de variables que están en estado 1 es superior al de las que se encuentran en estado 0. Nunca puede haber más de tres variables en estado 1 simultáneamente. Para ello, obtener la tabla de verdad, las expresiones mínimas de términos canónicos, y a partir de ahí, implementar el circuito Empleando el multiplexor 74LS151 y las puertas lógicas que consideres necesarias. 2. Implementar las siguientes funciones Usando un multiplexor 4 a 1 (4 entradas con 2 líneas de selección y una salida) y los inversores necesarios. ING. PEDRO ALBERTO ARIAS QUINTERO 3

4 ING. PEDRO ALBERTO ARIAS QUINTERO 4

5 ING. PEDRO ALBERTO ARIAS QUINTERO 5

6 3. Diseñar un circuito que ante dos entradas de cuatro bits (X e Y) presente a su salida (Z) el menor de ambos. Para el diseño se emplearan comparadores de cuatro bits y multiplexores de dos canales de cuatro bits cada uno. 4. Diseñar un circuito que permita introducir dos números decimales A y B y visualizar en un display 7 segmentos el mayor de ellos. Si ambos resultaran iguales, no se visualizaría nada. ING. PEDRO ALBERTO ARIAS QUINTERO 6

El circuito comparador de 4 bits se realizó en este caso con 4 multiplexores colocando la entrada de (A) del comparador a cada cero (0) de entrada de los multiplexores como se muestra y la entrada

7 El circuito comparador de 4 bits se realizó en este caso con 4 multiplexores colocando la entrada de (A) del comparador a cada cero (0) de entrada de los multiplexores como se muestra y la entrada (B) del comparador en la entrada uno (1) de los multiplexores, las entradas de selección con los enable a GND Otra forma: 5. Un examen de Circuitos Lógicos consta de cinco preguntas numeradas del uno a cinco, P (1:5). Para calificar dicho examen el profesor quiere disponer de un pequeño sistema digital combinacional cuyo funcionamiento se especifica de la siguiente manera: ING. PEDRO ALBERTO ARIAS QUINTERO 7

8 Para que el examen sea corregido en su totalidad será necesario haber respondido correctamente a la pregunta P1. En caso contrario será calificado como Suspenso. La calificación final (Suspenso, Aprobado, Notable, Sobresaliente, Matrícula de Honor) se obtendrá tras evaluar el resto de preguntas, P (2:5) según el siguiente criterio: Para obtener al menos la calificación de Aprobado será necesario haber respondido correctamente la pregunta P5 y al menos una de las tres restantes. O bien, haber respondido correctamente las preguntas P2, P3 y P4. Para obtener al menos la calificación de Notable será necesario haber respondido correctamente la pregunta P5 y al menos dos de las tres restantes. O bien, P5 y P2. Para obtener al menos la calificación de Sobresaliente será necesario haber respondido correctamente las preguntas P5 y P3, y al menos una de las dos restantes. Para obtener la calificación de Matrícula de Honor será necesario haber respondido correctamente todas las preguntas. En el caso de no alcanzar al menos la calificación de Aprobado, esta será de Suspenso. a) Especificar dicho sistema empleando un número mínimo de variables binarias de entrada/ salida y describir su significado. ING. PEDRO ALBERTO ARIAS QUINTERO 8

9 b) Realizar un diseño a partir de expresiones booleanas mínimas de las funciones de salida. Usar puertas lógicas del tipo y número de entradas que sea necesario. ING. PEDRO ALBERTO ARIAS QUINTERO 9

10 PROYESTO FINAL DE MATERIA (Fecha máxima de presentación 6 de Nov) Grupos de 3 personas Maximo Display multiplexor de7 segmentos Esta práctica pretende que el alumno entienda el significado de la multiplicación de un canal de datos. Para ello se montara el circuito de la Figura. A diferencia de los anteriores montajes, esta vez se necesitan utilizar cuatro multiplexores 2 a 1 como los que Implementa el 74LS157. También es necesario generar una señal cuadrada de 0 a 5 V que introduciremos por la entrada de selección de datos. Por último, indicar que no se debe olvidar habilitar los integrados de forma conveniente. ING. PEDRO ALBERTO ARIAS QUINTERO 10

11 ING. PEDRO ALBERTO ARIAS QUINTERO 11

Documentos relacionados

Operación de circuitos lógicos combinatorios.

Operación de circuitos lógicos combinatorios. 1.1 Analiza circuitos lógicos combinatorios, empleando sistemas y códigos numéricos. A. Identificación de las características de la electrónica digital. Orígenes