Índice general. Resumen. Summary. Memoria. Pliego de condiciones. Autor: Francisco Aragoncillo Hernán Página 1

Transcripción

1 Índice general Resumen. Summary. Memoria. Pliego de condiciones. Autor: Francisco Aragoncillo Hernán Página 1

2 Resumen Título Autor Directores Implantación de técnicas de control vectorial mediante Simulink Francisco Aragoncillo Hernán Juan Luis Zamora Macho Fidel Fernández Bernal Autor: Francisco Aragoncillo Hernán Página 2

3 Introducción. El presente proyecto nace con la idea de implantar un control vectorial en un sistema PWM del laboratorio de máquinas eléctricas para regular la velocidad de motores de inducción que funciona con control escalar. Para ello se procederá mediante un método de ingeniería inversa al análisis del funcionamiento interior del variador Unidrive de Control Techniques y posteriormente se modificará su funcionamiento normal mediante el control del variador con un PC y una tarjeta interface, que se encargará de dar las órdenes al variador para que actúe según los mandatos emitidos desde el PC con Simulink. Solución planteada. Para poder implantar un control vectorial paralelamente al escalar se va a emplear una tarjeta interfaz desarrollada por el Departamento de Electrónica y Automática de la Universidad Pontificia Comillas. Esta tarjeta se introduce dentro del ordenador y comunica a este con el variador. De esta forma las señales lógicas mandadas desde el PC se adecuarán a los niveles con los que funciona la placa de control del variador Unidrive, y así posteriormente se podrá implantar el control vectorial. Esta tarjeta de interface se programa con Matlab y se maneja desde Simulink. Para su puesta en marcha el programa Matlab tiene que emplear un sistema en tiempo real basado en el Real Time Windows Target de MatLab. Las ventajas que aporta este control sobre un control escalar es que ofrece mejores prestaciones y control que el escalar, pero en contra tiene que es más sofisticado y más caro. El control vectorial es algo que ya se está llegando a implantar en multitud de máquinas, tanto de aplicación industrial: motores de fábricas, de grúas, etc. como en el entorno doméstico: aparatos de aire acondicionado con tecnología inverter, etc. Sin olvidar la Autor: Francisco Aragoncillo Hernán Página 3

4 gran importancia que tiene en el sector del transporte: locomotoras de trenes, en el metro, en los coches y autobuses híbridos, etc. Implantación. La implantación completa de un sistema de control vectorial, en el variador comercial del Laboratorio de Máquinas Eléctricas no pudo completarse, debido a que durante su manipulación, mediante un método de tecnología inversa, se produjo una avería en la placa integrada principal del variador. El variador quedó fuera de servicio, y su reparación no era posible en un plazo de tiempo lo suficientemente pequeño, como para que el desarrollo normal del proyecto, pudiera seguir su curso sin un retraso importante, por lo que el proyecto ha tenido que ser replanteado. En el Esquema 1, puede verse el planteamiento que se realizó, para poder implantar el control vectorial en el variador de Control Techniques, en el Esquema 1. INTELIGENCIA 1ª Posibilidad Multiplexor DRIVERS 2ª Posibilidad Interruptor con relés Variador V/f Driver del variador Inversor PC Tarjeta PWM Driver DEA Esquema 1 Como primera posibilidad de modificación, dados los componentes de interface de que se dispone, se contempló analizar la placa de Control Techniques que integra el driver del variador, para poder utilizar ese driver para control V/f y control vectorial ( Fotografía 1). De esta manera, se evita el tener que emplear unos drivers comprados, o una tarjeta driver diseñada por el departamento de Electrónica, Autor: Francisco Aragoncillo Hernán Página 4

5 para poder controlar los IGBT, que constituyen los componentes de electrónica de potencia del inversor y que necesitan de un sistema de drivers específicos, para poder funcionar correctamente ( Fotografía 2). En esta posibilidad, hay que colocar un multiplexor en la placa integrada de control del variador, para poder conmutar las señales lógicas que manda el control escalar del propio variador, con las señales lógicas que se van a mandar desde un PC, pasando por una tarjeta interface para PWM. Zona de la placa donde se encuentran integrados los drivers. Fotografía 1 Las doce entradas al inversor, hay 4 por cada IGBT. Fotografía 2 Como segunda posibilidad en la modificación del variador, hay que analizar el funcionamiento de una tarjeta driver diseñada por el Departamento de Autor: Francisco Aragoncillo Hernán Página 5

6 Electrónica y Automática (DEA). Así se prescinde de los drivers que lleva integrados el variador en la placa, y se utiliza el puente inversor del variador, evitando tener que analizar en detalle la placa, de la que no se dispone esquema alguno. En este caso, la conmutación entre el control desde variador y el control desde PC se realizará mediante una placa adicional al variador. En esta placa, un grupo de relés realizan la conmutación del las doce señales de entrada, 4 señales por cada IGBT, entre el driver diseñado por el DEA, que será gobernado desde un PC, y el driver que utiliza el propio variador con su control V/f. Ordenador. Para la implantación en el ordenador de un control vectorial, se ha tenido que emplear el programa MATLAB. Y dentro de éste, el módulo Simulink, para poder programar la tarjeta diseñada por el departamento de electrónica, para hacer de interface entre el PC y los sistemas de electrónica de potencia, que tiene el variador para el control del motor. El módulo Simulink requiere del Real Time Windows Target de Matlab, para poder ejecutar los programas de control de la tarjeta en tiempo real, y no en tiempo de simulación o en tiempo del sistema operativo (Windows), atendiendo a sus numerosas interrupciones. Con la tarjeta interface se van a realizar dos funciones distintas: Mandar señales al sistema PWM del variador, para controlar la velocidad del motor y otros parámetros. Recibir la velocidad a la que gira el eje del motor, a través de un encoger, que recogerá esa información y la mandará a una entrada de la tarjeta. Autor: Francisco Aragoncillo Hernán Página 6

7 Summary Title Author Directors Vector control techniques implementation using Simulink Francisco Aragoncillo Hernán Juan Luis Zamora Macho Fidel Fernández Bernal Autor: Francisco Aragoncillo Hernán Página 7

8 Introduction The present project is based on the idea of implementing a vector control on a PWM system of the electric machines laboratory which works only with scalar control techniques. The procedure method will be inverse engineering, analysing how things work inside the Unidrive variable frequency inverter made by Control Techniques. After that, its normal function will be modified by using a PC with Simulink software in order to control the variable frequency inverter with a vector control technique. Set up solution In order to be able to implement an additional vector control inside the variable frequency inverter it has been necessary to develop an interface board which substitutes the logical electronics device that the variable frequency inverter uses to implement the scalar control technique. This board is programmed using Matlab and it can be controlled from Simulink. It is necessary to use the Real Time Windows Target to allow Matlab to control the variable frequency inverter on real time. This project allows you to notice the advantages that a vector control brings compared with a scalar control, which is a cheaper control, but it offers you worse features than a vector control. Nowadays the vector control is becoming commonly used in all kinds of electric machines: industrial appliances: AC motors inside factories, cranes, etc. home appliances: air conditioning with inverter technology, etc. Vector control is very important in the means of transport: trains, subway, in some new cars and hybrid buses, etc. Implant: The implementation of a vector control inside the commercial variable frequency inverter of the electric machines laboratory couldn t be finished successfully, because during the inverse engineering method to study how things work inside it, the main board of the variable frequency inverter broke down leaving it out of order. The repairs Autor: Francisco Aragoncillo Hernán Página 8

9 of the variable frequency inverter couldn t be done in time to allow the project to continue with its normal planning, so the project had to be redefined. Next you can see the planning done in order to implement the vector control inside the Control Techniques variable frequency inverter in the diagram 1. CONTROL 1ªPosibility Multiplexor DRIVERS 2ª Posibility Relays switch board V/f Inverter Inverter s Driver Inverter PC PWM interface Board Electronics dep. Driver Diagram 1 The first modifying possibility, since we had some certain kind of components, was analyzing the Control Techniques main board which has the drivers inside it, in order to use that integrated driver to do the scalar control and the vector control (picture 1). This way we don t need to use another drivers or a driver board developed by the electronics department to control the IGBT, which are the power electronics devices that make up the variable frequency inverter and that need a drivers system to work properly (picture 2). At this possibility we need a multiplexor inside the main board, to change between the logical signals that the scalar control sends and the logical signals the PC control sends using an interface board between the PC and the variable frequency inverter. Autor: Francisco Aragoncillo Hernán Página 9

10 Board zone where the drivers are integrated Picture 1 The twelve inverter inputs. 4 inputs per each IGBT Picture 2 The second possibility was analyzing a driver board developed by the electronics department, this way we won t need to analyse the main board drivers. In this case the change between the variable frequency inverter and the PC control will be done by using an additional board which will switch the twelve input signals that the variable frequency inverter requires to work (4 signals per each electric branch) between the electronics department drivers which is governed from a PC, and the variable frequency inverter driver to work with scalar control. Autor: Francisco Aragoncillo Hernán Página 10

11 Computer The computer s vector control implementation requires the MATLAB software and in particular the Simulink module to program the electronics department board which interfaces between the PC and the power electronics systems that the variable frequency inverter uses in order to control the electric motors. The Simulink module requires the MATLAB Real Time Windows Target to be able to execute the board s control programs in real time. The interface board is needed for two different functions: -Send signals to the variable frequency inverter PWM system in order to control the motor s speed and other parameters. -Receive the motor s rotation speed by using an encoder to catch the rotation speed information. Autor: Francisco Aragoncillo Hernán Página 11

12 Autor: Francisco Aragoncillo Hernán Página 12

13 MEMORIA _ Autor: Francisco Aragoncillo Hernán Página 13

14 Agradecimientos. Agradezco el esfuerzo realizado por mis dos directores Fidel y Juan Luís por todo el tiempo y el esfuerzo que han dedicado a mi proyecto y a Omar por toda la ayuda que me prestó. Autor: Francisco Aragoncillo Hernán Página 14

15 Índice Autor: Francisco Aragoncillo Hernán Página 15

16 Capítulo 1 Introducción y planteamiento del proyecto Prólogo Motivación y estado del arte Objetivos Metodología y recursos Capítulo 2 Descripción del modelo desarrollado Estudio de los sistemas de generación de PWM de Control Techniques obteniendo esquemas eléctricos del equipo. Localización de los controladores de pulsos Estudio de la posibilidad de incorporar un control paralelo de los controladores de pulsos PWM ª Posibilidad: ª Posibilidad: Implantación de un control paralelo en el sistema de Control Techniques. El control se realizará mediante una tarjeta específica introducida en el PC y gobernada desde Simulink *.- Estudio de los puertos de entrada de la tarjeta del objetivo 3, aprovechando la posibilidad de adquirir datos de un encoder a través de la tarjeta para PC. Implantación de la medida del encoder a través de Simulink Qué es un encoder? Encoder del proyecto: Programación de los drivers para la plataforma Windows NT Elaboración de un presupuesto para un variador por partes: Autor: Francisco Aragoncillo Hernán Página 16

17 Capítulo 3 Resultados Introducción: Simulación de la entrada del encoder: Simulación de generación de PWM: Capítulo 4 Conclusiones Bibliografía Anexos Autor: Francisco Aragoncillo Hernán Página 17

18 Capítulo 1 Introducción y planteamiento del proyecto Autor: Francisco Aragoncillo Hernán Página 18

19 1.1 Prólogo Este proyecto nace con la idea de poder mejorar un equipo del laboratorio de máquinas eléctricas. En concreto, un variador de la marca Control Techniques que funciona con un control Tensión Frecuencia para regular la velocidad de los motores de inducción. En el presente proyecto, se pretende implantar un control vectorial, que mejora al control escalar V/f, aunque es más sofisticado y costoso. El control vectorial, a diferencia del escalar, tiene dos grados de libertad para controlar el motor de inducción, con uno de los grados de libertad se da el par necesario y con el otro grado de libertad se obtiene un objetivo suplementario: minimizar el valor de la intensidad, reducir las pérdidas, mejorar el factor de potencia, etc. Durante el proyecto se tendrá que analizar en detalle el funcionamiento del variador comercial Unidrive de Control Techniques, para luego poder realizar en él las modificaciones necesarias, para poder implantar en él un control vectorial. Durante la manipulación del variador, para analizar los diversos componentes que lo constituyen, ya que no se disponía del esquema eléctrico de su placa integrada, el variador se estropeó. Debido posiblemente a un fallo en alguna de las soldaduras. Esto ha hecho que la realización final del proyecto cambiara su planteamiento, y al no poder emplear el variador en la fase práctica, se sustituyese este apartado final, por la adquisición mediante un encoder de la velocidad del eje del motor. Aprovechando que la tarjeta interfaz entre el PC y los drivers tiene esa función adicional, para poder cerrar un lazo de realimentación entre el control PWM del motor y la información de la velocidad real a la que está girando el motor, y así poder actuar para alcanzar la consigna marcada en la práctica, con el menor error posible. En los capítulos siguientes, se irán detallando cada una de las partes comentadas en esta breve introducción, así como la justificación de cada una de las soluciones adoptadas. Autor: Francisco Aragoncillo Hernán Página 19

20 1.2. Motivación y estado del arte El motor de inducción ha desplazado al de continua en muchas aplicaciones de regulación de velocidad, principalmente debido a la reducción de los costes de los convertidores tales como los variadores de frecuencia. La máquina asíncrona presenta características que la hacen ser la preferida en aplicaciones industriales: necesita un mantenimiento muy bajo, su coste es bajo y su diseño es simple. Sin embargo, resulta ser un sistema complejo desde el punto de vista del control, debido a la fuerte no linealidad entre las corrientes de fase y el par electromagnético. La teoría de campo orientado (el control vectorial) brinda la posibilidad de hacer un control lineal de par. Esto es posible, orientando el vector de corriente estatórica apropiadamente respecto del vector de enlace de flujo rotórico. El inversor presenta las ventajas de ser robusto, barato y simple. Como contrapartida, las corrientes que se pueden obtener, presentan grandes armónicos que estarán presentes en el par. En el presente proyecto, lo que se pretende es cambiar la manera de controlar el puente inversor, para poderlo hacer funcionar con un control vectorial. El inversor del laboratorio utiliza un control escalar del motor tensión- frecuencia, en el cual todo se limita a mantener el flujo en el entrehierro constante, para no cambiar la curva de parvelocidad del motor de inducción, mientras se modifica la velocidad de giro del mismo. La curva Par-Velocidad del motor de inducción no sufre ninguna modificación en su forma si se mantiene el flujo de entrehierro constante. El flujo de entrehierro es el cociente de la tensión de entrehierro y la pulsación eléctrica de alimentación. Si se modifica la frecuencia de alimentación para modificar la velocidad de la máquina y simultáneamente se modifica en la misma proporción la tensión de entrehierro, el módulo del flujo de entrehierro permanece inalterado (lógicamente la velocidad de rotación del vector espacial asociado cambiará a la nueva frecuencia de alimentación). La única diferencia en la curva par-velocidad, será su desplazamiento a la nueva velocidad de sincronismo. Autor: Francisco Aragoncillo Hernán Página 20

21 Un ejemplo de las curvas par-velocidad obtenidas se presenta en la Figura 1. Figura 1. Curvas par-velocidad a distintas frecuencias de alimentación con estrategia flujo de entrehierro constante. Sin embargo, no se tiene acceso a la tensión de entrehierro, sino a la tensión de alimentación. La diferencia entre la tensión de alimentación y la de entrehierro es, básicamente, la caída de tensión en la resistencia e inductancia de dispersión de estator. A frecuencias medias y cercanas a la nominal, dicha caída de tensión es despreciable frente a la de alimentación, pero a bajas frecuencias puede tener efectos importantes. Una muestra de ello es la Figura 2. Curvas par-velocidad a distintas frecuencias de alimentación con estrategia V/f constante.. Se observa, que a baja frecuencia la curva par-velocidad cae sensiblemente: al caer el flujo de entrehierro, fruto de la caída de tensión en resistencia e inductancia de dispersión de estator, que hace que la tensión de entrehierro caiga en una mayor proporción que la de alimentación. Autor: Francisco Aragoncillo Hernán Página 21

22 Figura 2. Curvas par-velocidad a distintas frecuencias de alimentación con estrategia V/f constante. Una solución técnicamente muy sencilla, es la compensación de la caída de tensión en la resistencia de estator a baja frecuencia (que se suele considerar la más importante, aunque esto no tiene porque ser cierto). Es decir, la relación V/f se hace algo mayor de lo habitual, desde cero hasta un determinado valor de la frecuencia de alimentación (por ejemplo w= 0.5 pu). La forma en que dicha relación varía depende del sistema de control, pero es habitual la cuadrática o la lineal. Autor: Francisco Aragoncillo Hernán Página 22

23 En el control vectorial, se tiene en cuenta la posición del vector campo magnético del rotor en cada momento, lo que lo hace mucho más sofisticado y eficiente que el control escalar, ahora se va a analizar un poco más en profundidad. MODELO MATEMATICO DEL MOTOR Partiendo de las ecuaciones dinámicas del motor y expresándolas en un sistema de referencia solidario al flujo de enlace rotórico, ejes d y q de la Figura 3, se obtiene un modelo similar al de una máquina de continua. Figura 3. Sistema de coordenadas del campo Las ecuaciones resultantes quedan: Donde: i s Vector de corriente estatórico i sd Componente de eje d del vector i s i sq Componente de eje q del vector i s i mr Corriente magnetizante de rotor. Autor: Francisco Aragoncillo Hernán Página 23

24 C e Par eléctrico L 11 Inductancia propia de estator L 22 Inductancia propia de rotor L 12 Inductancia mutua estator - rotor T r Constante de tiempo de rotor σ r Constante de dispersión de rotor ρ = θ s Argumento de i mr en coordenadas de estator En analogía con la máquina de continua, en donde el par eléctrico resulta del producto de la corriente de excitación y la corriente de armadura, el par es producto de i sq, proyección de la corriente estatórica sobre el eje de referencia q e i mr corriente que genera el flujo de enlace rotórico. Esta forma de escribir las ecuaciones, deja en evidencia que es posible controlar el flujo de enlace rotórico a través de i sd y el par a través de i sq. La Figura 4 a) modelo, b) esquemas de control muestra los esquemas de control a utilizar. Figura 4 a) modelo, b) esquemas de control Autor: Francisco Aragoncillo Hernán Página 24

25 ESQUEMA DE POTENCIA El motor de inducción es alimentado a través de un inversor, el cual opera a partir de corriente continua. Esta corriente continua es regulada a través de un puente rectificador de tiristores trifásico y una bobina y un condensador de filtro L-C en el bus de continua. La Figura 5. Esquema de potencia muestra el esquema de potencia completo. Inversor Figura 5. Esquema de potencia El puente inversor mostrado en la Error! No se encuentra el origen de la referencia.figura 5. Esquema de potencia es un dispositivo que permite convertir corriente continua en corriente alterna trifásica. Los inversores controlados son de dos tipos: los VSI o inversores fuente de voltaje y los CSI o inversores fuente de corriente. Los inversores controlados son en realidad convertidores de cuatro cuadrantes, es decir, el flujo de potencia instantánea (Po= Vo* Io) durante dos intervalos no continuos de cuatro posibles viaja del lado de continua al lado de alterna correspondiéndole un modo de operación de inversor. Sin embargo, durante los dos intervalos restantes no continuos, la potencia instantánea fluye del lado de alterna al lado de continua, lo cual corresponde a un modo de operación de rectificador. Las variables empleadas para detectar dicho comportamiento son las correspondientes a la salida del inversor Vo e Io, como se aprecia en la Figura 6. Autor: Francisco Aragoncillo Hernán Página 25

26 Figura 6 Funcionamiento básico de un PWM: Con el propósito de obtener una señal de voltaje a la salida del inversor con la frecuencia deseada, se compara una señal de control senoidal a la frecuencia deseada con una señal de onda triangular. La frecuencia de la onda triangular corresponde a la frecuencia de interrupción del inversor y por lo general se mantiene constante. La frecuencia de la señal de control es conocida como la frecuencia moduladora (de la senoidal), mientras que la frecuencia de interrupción es conocida como frecuencia portadora (de la triangular). La señal de control se utiliza para modular la razón de servicio del interruptor. De lo anterior, se desprende que en la señal de salida es inevitable la presencia de armónicos y por tanto existen ciertas desviaciones de la señal de onda seno según nuestro interés. La razón de modulación de la amplitud se verifica por la Fórmula 1 : V control M a = Fórmula 1 Vtri Donde: V control : amplitud pico de la señal de control. V tri : amplitud pico de la señal triangular. La razón de modulación de la frecuencia se describe por la Fórmula 2: Autor: Francisco Aragoncillo Hernán Página 26

27 Fs M = Fórmula 2 a F 1 En donde: F s : frecuencia de conmutación en los interruptores F 1 : frecuencia modulante. Los voltajes de salida que se obtienen dependen de la comparación de la señal triangular y la señal senoidal de control y de la condición de los interruptores como se muestra a continuación (Figura 7 y Figura 8): Figura 7 Cuando V control > V tri y S 1 está encendido, entonces V o = V dc /2 Cuando V control < V tri y S 2 está encendido, entonces V o = V dc /2 Figura 8 Para este inversor PWM no es posible obtener condiciones de encendido simultáneas en los interruptores S 1 y S 2 y su voltaje siempre oscilará entre V dc /2 y V dc /2. Autor: Francisco Aragoncillo Hernán Página 27

28 INVERSORES TRIFÁSICOS Es posible alimentar cargas trifásicas, por medio de inversores monofásicos separados. Cada inversor produce una salida a la frecuencia fundamental, desfasada 120 con respecto a otra. El circuito inversor trifásico más frecuente consta de tres ramas, una para cada fase. Para obtener voltajes trifásicos equilibrados a la salida del inversor PWM, se compara una señal triangular, con tres tensiones de control senoidales con 120 de desfase entre ellas. En este tipo de inversor, los armónicos en las tensiones de línea a línea son los más importantes. Los armónicos en la salida de cualquiera de las ramas son impares y aparecen con sus anchos de banda, centrados alrededor de m f y de sus múltiplos, siendo m f impar. La diferencia de fase entre el armónico m f en V AN y V BN, está dado por la relación 120 * m f. La diferencia de fase llega a ser cero, si m f es impar y múltiplo de 3. En consecuencia, el armónico en m f es suprimido en el voltaje de línea a línea V AB. La misma situación ocurre con los armónicos múltiplos impares de m f. Autor: Francisco Aragoncillo Hernán Página 28

29 Autor: Francisco Aragoncillo Hernán Página 29

30 QUÉ ES UNA FPGA? Es necesario explicar lo que es una FPGA dado que la tarjeta interface para el PC diseñada por el Departamento de Electrónica y Automática (DEA) de ICAI utilizó una como parte principal de funcionamiento de la tarjeta. En la tarjeta se programaron todas las funciones necesarias para generar PWM y para leer datos desde un encoder. El resto de componentes de la tarjeta se utilizan para adecuar las señales eléctricas de entrada y salida a los valores necesarios. FPGA es el acrónimo de Field-programmable gate array (Matriz de puertas programable por un usuario en el 'campo' de una aplicación). Se trata de dispositivos electrónicos digitales programables de muy alta densidad. Internamente una FPGA es una serie de pequeños dispositivos lógicos, que algunos fabricantes llaman CLB, organizados por filas y columnas. Entre los CLB hay un gran número de elementos de interconexión, líneas que pueden unir unos CLB con otros y con otras partes de la FPGA. Puede haber líneas de distintas velocidades. También hay pequeños elementos en cada una de las patillas del chip para definir la forma en que ésta trabajará (entrada, salida, entrada-salida...). Se suelen llamar IOB. Aparte de esta estructura, que es la básica, cada fabricante añade sus propias ideas, por ejemplo hay algunos que tienen varios planos con filas y columnas de CLB. Entrando en detalle, la arquitectura de un FPGA (Field Programmable Gate Array) consiste en arreglos de varias celdas lógicas las cuales se comunican unas con otras mediante canales de conexión verticales y horizontales como se muestra en la siguiente figura. Autor: Francisco Aragoncillo Hernán Página 30

31 Figura 9. Arquitectura básica de un FPGA Cada celda lógica es similar a los bloques lógicos de un CPLD. La estructura de las celdas lógicas y las formas en que estas pueden ser interconectadas, tanto salidas como entradas de la celda, varían de acuerdo al fabricante. En general una celda lógica tiene menos funcionalidad que la combinación de sumas de productos y macroceldas de un CPLD, pero como cada FPGA tienen una gran cantidad de celdas lógicas es posible implementar grandes funciones utilizando varias celdas lógicas en cascada. Además de las celdas lógicas también es importante la tecnología utilizada para crear las conexiones entre los canales, las más importantes son las siguientes. Tecnología antifuse: Al igual que la tecnología PROM son programables una sola vez y utilizan algo similar a un fusible para realizar las conexiones, una vez que es programado éste ya no se puede recuperar. Al contrario que un fusible normal, estos anti - fusibles cuando son programados producen una conexión entre ellos por lo que normalmente se encuentran abiertos. La desventaja es que no son reutilizables pero por el contrario disminuyen considerablemente el tamaño y costo de los dispositivos. Tecnología SRAM: Las celdas SRAM son implementadas como generadores de funciones para simular lógica combinacional y, además, son usadas para controlar multiplexores e interconectar las celdas lógicas entre si (similar a un CPLD). Autor: Francisco Aragoncillo Hernán Página 31

32 Celdas Lógicas: La estructura de las celdas lógicas se ve fuertemente influida por la tecnología utilizada para fabricar el FPGA. Un FPGA que tiene una gran cantidad de canales de interconexión tiende a tener pequeñas celdas lógicas con muchas entradas y salidas en comparación con el número de compuertas que tiene la celda, este tipo de FPGAs generalmente utilizan tecnología ANTIFUSE. Un FPGA que tiene una estructura pequeña en canales de interconexión tiende a tener grandes celdas lógicas con pocas entradas y salidas en comparación con el número de compuertas que hay en la celda. Este tipo de FPGA generalmente está hecho con tecnología SRAM. Una arquitectura con celdas lógicas pequeñas nos permite utilizar totalmente los recursos del dispositivo. Sin embargo, si las celdas lógicas son demasiado pequeñas entonces sucede que tendremos que utilizar un gran numero de estas en cascada para poder implementar funciones booleanas grandes, lo cual afecta porque cada celda lógica en cascada agrega un tiempo de retardo en la función implementada. Cuando el tamaño de la celda lógica es grande sucede lo contrario. En este tipo de celdas lógicas es posible utilizar un gran número de compuertas por lo que podemos implementar funciones booleanas de varios términos con pocas celdas lógicas. El que el tamaño de la celda sea grande no afecta la frecuencia máxima de trabajo porque estamos hablando de que existe un gran número de compuertas que pueden ser usadas en la función al mismo tiempo, siendo el mismo tiempo de retardo para todas. En cambio cuando la celda lógica tiene pocas compuertas es necesario utilizar las compuertas de otra celda para poder implementar la misma función y se acumula el tiempo de retardo de las compuertas de la otra celda. Sin embargo, cuando las funciones son pequeñas en comparación con el tamaño de la celda no es necesario utilizar todas las compuertas de la celda, por lo que este tipo de celdas no son precisamente las más indicadas para desempeñar pequeñas funciones. La tecnología SRAM y ANTIFUSE son comúnmente utilizadas por la mayoría de los fabricantes. La tecnología SRAM es utilizada por Altera, Lucent Technologies, Atmel, Xilinx y otros. La tecnología ANTIFUSE es utilizada por Cypress, Actel, QuickLogic, y Xilinx. Autor: Francisco Aragoncillo Hernán Página 32

33 Por lo tanto los CLB contienen en su interior elementos de hardware programables que permiten que su funcionalidad sea elevada. También es habitual que contengan dispositivos de memoria. La tarea del programador es definir la función lógica que realizará cada uno de los CLB, seleccionar el modo de trabajo de cada IOB e interconectarlos todos. El diseñador cuenta con la ayuda de herramientas de programación. Cada fabricante suele tener las suyas, aunque usan unos lenguajes de programación comunes. Estos lenguajes son los HDL o Hardware Description Language (lenguajes de descripción de hardware): VHDL, Verilog, ABEL. Las características de las FPGA son su flexibilidad, capacidad de procesado en paralelo y velocidad. Esto les convierte en dispositivos idóneos para: Simulación y depuración en el diseño de microprocesadores. Simulación y depuración en el diseño de ASICs. Procesamiento de señal digital, por ejemplo vídeo. Sistemas aeronáuticos y militares. En el presente proyecto la FPGA de la tarjeta interface en cuestión es del fabricante ALTERA y el modelo en cuestión es el FLEX10K10. Para su programación se utiliza el software desarrollado por ALTERA llamado QUARTUS II, este software permite programar funciones lógicas dentro del esquema eléctrico de la FPGA. La FPGA permite que el número de componentes discretos necesarios para realizar análisis de entradas de lógica electrónica se reduzca mucho. Los multiplexores, contadores, flipflops,.. necesarios en el esquema eléctrico de la tarjeta pueden ser diseñados y programados con un lenguaje de alto nivel, en concreto ALTERA emplea archivos Verilog y VHDL para la programación. QUÉ ES UN ENCODER? Un encoder es un dispositivo cuya entrada es un eje, diseñado para acoplarse a ejes de máquinas rotatorias, motores paso a paso, etc. cuya función es traducir la velocidad a la que rota el eje y la posición en cada momento del eje, habiendo marcado previamente un origen o posición inicial. Los encoders son muy empleados para medir con precisión Autor: Francisco Aragoncillo Hernán Página 33

34 la velocidad a la que gira una máquina, y también en las máquinas de fabricación de control numérico, que utilizan motores paso a paso, para los avances de las guías en las que se colocan las piezas a mecanizar, etc. El sistema empleado por un encoder incremental, (también llamados codificadores ópticos) para convertir una señal mecánica de rotación en señales eléctricas, consta en su forma más simple: De un disco transparente con una serie de marcas opacas colocadas radialmente y equidistantes entre sí. De un sistema de iluminación en el que la luz es colimada de forma correcta, y de un elemento fotorreceptor. El eje cuya posición se quiere medir va acoplado al disco transparente. Con esta disposición, a medida que el eje gire, se ira generando pulsos en el receptor cada vez que la luz atraviese cada marca, y llevando una cuenta de estos pulsos es posible conocer la posición del eje. Existe, sin embargo, el problema de no saber si en un momento dado se esta realizando un giro en un sentido o en otro, con el peligro que supone no estar contando adecuadamente. Una solución a este problema consiste en disponer de otra franja de marcas, desplazada de la anterior de manera que el tren de pulsos que con ella se genere este desplazado 90 eléctricos con respecto al generado por la primera franja. Esto lo podemos ver en la Figura 10 donde tenemos el canal A, y un canal B que va decalado 90º eléctricos con respecto a este. Figura 10 De esta manera, con un circuito relativamente sencillo es posible obtener una señal adicional, que indique cual es el sentido de giro, y que actúe sobre el contador correspondiente indicando que incrementa o disminuye la cuenta que se está realizando. Es necesario además disponer de una marca de referencia sobre el disco que indique que se ha dado una vuelta completa y que, por tanto, se ha de empezar la cuenta de nuevo. Autor: Francisco Aragoncillo Hernán Página 34

35 Esta marca sirve también para poder comenzar a contar tras recuperarse de una caída de tensión. En el proyecto se va a emplear un encoder rotatorio de 1024 franjas divisorias en el disco, lo que multiplicado por la cuenta de franjas de subida y de bajada y por el hecho de tener los dos canales desfasados 90º eléctricos permite multiplicar por 4 la resolución, lo que supone tener una resolución de 4096 pulsos en cada vuelta completa del encoder. Las señales eléctricas del encoder van a ser transmitidas a un puerto de entrada que posee la tarjeta interfaz del DEA y de esta manera será posible capturar la velocidad de giro del eje de la máquina eléctrica, acoplando el eje del encoder a la misma. Autor: Francisco Aragoncillo Hernán Página 35

36 1.3. Objetivos. 1.- Estudio de los sistemas de generación de PWM de Control Techniques obteniendo esquemas eléctricos del equipo. Localización de los controladores de pulsos. 2.- Estudio de la posibilidad de incorporar un control paralelo de los mismos. 3.- Implantación de un control paralelo, en el sistema de Control Techniques. El control se realizará mediante una tarjeta específica, introducida en el PC y gobernada desde Simulink. 4.-Implantación en Simulink de un control vectorial sencillo, en un motor de inducción.(*) 5.- Comprobar el correcto funcionamiento del sistema. (*) * Debido a la avería que se produjo en el variador Control Techniques durante su manipulación estos dos últimos puntos del proyecto no se pudieron realizar, por lo que fueron sustituidos por otros dos objetivos que son los siguientes: 4*.- Estudio de los puertos de entrada de la tarjeta del objetivo 3, aprovechando la posibilidad de adquirir datos de un encoger, a través de la tarjeta para PC. Implantación de la medida del encoder a través de Simulink. 5*.- Estudio de un presupuesto para fabricar un variador completo, a partir de módulos disponibles en el mercado. Autor: Francisco Aragoncillo Hernán Página 36

37 1.4. Metodología y recursos. El esquema general de control de un motor de inducción, se muestra a continuación: Lazo de realimentación Control Techniques (Control escalar) Conmutador de control Escalar/Vectorial Variador Control techniques PC (Control vectorial) Motor de inducción En el esquema, podemos ver que el variador que se pretende modificar en el proyecto. Dispone de sistemas de realimentación, para informar al propio control, de las intensidades y las tensiones con las que se está alimentando al motor de inducción. Esto es, porque el variador universal Unidrive LV 3201, permite el control de motores de inducción y servomotores en lazo abierto y cerrado. En el control vectorial que se pretende implantar, por medio de un PC, con una tarjeta interfaz no se puede acceder a los lazos de realimentación, y se confía en que al conmutar a control vectorial, el control escalar del propio variador no interfiera en el funcionamiento del variador, al observar las señales que le lleguen del lazo de realimentación. Autor: Francisco Aragoncillo Hernán Página 37

38 En el esquema se empleará: -Un motor eléctrico asíncrono. -Variador tensión frecuencia, que se utilizará como accionamiento del motor asíncrono. -Tarjeta interface generadora de pulsos PWM, del departamento de electrónica de ICAI. -Un encoder para obtener la velocidad de giro del motor asíncrono en el eje. -MatLab y Simulink como plataforma de desarrollo. -ORCAD para el diseño de la placa de conmutación de los controles. -Quartus II de ALTERA para la reprogramación de la tarjeta interface del PC. -Un modelo sencillo de control vectorial, para comprobar el correcto funcionamiento del sistema, una vez hechas las modificaciones necesarias para la implantación de un control vectorial. La metodología a seguir es la siguiente: 1.- El primer paso es desmontar el variador comercial, con las herramientas necesarias. Es necesario hacer un estudio de la placa integrada del dispositivo de Control Techniques, para conocer su funcionamiento y sus esquemas eléctricos y así poder implantar el control vectorial, esto se realizara mediante el uso de polímetros y osciloscopios. 2.- Fabricar un dispositivo eléctrico, que nos permita alternar el control escalar (propio del variador Unidrive) con el control vectorial (implantado desde un PC), esto se realizará con el uso de un grupo de relés, montados sobre una placa de circuito impreso. Autor: Francisco Aragoncillo Hernán Página 38

39 3.- Realizar un esquema sencillo de simulación en Simulink, para poder implantar un control vectorial desde el PC, y ejecutarlo en tiempo real mediante el uso de la herramienta Real Time Windows Target de Matlab. Para poder controlar el motor de inducción en tiempo real. Compilar los drivers de la tarjeta para que funcionen correctamente en Matlab sobre Windows, dado que la tarjeta interface sólo ha sido probada en sistema operativo Linux. 4.- Reprogramar la tarjeta interface del PC, para poder adquirir por un puerto de entrada de la misma, la señal de un encoder, que nos informe de la velocidad de giro del eje del motor. 5.- Buscar en los actuales fabricantes del mercado de electrónica de potencia, los componentes necesarios para fabricar un variador por partes, aprovechando que el control lo tenemos a través de un PC, con el uso de una tarjeta interface. Autor: Francisco Aragoncillo Hernán Página 39

40 Capítulo 2 Descripción del modelo desarrollado Autor: Francisco Aragoncillo Hernán Página 40

41 En el presente proyecto, se han ido planteando una serie de pasos a seguir, para poder implantar en el variador comercial del laboratorio un control vectorial. El primer paso es la implantación física de los componentes electrónicos necesarios, para poder controlar el variador desde un PC. Los siguientes pasos se, refieren más a lo que constituye la parte más teórica y de programación, como usuario de un PC, para poder adaptar la tarjeta interface entre el ordenador y el variador, a las exigencias del sistema operativo del PC, que en este caso se trata de Microsoft Windows NT 4.0. Para lo que habrá que programar en lenguaje C, los drivers que necesita la tarjeta. Posteriormente nos centraremos en lo que será el uso del módulo Simulink del programa MATLAB, para realizar los esquemas de control en tiempo real, y poder así controlar un motor de inducción. Se puede también obtener información de su velocidad de giro, por lo que se puede cerrar un lazo de realimentación, si es que se quisiera ese tipo de control vectorial realimentado. Autor: Francisco Aragoncillo Hernán Página 41

42 2.1.- Estudio de los sistemas de generación de PWM de Control Techniques obteniendo esquemas eléctricos del equipo. Localización de los controladores de pulsos. Para comenzar el análisis del equipo de generación de PWM de Control Techniques, se tiene que desmontar por completo, para analizar todos sus componentes y las funciones de los mismos. Se desmontará desde el nivel superior, en niveles sucesivos, dado que el equipo está construido sobre un chasis entero de aluminio, que no tiene ninguna apertura por la parte inferior, y sólo se puede tener acceso a su interior desde la parte superior. -Se retira la carcasa del aparato, junto con su interfaz de usuario y queda al descubierto la parte eléctrica del equipo como se puede ver en la Fotografía 3. Fotografía 3 -A continuación se retiran los componentes nivel a nivel como se ve en la Fotografía 4. Autor: Francisco Aragoncillo Hernán Página 42

43 Fotografía 4 -Se puede apreciar la bobina DC CHOKE del puente de continua, para el filtrado de armónicos. (Fotografía 5) Fotografía 5 -Se localizan sobre la placa los conectores del puente de diodos rectificadores, que convierte la tensión alterna trifásica de la red en continua. Como se puede ver, todos los controles de la electrónica de potencia se encuentran integrados en la misma placa. (Fotografía 6 y Fotografía 7) Autor: Francisco Aragoncillo Hernán Página 43

44 Fotografía 6 Fotografía 7 -Se procede a retirar la placa de control de todo el sistema de electrónica de potencia, como se puede ver en la Fotografía 8. Apareciendo el dispositivo de interconexión entre los distintos componentes de potencia (IGBT, diodos y condensadores) consistente en una placa de plástico blanco aislante, que lleva en su interior los conductores (tiras de cobre) que unen los citados componentes. Este tipo de conexión eléctrica permite llevar grandes intensidades, desde los componentes de todo el sistema de electrónica de potencia, hasta las bornas de entrada y salida del aparato, que se encuentran todas en la parte derecha del mismo, como se aprecia en la Fotografía 8. Autor: Francisco Aragoncillo Hernán Página 44

45 Fotografía 8 -Por último una vez retirada esta placa, quedan visibles los componentes de potencia. ( Fotografía 9) Fotografía 9 Autor: Francisco Aragoncillo Hernán Página 45

46 Se aprecia en la Fotografía 9, que el esquema está compuesto por un puente de diodos rectificadores (abajo en color negro), con un chopper para una resistencia de frenado (abajo en color blanco junto al puente de diodos), dos condensadores en paralelo (en el centro del chasis), y los tres IGBT que reconvierten la tensión del puente de continua otra vez a tensión alterna. -Puede verse con detalle, los conectores con los que se controlan los IGBT (Fotografía 10), ya que es lo que habrá que modificar, a fin de poder controlarlos con una tarjeta externa al equipo y poder hacer así control vectorial del motor, en lugar de control escalar tensión-frecuencia. Fotografía 10 Una vez que ya se conoce todas las partes del variador, el estudio se va a centrar en la placa, en la que el fabricante ha integrado, todos los componentes de control de la Autor: Francisco Aragoncillo Hernán Página 46

47 electrónica de potencia. A fin de realizar las modificar las conexiones necesarias de la placa, para aprovechar los drivers que el fabricante ha integrado en la misma. En la Fotografía 11, puede verse la citada placa por su parte superior. Un problema muy importante que surgió es que se trata de una placa multicapa, por lo que seguir las pistas de conexión entre los diversos componentes, se convirtió en una tarea bastante complicada. El principal objetivo, era averiguar cuáles eran los pines del conector, que mandaban las señales de onda PWM desde el control escalar del variador Unidrive, hasta la placa de control, para poder implementar un control paralelo desde el PC. El conector en concreto se trataba de un conector de 38 pines del cual no se utilizan todos ellos. Se trató se sacar la mayor cantidad de pistas eléctricas posibles, como se puede ver en la Figura 11, pero aun así, las conexiones entre la gran cantidad de circuitos integrados que componen la placa, era una tarea ardua y prácticamente imposible de realizar, al tratarse de una placa de pistas multicapa, por lo que sólo se pudo ver la capa inferior y algo de la superior, siendo imposible averiguar las conexiones que hay en las capas intermedias. Fotografía 11 Drivers de la placa para control de los IGBT Autor: Francisco Aragoncillo Hernán Página 47

48 Figura 11 Por lo tanto, la siguiente tarea a realizar, sería utilizar un método de ingeniería inversa poniendo en marcha el variador, pero utilizando una placa con un conector intermedio, para poder espiar las señales que el control escalar del Unidrive, manda a la placa de control, durante su funcionamiento normal. De esta manera, se puede hacer una idea, del tipo de señal que va por cada canal, (o pin del conector) mediante el uso de osciloscopios, viendo la forma de onda de cada señal. Así se distinguirá por donde van las señales de disparo PWM, por donde van los lazos de realimentación, y por qué pines se alimenta a la placa con tensión continua. Autor: Francisco Aragoncillo Hernán Página 48

49 Para esto se hubo que diseñar una placa intermedia, en el canal de comunicación, entre el módulo de control escalar y la placa de control de la electrónica de potencia, con la ayuda del programa ORCAD (Fotografía 13 ). En la Fotografía 12 se puede ver el montaje realizado. Fotografía 12 Fotografía 13 Autor: Francisco Aragoncillo Hernán Página 49

50 2.2.-Estudio de la posibilidad de incorporar un control paralelo de los controladores de pulsos PWM Para poder implantar un control paralelo en el variador, surgieron dos posibilidades y cada una de ellas presenta sus ventajas y sus inconvenientes (Esquema 2). Estas dos alternativas dependen del grado de aprovechamiento de la placa integrada del variador, que se pueda llevar a cabo, durante el proceso de ingeniería inversa. Ya que en la primera posibilidad, se utilizaría un multiplexor montado sobre la misma placa, para cambiar las señales de control lógicas que le llegan a los drivers que integra el fabricante en la placa. En este último caso se tiene que conocer por donde van las pistas eléctricas, que llegan hasta los componentes que constituyen los drivers, lo que en principio resulta bastante complicado. La principal ventaja de esta primera posibilidad, reside en que se modifica el funcionamiento del variador con el mínimo número de piezas externas a él, lo que en principio asegura una mayor fiabilidad en el funcionamiento, aunque acarrea mayores problemas de incompatibilidad entre los drivers y la tarjeta interface del PC desarrollada por el departamento de electrónica. INTELIGENCIA 1ªPosibilidad Multiplexor DRIVERS 2ª Posibilidad Interruptor con relés Variador V/f Driver del variador Inversor PC Tarjeta PWM Driver DEA* Esquema 2 *DEA: Departamento de Electrónica y Automática de la Universidad Pontificia Comillas. En la segunda posibilidad de modificar el control, se prescinde de analizar la placa del fabricante y se opta por controlar los IGBT directamente, mediante el uso de una tarjeta driver desarrollada por el departamento de electrónica, al igual que la tarjeta interface. Autor: Francisco Aragoncillo Hernán Página 50

51 Esta opción asegura que no va a haber problemas de incompatibilidad entre estos dos componentes. Los inconvenientes de esta alternativa son principalmente, que la placa de control del variador al recibir señales de las corrientes y tensiones que se le está enviando a la máquina de inducción por cada fase, decida actuar por su cuenta bajando o subiendo la tensión del bus de continua del variador, con el fin de mantener esas variables en unos valores que tenga limitados, o que simplemente comience a funcionar de manera extraña, al darse cuenta de que no tiene el control sobre los IGBT. Otro inconveniente que se plantea, es el no poder utilizar el chopper de frenado, ya que se deja al variador sin control sobre los IGBT, por lo que no podrá controlar la cantidad de corriente que le está siendo devuelta al bus de continua. Con el peligro que supone sobrecargar los condensadores del bus, que podrían estropearse e incluso llegar a estallar, por lo que de ninguna manera se podrá usar el chopper de frenado que integra el variador de serie. 1ª Posibilidad: En esta estrategia de modificación del variador. El conmutador de mando utilizado sería un multiplexor, puesto que las señales que se analizan, que son las que van desde el control escalar del variador hasta los drivers integrados en la placa, son de lógica electrónica y por lo tanto sus valores son 0V ó 5V; de lo que hace que el empleo de un multiplexor sea lo más apropiado para este caso. En concreto se elige un multiplexor modelo 74HC/HCT157, este multiplexor tiene 8 canales de entrada y 4 de salida (Figura 12), por lo que se necesitarán tres multiplexores en total, uno por cada IGBT, ya que cada IGBT tiene 4 conexiones eléctricas para su control. Toda la documentación referente al multiplexor se puede encontrar en el Anexo 2. Así cada multiplexor mandaría las señales de PWM generadas por el control escalar del variador, o por el control vectorial del PC hacia su respectivo driver integrado en la placa del variador, y este driver se encargaría de manejar su IGBT correspondiente. El driver tiene en cuenta los tiempos de apertura y cierre que necesita el IGBT y vigila que no se produzca ninguna situación anómala dentro del mismo. Las señales que el driver envía al IGBT, ya no tienen los niveles de la lógica electrónica (0V ó 5V), sino que son tensiones y corrientes algo más elevadas aunque sin llegar a los niveles que maneja el Autor: Francisco Aragoncillo Hernán Página 51

52 IGBT, puesto que en el IGBT hay un factor de ganancia que indica la relación entre la corriente de mando del IGBT y la corriente que es capaz de disparar el mismo. En este caso al estar aprovechando gran parte del funcionamiento propio del variador, se espera que los lazos de realimentación que tiene el variador, para hacer control escalar en lazo, o simplemente para controlar todos los valores de tensiones y corrientes y mantenerlos dentro de unos márgenes adecuados de seguridad, no se verán del todo cortados. Por lo que el variador dará menos problemas en su funcionamiento. Figura 12 El diseño de la placa en la que se integran los tres multiplexores para conmutación de señales, con el trazado de las pistas eléctricas necesarias, no se realizó finalmente debido a que la fase de monitorización del funcionamiento del variador no se pudo completar al averiarse el citado variador. 2ª Posibilidad: Paralelamente se trabajó en la posibilidad de actuar directamente sobre los IGBT. Para lo cual se necesitaría una tarjeta driver diseñada por el departamento de electrónica de ICAI (Fotografía 14). De esta manera se evita investigar el funcionamiento de la placa integrada del variador. En este caso, el elemento conmutador entre el control escalar y el control vectorial, necesitará aguantar mayores corrientes que en la primera posibilidad, al no ser ya unas señales de lógica electrónica, sino de la señales con la tensión y las intensidad necesarias como para poder actuar sobre los IGBT. Autor: Francisco Aragoncillo Hernán Página 52

53 Por esto es que se eligió como elemento de conmutación unos relés para circuito impreso, al desarrollar la placa, se dimensionaron las pistas suficientemente anchas para las corrientes que iban a circular por ellas. Dado el número de circuitos a conmutar fueran necesarios seis relés en paralelo. Cada IGBT tiene 4 pines para su control y se tienen 3 IGBT, uno por cada rama del inversor, lo que hace que en total se necesite 12 pines de mando a la salida de la placa y dos entradas a la misma, cada una de ellas con 12 pines de conexión, una entrada será para el control escalar del variador Unidrive de Control Techniques y la otra para la tarjeta de drivers del departamento de electrónica. Fotografía 14 Autor: Francisco Aragoncillo Hernán Página 53

54 Proyecto fin de carrera En la Figura 13 se puede ver el esquema eléctrico de la placa de conmutación desarrollada con el programa ORCAD. LS G5A-DPDT LS G5A-DPDT CONTROL TECHNIQUES J CON12 LS G5A-DPDT LS G5A-DPDT LS LS J CON12 G5A-DPDT G5A-DPDT SW1 T1 J V 2 D4 R2 1K W04G 220uF/25v C1 4 5 Theniques 6 D2 - + R1 1K Ordenador D3 V-3,3VA-2x12V CONTROL ORDENADOR CON12 J3 SALIDA A IGBT Figura 13 En la parte derecha del esquema se aprecian las dos entradas a la placa: la que viene del control escalar, nombrada como control techniques y la que viene desde la tarjeta drivers, nombrada como control ordenador. Abajo a la izquierda se tiene la salida directa hacia los 12 pines de los IGBT. Los componentes que se van a encargan de conmutar pista a pista son 6 relés de la marca OMRON modelo G5A 1A DPCO, que soportan corrientes de hasta 1A que en Autor: Francisco Aragoncillo Hernán Página 54

55 este caso son más que suficientes para poder mandar sobre los IGBT, ya que se necesitan corrientes del orden de miliamperios. En la figura a la izquierda de los relés, está la alimentación a los mismos, una fuente de alimentación de corriente continúa de 12V. La alimentación de los relés, por lo tanto necesita que partiendo de 220V de alterna monofásica pasemos a 12V de continua. Para esto hay que recurrir al uso de un transformador de 220V / 12V y un puente rectificador de diodos que pase los 12V de alterna del secundario a continua. En el esquema eléctrico se puede apreciar en la Figura 14 que el transformador tiene dos secundarios que conectamos en paralelo para obtener más corriente, el transformador elegido es del tipo encapsulado con una tensión de aislamiento 5KV y cumple las normas VD0551/EN60742 de sobrecargas LS G5A-DPDT SW1 T1 J V 2 1 D4 R2 1K W04G 220uF/25v C1 4 5 Theniques 6 D R 1 V-3,3VA-2x12V Figura 14. Detalle de la alimentación de la placa A la salida del puente rectificador en onda completa se tiene un condensador para filtrar la componente alterna. Lo siguiente que se ve en el esquema, es el interruptor manual SW1, mediante el que se elige el tipo de control, y en cada posición se ilumina un diodo LED distinto, para informar al usuario qué tipo de control está activado, cada diodo LED va acompañado de una resistencia de 1K para limitar la corriente a 10mA. Por desgracia al volver a montar el variador para poder llevar a cabo el espionaje de su funcionamiento y así conocer la viabilidad de la 1ª posibilidad, el variador dejó de Autor: Francisco Aragoncillo Hernán Página 55

56 funcionar y tras varias semanas de montaje y desmontaje de todos sus componentes no fue posible dar con el fallo. Posiblemente se encontrarse en la placa integrada, puesto que los ventiladores con los que cuenta, para la refrigeración de los componentes de electrónica de potencia, se alimentan directamente de esta placa en cuanto se conecta el variador a la red trifásica y estos no se movían. En la Fotografía 15 puede verse el transformador que utiliza el fabricante, para aislar la parte de lógica electrónica de la parte de los drivers y que aprovecha también para alimentar a los ventiladores del equipo. Transformador de aislamiento galvánico de la placa Fotografía 15 Conector que alimenta a los ventiladores Este fallo tiene difícil solución, por que es posible que las conexiones al transformador pueden estar hechas en capas intermedias, además de en la capa superior, por lo que la reparación del variador tendrá que ser realizada por el fabricante del variador. Que se encuentra disponible solamente en Inglaterra y que seguramente necesitará un plazo de Autor: Francisco Aragoncillo Hernán Página 56

57 tiempo para la reparación de unos 3 ó 4 meses. Este tiempo de reparación es demasiado elevado para que el proyecto pueda continuar su planteamiento inicial, por lo tanto los tres últimos objetivos de proyecto han de ser replanteados y ya no se podrá contar más con el variador Unidrive, para llevar el control vectorial a la práctica Implantación de un control paralelo en el sistema de Control Techniques. El control se realizará mediante una tarjeta específica introducida en el PC y gobernada desde Simulink. Este es el apartado a partir del cual el proyecto con su planteamiento inicial se vio truncado, la implantación del control paralelo en el variador Unidrive no se pudo llevar a la práctica debido al fallo del mismo, tal y como se ha comentado antes. La placa diseñada mediante el programa ORCAD no se llegó a fabricar y simplemente se guardó el archivo de su diseño para posteriores proyectos. El control que se iba a llevar a cabo por medio de una tarjeta interface introducida en el PC, se prosiguió, a fin de programar los drivers necesarios para su funcionamiento bajo el sistema operativo Windows, en lugar de lo que se había estado utilizando hasta la fecha con esa tarjeta, que era es sistema operativo (o plataforma) Linux. Autor: Francisco Aragoncillo Hernán Página 57

58 2.4*.- Estudio de los puertos de entrada de la tarjeta del objetivo 3, aprovechando la posibilidad de adquirir datos de un encoder a través de la tarjeta para PC. Implantación de la medida del encoder a través de Simulink. En este nuevo apartado se va a aprovechar todas las posibilidades de la tarjeta que se introduce en el PC. En esta tarjeta se ofrece la posibilidad de, a parte de poder controlar un variador mediante los generadores de pulsos PWM que se han integrado en ella, poder leer información de un encoder mediante el puerto de entrada que tiene para este fin. Esta tarjeta utiliza una FPGA (Field Programmable Gate Array) de la compañía ALTERA, para poder programar sus funciones lógicas, y así poder combinar de distintas posibilidades el funcionamiento de los generadores de pulsos PWM y la entrada de información del encoder de que dispone la tarjeta. De esta forma, se pueden plantear distintas estrategias de control de las máquinas eléctricas, en función del tipo de realimentación que se use en el control, que puede ser tanto escalar como vectorial. Dado que esta tarjeta esta diseñada para ser utilizada con el programa informático MATLAB y dentro de éste utiliza el módulo Simulink, para el funcionamiento en tiempo real, en lugar de en tiempo de procesador. Mediante una serie de drivers que aplica sobre el sistema operativo, que en el caso de este proyecto es Windows. Esto permite poder controlar motores eléctricos en tiempo real, y diseñar esquemas de control para motores eléctricos bastante complejos y con distintos tipos de señales de realimentación: entre las intensidades y tensiones de entrada al motor y las de circulación por sus arrollamientos, entre la velocidad de giro del motor y las U e I que le enviamos a la entrada al motor, etc. En este proyecto sólo se tiene como señal para realimentación la velocidad de giro recogida mediante un encoder. La tarjeta que se introduce en el PC, utiliza un bus ISA para conectarse con el ordenador y dispone además de un puerto RS-232 para poder reprogramar la FPGA que integra. Autor: Francisco Aragoncillo Hernán Página 58

59 Esta tarjeta se encarga de interconectar, las señales de salida PWM con las señales de entrada del encoder. En la Fotografía 16 se describen las partes principales de la tarjeta que se introduce en el PC, en especial los puertos de conexiones de entrada y salida a la tarjeta. Conexión con PC mediante bus ISA FPGA del fabricante ALTERA Modelo FLEX 10K10 Conexión RS-232 para la programación de la FPGA Entrada de alimentación de 5V de continua necesaria durante el funcionamiento del encoder Conector de salida hacia el inversor (tipo DB25) Entrada del encoder a la tarjeta Fotografía 16 Entrada de alimentación de 5V de continua necesaria durante la programación de la FPGA Autor: Francisco Aragoncillo Hernán Página 59

60 En este proyecto, hubo que reprogramar el esquema de funcionamiento de la FPGA de la tarjeta. Para esto se recurrió al programa que el fabricante ALTERA ha creado para este fin. Este programa es el Quartus II y simplifica la manera de programar las FPGA, al utilizar un interface gráfico entre el usuario y el esquema eléctrico de la FPGA. En el esquema eléctrico programable de la FPGA, no se había programado una condición de reset de la cuenta del encoder, a cada vuelta completa del eje del motor, sino que el reseteo se llevaba a cabo por medio de una condición del disparo del PWM Qué es un encoder? Un encoder es un dispositivo cuya entrada es un eje, diseñado para acoplarse a ejes de máquinas rotatorias, motores paso a paso, etc. cuya función es traducir la velocidad a la que rota el eje y la posición en cada momento del eje, habiendo marcado previamente un origen o posición inicial. Los encoders son muy empleados para medir con precisión la velocidad a la que gira una máquina, y también en las máquinas de fabricación de control numérico, que utilizan motores paso a paso, para los avances de las guías en las que se colocan las piezas a mecanizar, etc. El sistema empleado por un encoder incremental, (también llamados codificadores ópticos) para convertir una señal mecánica de rotación en señales eléctricas, consta en su forma más simple: De un disco transparente con una serie de marcas opacas colocadas radialmente y equidistantes entre sí. De un sistema de iluminación en el que la luz es colimada de forma correcta, y de un elemento fotorreceptor. El eje cuya posición se quiere medir va acoplado al disco transparente. Con esta disposición, a medida que el eje gire, se ira generando pulsos en el receptor cada vez que la luz atraviese cada marca, y llevando una cuenta de estos pulsos es posible conocer la posición del eje. Existe, sin embargo, el problema de no saber si en un momento dado se esta realizando un giro en un sentido o en otro, con el peligro que supone no estar contando adecuadamente. Una solución a este problema consiste en disponer de otra franja de marcas, desplazada de la anterior de manera que el tren de pulsos que con ella se genere este desplazado 90 eléctricos con respecto al generado por la primera franja. Esto lo Autor: Francisco Aragoncillo Hernán Página 60

61 podemos ver en la Figura 15 donde tenemos el canal A, y un canal B que va decalado 90º eléctricos con respecto a este. Figura 15 De esta manera, con un circuito relativamente sencillo es posible obtener una señal adicional, que indique cual es el sentido de giro, y que actúe sobre el contador correspondiente indicando que incrementa o disminuye la cuenta que se está realizando. Es necesario además disponer de una marca de referencia sobre el disco que indique que se ha dado una vuelta completa y que, por tanto, se ha de empezar la cuenta de nuevo. Esta marca sirve también para poder comenzar a contar tras recuperarse de una caída de tensión. Figura 16. Esquema de funcionamiento del codificador angular de posición Encoder Autor: Francisco Aragoncillo Hernán Página 61

62 La resolución de este tipo de sensores depende directamente del número de marcas que se pueden poner físicamente en el disco. Un método relativamente sencillo para aumentar esta resolución es, no solamente contabilizar los flancos de subida de los trenes de pulsos, sino contabilizar también los de bajada, incrementando así la resolución del captador, pudiéndose llegar, con ayuda de circuitos adicionales, hasta 100,000 pulsos por vuelta. El funcionamiento básico de los codificadores o encoders absolutos es similar al de los incrementales. Se tiene una fuente de luz con las lentes de adaptación correspondientes, un disco graduado y unos fotorreceptores. En este caso, el disco transparente se divide en un número determinado de sectores (potencia de 2), codificándose cada uno de ellos según un código binario cíclico (normalmente código Gray) que queda representado por zonas transparentes y opacas dispuestas radialmente. No es necesario ahora ningún contador o electrónica adicional para detectar el sentido del giro, pues cada posición (sector) es codificado de forma absoluta. Su resolución es fija, y vendrá dada por el número de anillos que posea el disco graduado. Resoluciones habituales van desde 2 8 hasta 2 19 bits (desde 256 a posiciones distintas). Normalmente estos sensores se acoplan al eje de un motor. Considerando que en la mayor parte de los casos, entre el eje del motor y el de la articulación se sitúa un reductor de relación N, cada movimiento de la articulación se vera multiplicado por N al ser medido por el sensor. Este aumentara así su resolución multiplicándola por N. Este problema se soluciona en los encoders absolutos con la utilización de otro encoder absoluto más pequeño conectado por un engranaje reductor al principal, de manera que cuando este gire una vuelta completa, el codificado adicional avanzara una posición. Son los denominados encoder absolutos multivuelta. Esta misma circunstancia originará que en el caso de los codificadores incrementales la señal de referencia o marca de cero, sea insuficiente para detectar el punto origen para la cuenta de pulsos, pues habrá N posibles puntos de referencia para un giro completo de la articulación. Para distinguir cual de ellos es el correcto se suele utilizar un detector de presencia denominado sincronismo. Cuando se detecta la conmutación de presencia o ausencia de pieza, o viceversa, se atiende al encoder incremental, tomándose como posición de origen la correspondiente al primer pulso de marca de cero que aquel genere. Autor: Francisco Aragoncillo Hernán Página 62

63 Los encoders pueden presentar problemas mecánicos debido a la gran precisión que se debe tener en su fabricación. La contaminación ambiental puede ser una fuente de interferencias en la transmisión óptica. Son dispositivos particularmente sensibles a golpes y vibraciones, estando su margen de temperatura de trabajo limitado por la presencia de componentes electrónicos. Actualmente existen dos tipos generales de encoders, según si miden rotación o traslación, los encoders lineales y los encoders rotatorios. En este proyecto solo se contemplaran los encoder rotatorios. Encoders rotatorios Los encoders rotatorios se emplean cuando se necesitan una exactitud y resolución muy altas. Fotografía 17. Encoder rotatorio El encoder incremental rotatorio proporciona altas exactitudes. Esto les hace aplicables en sectores como el textil, donde deben sincronizarse estrechamente los cilindros de la impresión para guardar los colores en el registro. Autor: Francisco Aragoncillo Hernán Página 63

64 Figura 17. Encoder incremental rotatorio En la Figura 17. Encoder incremental rotatorio se puede ver una sección de un encoder en construcción, ilustrándose algunos de los rasgos que contribuyen a la alta exactitud. Se conecta el árbol del motor rígidamente al rotor del encoder, a menudo a través del asiento cónico generalmente preferido. En acoplamientos de este tipo los tornillos se montan de manera que compensen las desviaciones en la excentricidad entre la pestaña del encoder y motor. Los encoders rotatorios emplean varias técnicas para asegurar altos rendimientos de exactitud. Estas técnicas involucran el uso de acoplamientos rígidos entre el encoder y árbol del motor, la compensación para las temperaturas altas, y la filtración óptica de la forma señalada. El uso de la interpolación es imperativo para conseguir una buena exactitud. Una manera de garantizar tal calidad, se ha determinado en el uso de filtración óptica en el encoder. Esta filtración consiste en la representación de una integración en los signos recibidos. La exactitud mejora ya que la integración deja fuera las imperfecciones pequeñas en el arranque. La forma de señal se perfecciona usando un método especial para eliminar los componentes señalados a causa de luz diferente. Las ópticas de encoder pueden soportar temperaturas entre 100 y 120 grados C. En consecuencia, deben llevar las fuentes ligeras especialmente diseñadas para que puedan Autor: Francisco Aragoncillo Hernán Página 64

65 resistir tales temperaturas. También se regula la intensidad para compensar por alto la caída de temperatura fuera de la sensibilidad de las células fotovoltaicas utilizadas en el encoder. Estas células se seleccionan para que conserven las calidades operando casi idénticas por encima de la temperatura. Esto también promueve la exactitud alta en la interpolación de los signos del encoder. Otro factor crucial para la exactitud, es el acoplamiento rígido está entre el encoder y árbol del motor. La manera convencional de conectar un encoder a un árbol de motor es con un acoplamiento localizado en el rotor del encoder. El problema es que este acoplamiento comprende un sistema de masa que al alcanzar su frecuencia natural le hace perder estabilidad. Una buena alternativa es localizar el acoplamiento en el lado del estator del encoder. Los acoplamientos del rotor también se pueden compensar para estos efectos, pero puede inducir a errores en la medición de 40 grados en el proceso Encoder del proyecto: El encoder empleado en el proyecto, para la adquisición de datos por medio de los puertos de entrada de la tarjeta, se trata de un encoder incremental de la marca Tekel, modelo 263. La hoja de características se encuentra incluida en el Anexo 3. El número de marcas que tiene el disco es de 1024, esto determinará su resolución. En la Fotografía 18 se observa la placa de características del encoder. Fotografía 18 La alimentación al encoder es de 5Vdc y se hace por los cables rojo y negro. Las señales que recoge el encoder son enviadas por los cables verde (green) y amarillo (yellow). Estas señales corresponden a los canales A y B del encoder, que van decalados 90º eléctricos, para poder incrementar la resolución del encoder e informar del sentido de giro del mismo. El canal cero informa cuando se ha dado una vuelta completa al eje Autor: Francisco Aragoncillo Hernán Página 65

66 del encoder, esta señal corresponde al cable azul (blue). Existen otras tres salidas del encoder: marrón (brown), rosa (pink) y blanco (white), que corresponden a las señales negadas de las anteriores y no se van a utilizar. Para poder realizar el acoplamiento del eje del encoder al eje de la máquina eléctrica, se ha utilizado un acoplamiento elástico formado por un pequeño cilindro con un muelle flexible, cuya misión principal es permitir posibles desalineaciones del eje del encoder y del motor sin que se estropeen los elementos de unión. El acoplamiento se une rígidamente a los ejes por medio de unos prisioneros. Fotografía 19. Acoplamiento utilizado. El conector del encoder a la tarjeta se puede ver en la Fotografía 20, se trata de un conector estándar cuidando que el orden de los cables sea: rojo, negro, tierra, amarillo, verde y azul. Este orden es inalterable ya que la placa está configurada para obtener las señales en ese orden. Autor: Francisco Aragoncillo Hernán Página 66

67 Fotografía 20 A continuación se muestra otro componente necesario para poder realizar la unión entre ejes. -Casquillo: Es una pieza de plástico para poder unir el acoplamiento al eje de la máquina eléctrica, pues el diámetro de este eje es mucho mayor. Fotografía 21.Casquillo para unir el acoplamiento y el eje. Autor: Francisco Aragoncillo Hernán Página 67

68 Programación de los drivers para la plataforma Windows NT Para poder utilizar la tarjeta interface para el PC, con la que se genera la modulación PWM, que se va a conectar a la tarjeta driver, se necesita poder leer y escribir en las direcciones de memoria que ésta utiliza. Más concretamente estas son las direcciones 300H en adelante, que el sistema operativo deja libres, para se utilizadas para algún propósito de programación, como es este caso. El principal problema que plantea el uso del sistema operativo Windows, es que a veces no permite escribir en estas direcciones de memoria, debido a algún tipo de restricción que tiene. Este problema con un sistema operativo Linux no sucede. La principal dificultad es encontrar las librerías que emplean los compiladores de Windows, en este caso el compilador con el que trabaja el software MATLAB es el compilador OPEN WATCOM Por lo tanto, hay que conseguir identificar las librerías que utiliza el programa driver que se emplean en la tarjeta PWM, que ha sido desarrollada por el departamento de electrónica de ICAI y buscar las equivalentes del compilador OPEN WATCOM Dentro de estas librerías se incluyen determinadas instrucciones, para poder leer y escribir en la memoria del PC, leer variables de entrada que introduzca el usuario a través de Simulink, etc. En el proyecto hubo que modificar dos drivers: - pwm_encoder : Es un driver diseñado para poder leer las señales que recibe la tarjeta del encoder y que a la vez escribe señales PWM en los generadores de pulsos de la tarjeta. De esta manera se coordina una determinada señal recibida con el momento en el que comienza la onda PWM senoidal en un periodo. Este programa fue modificado en este proyecto, prescindiendo de toda la parte de generación de pulsos PWM de la tarjeta, y ocupándose sólo de la lectura de la información de giro del eje del motor que captura el encoder. Este fue el segundo y último driver que se programó, pues al no poder disponer del variador Control Techniques debido a que estaba averiado, se decidió buscar otro uso práctico de la tarjeta y este era la lectura de un encoder, por este motivo se prescindió de toda la parte de generación de pulsos PWM. Autor: Francisco Aragoncillo Hernán Página 68

69 - svpwm_fpga.c : Este driver se encarga de configurar y de mandar sobre la parte de la tarjeta que genera los pulsos PWM. Fue el primer driver que se empezó a programar, cuando el variador Unidrive de Control Techniques no había presentado ningún fallo todavía. A pesar del fallo ocurrido, la reprogramación del driver se siguió llevando a cabo, a fin de utilizar las instrucciones del compilador para MATLAB sobre Windows, y con vistas a que pueda utilizarse en futuros proyectos. A continuación se explicarán los cambios dentro del entorno Windows requeridos para cada driver: Antes de nada hay que comentar que existen dos tipos de entradas, a la hora de programar una función en C dentro de MATLAB por medio del bloque S-Function. Figura 18. Esquema de cajas en Simulink Se tienen los parámetros de la función, que son valores de entrada que van a permanecer constantes a lo largo de toda la simulación, y que sólo se pueden cambiar una vez que la simulación está parada, haciendo doble clic encima de la caja de la S-Function. En la Figura 19. Máscara de entrada de parámetros se muestra el cuadro de diálogo que se puede hacer en Simulink para informar al usuario de los parámetros de entrada necesarios del bloque. Autor: Francisco Aragoncillo Hernán Página 69

70 Figura 19. Máscara de entrada de parámetros Los argumentos de la función son los valores que va a recibir a la entrada la S-Function y que van a ir cambiando de valor a cada paso de la simulación. Figura 20.Diagrama de bloques En el caso de la Figura 20.Diagrama de bloques el número de argumentos de entrada al bloque PWM_ENCODER es de cuatro. Cada entrada corresponderá con lo que se le haya asignado dentro del programa en C al que hace referencia el bloque. En este caso el programa es pwm_encoder.c y los argumentos de entrada son los valores de duración Autor: Francisco Aragoncillo Hernán Página 70

71 de los pulsos de cada rama y el cuarto valor se corresponde al bit de parada de funcionamiento. La estructura de un programa en C para MATLAB difiere de la estructura típica de los compiladores, pues requiere una serie de funciones específicas de MATLAB y de Simulink que configuran los argumentos de entradas y salidas de la función, los parámetros que necesita la función, etc. La estructura general de un programa en C para Simulink consta de las siguientes partes: mdlinitializesizes(simstruct *S) Esta subfunción o subrutina va definir el número de puertos de entrada y de salida a la función, también define el ancho del puerto de entrada y del puerto de salida. Este puede ser un ancho fijo, que será el número de argumentos de entrada que le ponemos a nuestra función. O también se le puede pedir a Simulink que configure el ancho del puerto de manera dinámica, por medio de la instrucción DYNAMICALLY_SIZED. Hay una instrucción que hace que los datos de entrada a la función, los argumentos, pasen por la función y lleguen a la salida sin demora en la ejecución, esta instrucción es: sssetinputportdirectfeedthrough(s, 0, 1); que se ve que en este caso sólo tiene un puerto de entrada y uno de salida. Hay dos instrucciones que van a definir el número de estados continuos o discretos que va a tener la función en C durante su simulación, estas dos funciones son: sssetnumcontstates(s, 0) y sssetnumdiscstates(s, 0); Para asignar el número de tiempos de muestreo está la instrucción sssetnumsampletimes(s, 1); que por lo general siempre debe ser uno. El puntero SimStruct*S es el que dentro de los programas en C de Simulink contiene toda la información necesaria a cada paso de la simulación, para que se puedan ir ejecutando las funciones en C, llamando a cada subrutina en el instante adecuado. static void mdlinitializesampletimes(simstruct *S): Esta subrutina se utiliza para preparar el tiempo de muestreo dentro de la simulación, y contiene las dos instrucciones siguientes: Autor: Francisco Aragoncillo Hernán Página 71

72 sssetsampletime(s, 0, SAMPLE_TIME); Esta instrucción define la variable tiempo de muestreo. sssetoffsettime(s, 0, 0.0);Esta otra permite configurar un tiempo de offset en el comienzo de la ejecución de la función dentro de la simulación en Simulink. static void mdlstart(simstruct *S): Esta subfunción de utiliza para incluir instrucciones que se vayan a ejecutar nada más dar comienzo la simulación. Chequea los parámetros y procesa los parámetros. static void mdloutputs(y, S,tid): Esta subfunción lee los argumentos de entrada a la función y a partir de estos, saca las salidas correspondientes. El puntero *y es el que utiliza Simulink para pasar los valores de salida de la función en C al diagrama de bloques. static void mdlterminate(simstruct *S) Es una subfunción con la que terminan todos los programas en C de Simulink, no tiene ningún contenido especial, pero es necesaria para que el programa sepa como acaba la función. Pwm_encoder.c: En la programación de este driver lo primero en modificarse fue el número de parámetros de entrada, que se vio reducido de 4 a 3 al prescindir de la parte del código que se encargaba de escribir en la tarjeta los pulsos de onda PWM que debía generar. Los parámetros de entrada de este driver, que en MATLAB se colocará dentro de una caja S-Function, son los siguientes: -Frecuencia de conmutación: En Hercios, es la frecuencia de conmutación de la onda triangular y un valor típico para este parámetro es de 6KHz 9KHz. Autor: Francisco Aragoncillo Hernán Página 72

73 -Relación Fsw/Fs: Es la relación entre la frecuencia de muestreo (Fs) y la frecuencia de conmutación (Fsw). Típicamente esta relación es mayor de 5. -Tiempo de muestreo: En segundos, le indica al ordenador cada cuanto tiempo tiene que actualizar las variables de la simulación. Un valor típico para ts es 1ms 0,1ms. El parámetro de entrada adicional era el número de ramas con las que contaba el inversor PWM, pero eso ya no interesa en la reprogramación del driver. #define NUMBER_OF_ARGS (3) #define FREC_CONMUTACION_ARG ssgetsfcnparam(s,0) /*fsw frecuencia de conmutacion[hz]=1000*/ #define VALOR_MUESTREO_ARG ssgetsfcnparam(s,1) /*nts relacion fsw/fs = 5*/ #define SAMPLE_TIME_ARG ssgetsfcnparam(s,2) /*ts tiempo de muestreo [s]=1/1000*/ #define FREC_CONMUTACION #define VALOR_MUESTREO #define SAMPLE_TIME ((uint_t) mxgetpr(frec_conmutacion_arg)[0]) ((uint_t) mxgetpr(valor_muestreo_arg)[0]) ((real_t) mxgetpr(sample_time_arg)[0]) Figura 21. Parámetros de entrada en programa en C Las librerías necesarias para poder disponer de las funciones que requiere el driver son: #include<winsock2.h>: Esta librería incluye las funciones que trabajan transmitiendo datos a través de los sockets de Windows. #include<windows.h>: Esta librería incluye funciones que utiliza el compilador para funcionar con el sistema operativo en general. #include<sys/types.h>: #include<conio.h>: Para poder utilizar las funciones de leer registros de la memoria inp, y inpw (para longitud de una palabra). Y las funciones de escribir en la memoria outp y outpw (para longitud de una palabra word ). #include<errno.h>: Para poder usar las funciones tipo error cuando se introduce mal un argumento de entrada a la función, o si faltan argumentos de entrada o sobran. En el caso del compilador para Windows OPEN WATCOM10.6, hay una instrucción en el driver para Linux que no está disponible para el sistema operativo Windows, esta es la instrucción o condición inline. Esta es una característica que se añade a la definición de las funciones dentro del driver, para que se mantengan dentro de una posición de memoria dentro del programa constante durante la ejecución del mismo, Autor: Francisco Aragoncillo Hernán Página 73

74 esto es algo que Windows no contempla, y la principal ventaja u objetivo de esta característica es que no se retrase el procesador al realizar la simulación. Actualmente los ordenadores son muy rápidos y potentes, por lo que se puede prescindir de esta característica sin problemas de ejecución dentro de Simulink en tiempo real. También se prescindió de la parte de código que controlaba el generador de pulsos PWM de la tarjeta, pues no tenía sentido al no tener disponible el variador Control Techniques, para llevarlo a la práctica. #ifndef MATLAB_MEX_FILE #include<winsock2.h> #include<windows.h> #include <sys/types.h> #include <conio.h> #include <errno.h> #include "pwm_encoder.h" #endif Figura 22. Librerías que se incluyen en el programa en C En el Anexo 4 se puede ver todo el código de esta función driver para el encoder. Svpwm_fpga.c: Este driver fue el primero que se comenzó a estudiar en el proyecto, dado que sirve exclusivamente para poder controlar la parte de la tarjeta que se encarga de generar el PWM a fin de poderlo mandar a la entrada del variador Control Techniques y poder disponer así de control vectorial. Este driver tiene cuatro parámetros de configuración. -Frecuencia de conmutación: En Hercios, es la frecuencia de conmutación de la onda triangular y un valor típico para este parámetro es de 6KHz 9KHz. -Valor de muestreo: Es cada cuanto tiempo se va a muestrear una interrupción. -Número de ramas del inversor: Este parámetro permite optar entre controlar 3 ramas con la tarjeta, o 6 ramas, puesto que la tarjeta está diseñada para poder controlar dos inversores a la vez. -Tiempo de muestreo: En segundos, le indica al ordenador cada cuanto tiempo tiene que actualizar las variables de la simulación. Un valor típico para ts es 1ms 0,1ms. Autor: Francisco Aragoncillo Hernán Página 74

75 #define S_FUNCTION_NAME #define S_FUNCTION_LEVEL 2 svpwm_fpga #ifdef MATLAB_MEX_FILE #include "mex.h" #endif #include "simstruc.h" #define NUMBER_OF_ARGS (4) #define FREC_CONMUTACION_ARG #define VALOR_MUESTREO_ARG #define NUM_RAMAS_ARG #define SAMPLE_TIME_ARG ssgetsfcnparam(s,0) ssgetsfcnparam(s,1) ssgetsfcnparam(s,2) ssgetsfcnparam(s,3) #define FREC_CONMUTACION ((uint_t) mxgetpr(frec_conmutacion_arg)[0]) #define VALOR_MUESTREO ((uint_t) mxgetpr(valor_muestreo_arg)[0]) #define NUM_RAMAS ((uint_t) mmgetpr(num_ramas_arg)[0]) #define SAMPLE_TIME ((real_t) mxgetpr(sample_time_arg)[0]) Figura 23 Por lo general las librerías que ha habido que incluir son las mismas que para la programación del anterior driver y alguna adicional. #include<sys/types.h>: Esta librería es necesaria para poder tener las funciones que informan del estado del fichero y del tiempo de simulación. #include<errno.h>: Para poder usar las instrucciones tipo error, que informan de un error al introducir mal los parámetros de entrada, o los argumentos, o en caso de que no coincidan el número de parámetros que se introducen. #include<stdio.h>: Son instrucciones para entrada y salida de datos en programación C de Windows en general. #include<stdlib.h>: Esta es la librería de funciones estándar de C. #include<conio.h>: En esta librería se encuentran las funciones para poder escribir en las direcciones de memoria (outp y outpw) y poder leer también de la memoria, con las funciones inp e inpw. #include <sys/time.h>: Incluye instrucciones de control de tiempos y la estructura struct tm. Autor: Francisco Aragoncillo Hernán Página 75

76 #include<unistd.h>: Es una librería que contiene instrucciones referentes a punteros y a funciones de error a la hora de leer entradas a la función en C. #ifndef _SVPWM_FPGA_H_ #define _SVPWM_FPGA_H_ #include <sys/types.h> #include <errno.h> #include <stdio.h> #include <stdlib.h> #ifndef MODULE #include <io.h> #include <time.h> /*#include <unistd.h>*/ #endif Figura 24 Dentro de este driver se preparan las direcciones de memoria donde se va a leer y escribir información de la tarjeta interface. También se incluyen funciones para el comienzo y la parada de la simulación. Se configuran las interrupciones del PWM para que cuando comience a generar las ondas PWM, las tres ramas vayan sincronizadas por las interrupciones. Hay una instrucción de este driver para Linux que no es aceptada por el sistema operativo Windows, se trata de la instrucción iopl() que sirve para poder pedir al sistema operativo privilegios de escritura y lectura en una dirección determinada de memoria, que en nuestro caso es a partir de la 300H, durante la ejecución de otros programas, se puede tener distintos niveles de permiso de escritura y lectura: 1, 2, 3,... En el caso de este proyecto, el problema se encuentra en poder leer y escribir en la dirección 300H en adelante, mientras el sistema de tiempo real Real Time Windows Target hace que el sistema operativo funcione en tiempo real. Como el compilador OPEN WATCOM 10.6 no aceptaba esta instrucción, se decidió prescindir de la misma, puesto que en principio no deberían de haber restricciones en la lectura y escritura de la memoria. Esta instrucción va incluida en una función de inicialización del driver. El código de los programas driver se incluye en el Anexo 4. Autor: Francisco Aragoncillo Hernán Página 76

77 2.5.-Elaboración de un presupuesto para un variador por partes: En este apartado se pretende diseñar un variador comprando las distintas partes necesarias a un fabricante. En concreto para poder formar un variador se ha optado por comprar bloques de componentes premontados y de la unión de estos bloques se forma un variador completo, para controlar máquinas eléctricas. Las distintas partes de electrónica de potencia que integra un variador son las siguientes: Puente rectificador de alterna trifásica a continua BUS de continua Inversor Puente rectificador: Se encarga de rectificar la corriente trifásica a corriente continua. Puede ser un puente sin controlar, si esta formado por diodos (Figura 25. Puente rectificador de diodos), o semicontrolado si la mitad de los componentes son diodos y la otra mitad tiristores, o completamente controlado en el caso de que todos los componentes sean tiristores. Autor: Francisco Aragoncillo Hernán Página 77

78 Figura 25. Puente rectificador de diodos Los puentes controlados y semicontrolados, son capaces de regular la tensión del bus de continua y de verter potencia a la red en el caso de frenar la máquina eléctrica. El variador Control Techniques no tiene la posibilidad de verter potencia a la red al realizar las frenadas de un motor asíncrono, sino que utiliza un chopper de frenado para actuar en modo freno. Es por esto que se eligió un puente rectificador sin controlar, ya que lo que se pretende es buscar un variador montado por partes, que sea capaz de dar las mismas prestaciones que el variador Unidrive de Control Techniques. Además, el poder verter potencia a la red, supone tener un control adicional sobre el puente rectificador, lo que complica más el funcionamiento del variador, y se aleja del fin principal del proyecto, que es el estudio del control vectorial. Para la adquisición de un puente rectificador, se buscó el fabricante Semikron, que es uno de los pioneros en este campo de la electrónica de potencia y por lo tanto cabe esperar de él una buena calidad y unos precios razonables. El puente rectificador de diodos sin controlar que se buscó para el proyecto, es el modelo SKS 310N B6U 210 V16 que ofrece unas prestaciones más que suficientes, para controlar las máquinas del laboratorio. Las siglas de designación del modelo que el fabricante pone representan las características principales del modelo. SKS: Semikron solutions. 310: La corriente nominal del aparato. N: Ventilación natural. Autor: Francisco Aragoncillo Hernán Página 78

79 B6U: Es la configuración correspondiente a un puente rectificador de diodos. 210: Corresponde con la máxima potencia de salida del dispositivo expresada en KVA. V16: Tensión inversa de pico de los componentes que componen el dispositivo, en este caso tiene un valor la tensión de pico inversa de 1600V. Bus de continua: Esta compuesto por las conexiones eléctricas que van desde el puente rectificador hasta el inversor, y por los condensadores y el chopper de frenado necesario, para frenar los motores eléctricos, en este caso ya que no se cuenta con un puente rectificador controlado, y toda la energía de frenado se deberá volcar en una resistencia eléctrica con el uso de un chopper. Las conexiones eléctricas deberán poder transportar corrientes considerables durante las fases de arranque y frenado de la máquina eléctrica. En el variador de Control Techniques los conductores empleados para este fin son unas barras de sección rectangular, que proporcionan resistencia mecánica ante las posibles fuerzas electromecánicas que pueden aparecer debido al paso de corrientes importantes, y que tienen una buena conductividad y poca resistencia de contacto en las uniones, pues se emplean tornillos de diámetro considerable, con arandelas de Cobre para garantizar una unión eléctrica de muy baja resistencia.. Por lo tanto, en la unión de los componentes adquiridos, se emplearán cables de una sección bastante considerable o barras, aunque estas últimas restan flexibilidad a la hora de emplazar los distintos componentes que formarían el variador por partes. Además habrá que tener cuidado con su aislamiento para evitar accidentes. la única ventaja que aportaría el empleo de barras sería una mayor resistencia a los esfuerzos electromecánicos, pues los cables también pueden tener capacidad para llevar corrientes importantes con la sección adecuada. El condensador necesario para el bus de continua, según el fabricante Semikron, debe tener las siguientes características, que vienen obligadas por el conjunto de electrónica de potencia que forma el inversor: SEMIKRON Type SKC 3M3-40A-1 Capacidad equivalente: (-10%, +30%) 9,9 mf Voltaje: 800 Vdc Autor: Francisco Aragoncillo Hernán Página 79

80 El variador analizado de Control Techniques, utilizaba dos condensadores puestos en serie, para llegar a la tensión requerida por el bus de continua. En el caso de un montaje del variador por partes, se puede optar por utilizar un único condensador, que en principio es lo que el fabricante de los componentes de electrónica de potencia recomienda. El chopper de frenado, es un componente de electrónica de potencia, un IGBT se encarga de trocear la intensidad que va a una resistencia, en la que se vierte la potencia eléctrica transformada durante el funcionamiento de la máquina eléctrica en modo generador. El IGBT en concreto empleado para esta función, se trata del modelo SKM 300GAL063D de Semikron, del que se explicarán a continuación sus principales características a las que hace referencia su nomenclatura. SKM: Módulo de Semikron. 300: Corriente nominal del dispositivo de electrónica de potencia. GAL: Hace referencia al circuito interno del IGBT, a la configuración de sus puertas. 063: Potencia máxima de salida en KVA que el dispositivo es capaz de dar. El circuito eléctrico de las puertas del IGBT se escogió tipo GAL, pues este tipo es el empleado por Control Techniques en sus variadores, por lo tanto eso simplifica las conexiones a la parte de potencia y a la parte de control a la hora de realizar el montaje de un variador por partes. Los otros dos tipos de circuitos eléctricos para el IGBT son el tipo GB y el tipo GAR. Figura 26. Esquema eléctrico tipo GAL Autor: Francisco Aragoncillo Hernán Página 80

81 Dentro de este esquema hay que distinguir las conexiones de la parte de potencia (conexiones 1, 2, 3), que funcionan con elevadas tensiones e intensidades, de la parte de disparo (conexiones 6,7), la cual utiliza valores mucho más reducidos de tensiones e intensidades. Figura 27.Conexiones del esquema Inversor: El conjunto de tres ramas formadas cada una por un IGBT, se encarga de convertir la corriente continua, de nuevo a alterna, pero con la forma de onda deseada por el control del motor de inducción. En el variador fabricado por Control Techniques, la parte del inversor, estaba formada por tres IGBT de la marca EUPEC, con los drivers de control de los mismos, integrados en la placa principal del variador. A la hora de tener que comprar un inversor, habrá que buscar un conjunto en el que se incluyan los tres IGBT necesarios (uno por cada rama del inversor). Que también incluya los driver que manejan los tiempos de apertura y cierre de los IGBT. En este caso lo que el fabricante Semikron tiene en el mercado es el modelo SKS 400F B6CI 230 V12 el cual tiene las siguientes características: SKS: Semikron solutions. 400: Corriente nominal del inversor. F: Ventilación forzada. B6CI: Configuración de inversor formado por tres IGBT con driver. 230: Potencia máxima de salida del dispositivo expresada en KVA. V12: Tensión de pico inversa de los componentes que forman el dispositivo, V12 significa una tensión inversa de pico de 1200V. Autor: Francisco Aragoncillo Hernán Página 81

82 El esquema eléctrico del inversor es el siguiente: Figura 28. Esquema eléctrico del inversor Los driver que vienen integrados en el inversor son el modelo SKiiP 642GB120 y se encargarán de que el funcionamiento de los IGBT sea el adecuado. Por lo tanto a este variador formado por diversos componentes, todos ellos de la marca Semikron, se le puede activar desde la tarjeta prototipo diseñada por el departamento de electrónica de ICAI. En cuanto a la compatibilidad de los componentes, se puede apreciar en las hojas de características incluidas en los anexos, que el puente rectificador tiene una tensión nominal de 500V, mientras que el inversor tiene 400V. Esta diferencia hará que durante el funcionamiento del variador completo, no pueda sobrepasarse la tensión de 400V, aunque esto no supone un problema puesto que las máquinas eléctricas del laboratorio funcionan con 230V. En cuanto a la intensidad de salida nominal, el inversor es capaz de dar 400 A, mientras que el puente rectificador tiene una intensidad nominal de 310 A. Esto tampoco supone un problema, si el inversor da mayores corrientes de 310 A durante cortos intervalos de tiempo, en los que se descargarían los condensadores del bus de continua. Si que sería un problema, en el caso de querer trabajar con intensidades de salida del inversor mayores de 310 A durante régimen permanente, ya que el BUS de continua acabaría descargándose por debajo de niveles que harían caer la tensión demasiado, dentro del BUS, y acabaría dañando el puente rectificador. De todas formas se está hablando de intensidades de salida mucho más elevadas, que las que van a absorber las máquinas de laboratorio. Esto se debe, a que en el campo de la electrónica de potencia, ha avanzado mucho estos últimos años y el fabricante monta Autor: Francisco Aragoncillo Hernán Página 82

83 módulos cuyas mínimas potencias e intensidades son las que se han elegido en este proyecto. Se han elegido unos componentes, que cumplen sobradamente los requerimientos mínimos exigidos. Puesto que se pretendía buscar un variador de características similares al de Control Techniques, el cual sólo es capaz de dar una corriente de salida máxima de 63 A, que son más que suficientes para alimentar las máquinas de laboratorio. Enfocado hacia fines educativos Semikron ha diseñado un modelo en el que las conexiones son visibles, accesibles y se pueden cambiar por medio de cables con bananas. Este conjunto no es un variador por si solo, pero integra todos los componentes que se han buscado antes por separado. Este aparato tiene el esquema eléctrico que se muestra en la Figura 29.Esquema eléctrico del aparato con fines educativos. Figura 29.Esquema eléctrico del aparato con fines educativos Autor: Francisco Aragoncillo Hernán Página 83

84 El aspecto que tiene este equipo de Semikron se puede ver en la Fotografía 22 Fotografía 22 En el equipo se integran todos los componentes de electrónica de potencia necesarios para poder controlar una máquina eléctrica. Autor: Francisco Aragoncillo Hernán Página 84

85 Capítulo 3 Resultados Autor: Francisco Aragoncillo Hernán Página 85

86 3.1.-Introducción: En el presente proyecto, se han sucedido una serie de desafortunados incidentes, que han ido obligando a tener que replantear los objetivos del mismo. El primero de ellos, fue el fallo que se produjo en la placa integrada del variador, donde se encuentran integrados gran cantidad de controles y desde la que se distribuía la alimentación a todos los componentes eléctricos de la placa. Este fallo supuso, al no ser posible llevar a cabo una reparación del variador por el taller de mantenimiento, el prescindir de utilizar el variador para la realización del proyecto, pues el plazo de reparación del variador no permitía que el proyecto siguiera su curso en las fechas establecidas. El segundo fallo se produjo en la tarjeta interface del ordenador. Este fallo se debió, a que cuando se estaba colocando dentro del PC, para su funcionamiento con el encoder, es necesario que la tarjeta se alimente con una fuente de 5V adicional a la alimentación que recibe a través del BUS ISA. Una vez instalada la tarjeta en el BUS ISA correctamente al ir a alimentar por uno de los conectores de la tarjeta, se debió hacer contacto uno de los cables con la carcasa del PC y se cerró un cortocircuito entre la tarjeta, la fuente de alimentación y la carcasa del PC. Este cortocircuito estropeó la tarjeta, al dañar la FPGA interna, con la que se diseñan las conexiones eléctricas dentro de la tarjeta. Este fallo se produjo en una fecha bastante próxima a la finalización del proyecto, por lo que los directores decidieron simular las entradas del encoder a la tarjeta, y la generación de pulsos PWM, mediante el software con el que se programa la FPGA: el Quartus II de la compañía ALTERA. Por esta razón los únicos resultados obtenidos hasta la fecha son de tipo teórico, mediante la simulación con PC. Autor: Francisco Aragoncillo Hernán Página 86

87 3.2.- Simulación de la entrada del encoder: En este apartado se ha simulado el funcionamiento real del encoder, colocando como entradas a la simulación el canal A, el canal B y el canal 0. El canal A y el B son los canales que utiliza el encoder cada vez que se mueve una franja del sensor. Son los pulsos que se van produciendo a medida que se va moviendo el eje del encoder. El canal B es complementario y va decalado 90º grados eléctricos con respecto al canal A. Este canal sirve para poder multiplicar por dos la resolución del encoder y para conocer el sentido de giro del eje del encoder. Por último el canal 0 es el que marca el origen de las vueltas del encoder, es decir que a cada vuelta completa que da el encoder, se puede emplear el canal 0 para resetear la cuenta, y dentro de cada vuelta se producirán 1024 pulsos en cada canal, lo que unido a la medición de los flancos de subida y de bajada de cada canal, hará que la resolución final sea de 4*1024. En el esquema interno de la FPGA hubo que añadir la lectura del canal 0 del encoder. Este esquema eléctrico interno de la FPGA se programa con la ayuda de un lenguaje a alto nivel con el programa Quartus II de la compañía ALTERA. En la siguiente figura se muestra dentro del esquema de bloques general la parte que se encarga de llevar la cuenta de pulsos eléctricos de la señal del encoder. Figura 30 Autor: Francisco Aragoncillo Hernán Página 87

88 A la izquierda del esquema se encuentran las entradas del encoder, es decir el canal A, el canal B y el canal 0. Las señales provenientes del canal A y del canal B pasan por una serie de flip-flops para asegurar su estabilidad y evitar los posibles gliches en el tiempo. Posteriormente van a una caja contador que suma los pulsos recibidos de los dos canales y tiene en cuenta la dirección de giro en función del canal desde el que llegan antes los pulsos. La señal del canal 0 llega directamente a un reset asíncrono instalado en el contador. Finalmente a la derecha del esquema eléctrico se encuentran las salidas de procesado del encoder. Estas son la dirección de giro, que según su forma indicará un giro horario o antihorario. Una señal llamada cuenta que genera un pulso cada vez que detecta un flanco de subida o de bajada de cualquiera de las dos señales de los canales A y B. Y por último una señal llamada encoder que es de 16 bits y que transmite la cuenta del bloque contador. La conexión que parte desde la señal encoder de 16 bits hacia la parte superior del esquema eléctrico es un bus de datos que en función del valor de un registro llamado RD_REG1_R0 va a transmitir hacia el bus de datos de la tarjeta la cuenta del encoder. Este esquema eléctrico de la tarjeta ha sido diseñado por el Departamento de Electrónica y Automática de ICAI en la mayor parte. En el presente proyecto se le han realizado una serie de modificaciones para ajustarse a las necesidades del encoder en cuestión. El fichero del esquema eléctrico principal de la FPGA se llama svpwm_final.bdf, dentro de este fichero proyecto cada uno de los bloques que se han empleado son megafunctions. Algunas de estas megafunctions ya están incluidas en el programa, pero otras han tenido que ser diseñadas por el DEA. De la parte eléctrica del encoder los flip-flops utilizados ya se incluyen dentro del programa al igual que el bloque del contador, pero más adelante se mostrarán bloques creados por el DEA. En la Figura 31 se muestra la parte superior del esquema eléctrico de la FPGA, en el que se ha programado la parte correspondiente a la generación de pulsos PWM. Autor: Francisco Aragoncillo Hernán Página 88

89 Figura 31 El bloque situado arriba a la izquierda llamado int_local se encarga de realizar una serie de interrupciones para coordinar las señales generadas en las tres ramas a lo largo del tiempo. Así este bloque marca cuando comienza y cuando acaba un período de generación, y las señales que genere cada rama de PWM presentarán una serie de antisimetrías con respecto a la señal de interrupción generada. Figura 32. Esquema interno del bloque int_local Autor: Francisco Aragoncillo Hernán Página 89

90 El bloque situado abajo a la izquierda del esquema se llama decodificador y se encarga de direccionar los valores de entrada del bus de datos hacia los distintos registros de memoria del esquema eléctrico de la FPGA. A este bloque le llegan las señales de interrupción del BUS de comunicaciones ISA con el que funciona la tarjeta. Estas señales son nen, nrd, y nwr. La señal negada nen se encarga de transmitir los momentos de interrupción del bus en los cuales se puede leer o escribir en las direcciones de memoria de la tarjeta. La señal negada nwr indica que la acción que se realiza es la escritura en los registros de memoria de la tarjeta, esto es necesario cuando se emplea la generación de pulsos PWM. La señal negada nrd se emplea para transmitir los datos de la cuenta del encoder desde los registros de memoria de la tarjeta hacia el PC. El bus de datos de 16 bits llamado valor[15.0] es bidireccional y se emplea para las dos tareas que se acaban de explicar. La otra señal que le llega al decodificador es AD[3 0] y según el valor de esta variable el bloque decodificador mandará la información que haya en ese momento en el bus de datos valor a un determinado bloque de las tres ramas, o al bloque de interrupciones int_local. Autor: Francisco Aragoncillo Hernán Página 90

91 Figura 33. Esquema interno del bloque Decodificador Los tres bloques situados a la derecha en el esquema corresponden a los generadores de pulsos de las tres ramas, y los tres bloques son iguales, son la misma megafunction. A las ramas de generación de pulsos PWM les llega la señal de interrupción, los datos que marcan el ancho de pulso de cada rama y la señal del reloj que es común para todo el esquema eléctrico de la FPGA. Autor: Francisco Aragoncillo Hernán Página 91

92 Figura 34. Esquema interno del bloque rama En el programa Quartus II con un proyecto como este se puede establecer una jerarquía entre los bloques, así en lo alto de la jerarquía se encuentra el esquema eléctrico principal y más abajo en la jerarquía se encuentran los distintos bloques (decodificador, interruptor, ramas) que forman parte del esquema eléctrico principal. Para llevar a cabo la programación de la FPGA hay que acceder a los menús que se encuentran en Tools ->Programmer. La pantalla que se abre es la que se muestra a continuación. Figura 35. Menu de programación de Quartus II Autor: Francisco Aragoncillo Hernán Página 92

93 Dentro de este menú se puede elegir el modelo de FPGA que se va a programar y se selecciona el programa que se va a introducir en cuestión. El programa Quartus II también permite simular previamente el proyecto que se ha creado antes de introducirlo en la FPGA. Estas simulaciones tienen en cuenta los tiempos de proceso que tiene la FPGA y puede advertir sobre posibles defectos de diseño al programador debido a tiempo de las puertas lógicas, etc. Para poder simular es preciso compilar el proyecto previamente, con la herramienta de compilación situada junto a la de simulación en el programa Quartus II. En el proyecto se simuló el funcionamiento de la tarjeta que integra una FPGA de ALTERA modelo FLEX10K10. Las simulaciones se guardaron con el formato Vector Waveform File, en el que se detallan las evoluciones de las entradas y salidas de la FPGA a lo largo del tiempo de la simulación. Los planos eléctricos de la programación de la FPGA se encuentran en el Anexo 5. En las siguientes figuras se muestran las simulaciones realizadas sobre el encoder, en ellas se ha simulado los datos que va recogiendo la tarjeta, según los pulsos eléctricos que va recibiendo del encoder. Autor: Francisco Aragoncillo Hernán Página 93

94 Figura 36 En la Figura 36 comienza la simulación de los trenes de pulsos, las variables de entrada a la simulación son el canal 0, el canal A y el canal B, pero también hay que tener la variable reloj de la tarjeta, el cual va integrado dentro de la misma y oscila a mucha más frecuencia que los pulsos que pueda llegar a recibir de entrada del encoder por muy rápido que gire el eje de la máquina, en concreto es un reloj que oscila a 8 MHZ. Como se puede ver, la señal del canal A va adelantada 90º eléctricos con respecto a la señal del canal B, este adelanto hace que los pulsos de la señal dirección tengan una forma determinada, que indica que el encoder está girando en el sentido creciente de la cuenta. La variable de salida cuenta genera un pulso a cada incremento de posición del encoder, y esto se da en cuatro ocasiones, de forma que se pueda multiplicar una resolución de 1024 muescas que tiene el disco del encoder por 4. Las ocasiones en las que va dando un pulso son cada vez que el canal A tiene un flanco de subida, un flanco de bajada, y cuando el canal B tiene un flanco de subida, y un flanco de bajada. En la simulación se puede comprobar en que instantes la señal de salida de la tarjeta cuenta va dando pulsos, y se puede ver también que estos pulsos son siempre de la misma duración. Autor: Francisco Aragoncillo Hernán Página 94

95 Por último la señal de salida de la tarjeta encoder va llevando la cuenta del número de pulsos que se han ido produciendo a medida que el encoder va girando y se actualiza con el flanco de bajada de la variable cuenta. Notar que todas las señales de salida de la simulación se obtienen después de ser analizadas las señales de entrada por la FPGA que está integrada en la tarjeta interface para el PC. Figura 37 Autor: Francisco Aragoncillo Hernán Página 95

96 En la Figura 37 se ha desplegado la señal de salida de la tarjeta encoder, esta señal es de 16 bits, y en la figura los bits menos significativos se encuentran en la parte de abajo, es decir el bit de abajo del todo de la figura corresponde a la variable encoder[0], y en la cuenta del encoder representa 2 0 =1, la siguiente señal sería 2 1 =2, y así se va realizando la cuenta que acaba en 2 15 = el resto de bits puestos a uno, lo que da una cuenta final de Por su parte el encoder tiene un disco de 1024 marcas de resolución que multiplicado por 4 da un total de 4096, que se corresponde con 2 12, por lo que con tener doce bits de señal del encoder bastaría. Figura 38 Autor: Francisco Aragoncillo Hernán Página 96

97 En la Figura 38 se da un momento de la simulación en el que el encoder invierte el sentido de giro, por lo que se adelanta la señal del canal B a la señal del canal A y esto hace que la forma de la señal dirección se invierta, indicando que ahora el eje del encoder gira en sentido contrario. La forma de la señal de salida cuenta sigue siendo igual, pues esta señal sólo detecta los flancos de subida y de bajada de los canales A y B y como una vez el encoder vuelve a girar, aunque sea en sentido contrario, el desfase entre las señales de los canales A y B seguirá siendo de 90º, aunque en este caso la señal del canal B sea la que va adelantada a la del canal A. Figura 39 Autor: Francisco Aragoncillo Hernán Página 97

98 En la Figura 39 se vuelve a invertir el sentido de giro del encoder, que venía girando en sentido negativo de la Figura 38 de la simulación, y de esta manera vuelve a contar hacia delante como en el comienzo de la simulación. Se ve que las formas de las señales de salida de la tarjeta vuelven a ser como antes y la cuenta de la señal encoder vuelve a incrementarse a medida que va contando pulsos de la señal cuenta. Figura 40 Autor: Francisco Aragoncillo Hernán Página 98

99 En la Figura 40 se muestra un supuesto paso por cero, que teóricamente se daría al alcanzar la cuenta de 4096 pulsos, pero que en la simulación se puede poner en cualquier momento ya que las formas de las señales de entrada son creadas con el propio programa sin casi ninguna limitación. Este paso por cero tiene la particularidad de que no está sincronizado con el canal A como en los anteriores casos, sino con el canal B, esto se hizo para comprobar el funcionamiento en caso de utilizar un encoder en el que el fabricante por algún motivo decidiese colocar el paso por cero sincronizado con el canal B, en lugar del A, lo que además cambiaría el comienzo de la cuenta pues el primer pulso se debería a una subida de flanco del canal A en lugar del canal B, que es lo habitual. El funcionamiento de la lógica de la tarjeta es correcto como se aprecia en la simulación, debido a que el reseteo de la cuenta que se hace con la señal del canal 0 se aplica a un reset asíncrono, el cual no tiene en cuenta el momento de los flancos de subida y de bajada de los canales A y B, sino que resetea la cuenta en el momento en que le llega la señal del canal 0. Autor: Francisco Aragoncillo Hernán Página 99

100 Figura 41 En la Figura 41 se presenta el final de la simulación en el que aunque no se llega a 4096 pulsos que sería una vuelta completa del encoder, se llega casi a la mitad y se ve que la cuenta sigue funcionando sin problemas. Autor: Francisco Aragoncillo Hernán Página 100

101 3.3.- Simulación de generación de PWM: En este apartado de simulan las señales que la tarjeta manda a cada una de las tres ramas del inversor. Los datos de entrada a la tarjeta tienen que entrar por el bus de 16 bits, que es compartido con la parte de la FPGA que lee las señales de entrada del encoder (canales A, B y 0) y hace la cuenta del encoder que posteriormente manda por el bus al PC. Por lo tanto se tienen 16 bits que van a llevar la información necesaria para que cada rama sepa la señal que tiene que generar a cada momento, teniendo en cuenta el ancho de pulso que le corresponde a esa señal y el desfase que debe haber entre las tres señales, para dar al motor una suma de corrientes equilibrada. En la modulación PWM se tiene que, donde la señal triangular queda por encima de la senoidal se compara y así se genera un ancho de pulso para la onda cuadrada de módulo constante, en el que lo que va cambiando es el ancho del pulso, la duración de la onda cuadrada.(figura 42) Portadora (triangular) Moduladora (senoidal) Figura 42 En la simulación del funcionamiento de la tarjeta no se puede incluir el esquema de generación PWM hecho en Simulink y que compara una onda triangular con una senoidal, sino que lo que se va a simular son las interrupciones que tiene el puerto de comunicaciones ISA, con sus tiempos de lectura y escritura para la tarjeta, y se van a generar ondas cuadradas de amplitud constante pero con distintas duraciones, que son Autor: Francisco Aragoncillo Hernán Página 101

102 las formas de onda tipo PWM que van a ir a los drivers, aunque en este caso no tendrán las formas de PWM que se obtendrían con un esquema de control vectorial con PWM realizado en Simulink. Las variables de entrada de la simulación nen, nwr y nrd son las señales de comunicaciones con las que funciona el bus ISA, y en función de estas se simulan las interrupciones que se dan en el funcionamiento normal del bus. La variable nen se emplea para indicar que durante ese tiempo se pueden transmitir datos por el bus. La variable nwr se emplea para asignar la acción de escritura en los registros de memoria de la tarjeta, así cuando esta variable está a cero voltios, al ser de lógica negada, permite que se pueda escribir en los registros de memoria de la tarjeta donde se guardan la duración de los pulsos, de las interrupciones y otra información necesaria para el funcionamiento de la tarjeta. La variable nrd permite leer de la tarjeta interface la información que esta va recogiendo de la cuenta del encoder. Esta información de la cuenta tiene que ser transmitida por el bus a través de la misma señal de 16 bits llamada valor, la cual es bidireccional ya que sirve tanto para escribir en los registros de las ramas la duración de los pulsos a generar y la duración de las interrupciones, como para leer el registro de la tarjeta que lleva la cuenta del encoder. La variable valor como se ha mencionado antes es en realidad un grupo de 16 bits valor[15.0] con el que se puede leer y escribir de los distintos registros de memoria de la tarjeta. La variable AD son las direcciones de los distintos registros dentro de la tarjeta. En la siguiente tabla se detalla a qué dirección corresponde cada registro. Autor: Francisco Aragoncillo Hernán Página 102

103 Dirección en Registro con esa Descripción del AD[3, 2, 1, 0] decimal (AD) dirección registro 0 [0, 0, 0, 0] WR_REG0_R1 Escribir rama 1 1 [0, 0, 0, 1] WR_REG0_R2 Escribir rama 2 2 [0, 0, 1, 0] WR_REG0_R3 Escribir rama 3 3 [0, 0, 1, 1] WR_REG0_R4 Escribir rama 4 4 [0, 1, 0, 0] WR_REG0_R5 Escribir rama 5 5 [0, 1, 0, 1] WR_REG0_R6 Escribir rama 6 14 WR_REG_CTL Registro de control [1, 1, 1, 0] de interrupciones 15 WR_REG_INT Registro de [1, 1, 1, 1] interrupciones Tabla 1. Direccionamiento de la tarjeta Las variables de salida de la simulación son las tres ramas, es decir cada una de estas salidas de la tarjeta llamadas RAMAn corresponden a las señales que van a ir a los generadores de pulsos que tiene la tarjeta integrados, por lo tanto estas son las formas de onda en pequeña señal de la generación de PWM que posteriormente van a ser amplificadas en los generadores de onda de la tarjeta. También se encuentran las señales de salida int_local, int, y LED. La señal de salida int_local corresponde a las interrupciones que se dan dentro de cada rama, pero esta interrupción es común a las tres ramas, de manera que las ondas generadas por cada rama se van sincronizar por esta señal y van a presentar una simetría a los impulsos que se generen en el canal de salida int_local, esto se puede apreciar en todas las simulaciones realizadas del PWM, hay una simetría de las señales de salida de las ramas en el tiempo en torno a los impulsos del canal de salida int_local. Esta señal de salida se modifica variando el valor del registro de interrupciones, con lo que se puede ajustar el valor del tiempo transcurrido entre las interrupciones. La señal de salida int es parecida a la anterior, pero esta variable es controlada por el REG_CTRL, el registro de control además de por el registro de interrupciones como la anterior señal. La variable int no presenta impulsos en su forma de onda, sino que cuando se generan dos pulsos en la variable int_local esta señal int cambia de valor, si estaba a cero pasa a valer uno y viceversa. Esto debe ser así cada dos pulsos de la variable int_local pero al principio de las simulaciones de cambia a cada pulso debido Autor: Francisco Aragoncillo Hernán Página 103

104 a que se empiezan a inicializar los distintos contadores y comparadores que hay dentro de la lógica de la tarjeta y es por esto que hasta que no han pasado tres pulsos de la int_local la tarjeta no comienza a generar correctamente las interrupciones. La señal de salida LED se emplea para comprobar el correcto funcionamiento de la tarjeta cuando recibe datos y esta señal se activa cuando llega un uno del quinto bit de la variable de entrada valor, es decir, que cuando la variable valor[4] pasa a valer uno el LED se enciende. El resto de variables de la simulación corresponden al encoder y fueron ya explicadas en el apartado anterior Simulación de la entrada del encoder. Los detalles del esquema eléctrico programado en la FPGA se explicaron anteriormente en el apartado Simulación de la entrada del encoder, y los planos se encuentran detallados en el Anexo 5. A continuación se muestran las simulaciones realizadas. Autor: Francisco Aragoncillo Hernán Página 104

105 Figura 43 Autor: Francisco Aragoncillo Hernán Página 105

106 En la Figura 43 se ha simulado el funcionamiento de las ramas del generador de PWM, así según los valores de entrada que hay dentro de la variable del bus de datos valor de 16 bits, al introducir la secuencia de la simulación se consiguen los pulsos de las ramas que se ven en la simulación. En esta simulación se han introducido en la rama 1 un valor = 2, en la rama 2 un valor = 4 y en la rama 3 un valor = 6. Esto va a hacer que la duración en el tiempo de la onda de cada rama sea distinta y así es como se muestra en la simulación, la rama 1 es la que mayor tiempo permanece a nivel de uno, en concreto 3,68us, y por lo tanto será la que mayor valor medio tenga, por el contrario las otras dos ramas duran menos tiempo a uno al haberles asignado valores más elevados en sus registros, en concreto la rama 3 es la que menos tiempo permanece a uno debido a que se le ha introducido un valor de 6, esta rama se mantiene 1,95us a nivel de uno. La rama 2 con un valor de 4 permanece a uno durante 2,84 us. Esto quiere decir que a mayores valores en el registro el tiempo que permanece la onda a nivel de cero es mayor y por lo tanto menor tiempo a uno. Como se ha comentado antes las ondas de las tres ramas tienen que presentar una simetría en torno a los impulsos generados en la señal de salida int_local. En el valor de la interrupción se ha introducido un valor de 10 que hace que cada 24 pulsos de reloj la variable int_local de un pulso. El valor temporal de 24 pulsos de reloj se corresponde con 2,4us ya que el periodo del reloj en esta simulación es de 0,1 us. Se observa que cuando el bus de datos pasa de escritura a lectura con el cambio de las variables nwr a uno y nrd a cero se transfiere la cuenta del encoder a través del grupo de bits valor. Autor: Francisco Aragoncillo Hernán Página 106

107 Figura 44 En esta simulación se han introducido los mismos valores para las ramas que en la simulación anterior, pero en esta se pueden ver más ciclos de generación de los pulsos que en la anterior. Como se había comentado antes la señal int cambia de estado cada dos pulsos de la señal int_local para el estado de cero y cada pulso para el estado uno. Autor: Francisco Aragoncillo Hernán Página 107

108 Figura 45 En la simulación de la Figura 45 se han cambiado los valores de cada rama, en la rama1 se ha introducido un valor = 6, en la rama 2 un valor = 4 y por último en la rama 3 un valor = 6, esto hace que en este caso la rama 2 sea la que más tiempo permanece a uno y es por lo tanto la que mayor valor medio de la onda presenta. Las otras dos ramas duran el mismo tiempo puesto que a las dos se les ha asignado un mismo valor de 6. Por lo demás las variables WR_REG_CTL tiene un valor de 18 y WR_REG_INT un valor de 10 estos valores afectarán los tiempos de repetición de las señales pues estas son simétricas con respecto a las variables de salida int e int_local. Autor: Francisco Aragoncillo Hernán Página 108

109 Figura 46 En esta simulación los valores asignados a cada rama son para la rama1 un valor = 4, para la rama2 un valor = 6 y para la rama3 un valor = 2. En este caso la rama con valor medio más elevado será la 2. Los valores de tiempo de las interrupciones permanecen constantes, con un WR_REG_CTL que tiene un valor de 18 y WR_REG_INT un valor de 10. Autor: Francisco Aragoncillo Hernán Página 109

110 Figura 47 En la simulación de la Figura 47 para la rama1 se asignó un valor de 10, para la rama2 un valor de 10 y para la rama3 un valor de 8. Se intentó buscar intervalos de tiempo menores que los correspondientes a un valor de 10, pero los módulos de la lógica de la tarjeta están limitados a ese valor como máximo. Autor: Francisco Aragoncillo Hernán Página 110

111 Figura 48 En la simulación de la Figura 48 se han cambiado los parámetros WR_REG_CTL que pasa a tener un valor de 20 y WR_REG_INT un valor de 14. Estos cambios hacen que las señales de interrupción int e int_local aumenten su tiempo alargando la duración de los periodos por los que se repiten las formas de onda de salida PWM. Se puede ver que al haber pasado de un valor de 10 a 14 en el caso de WR_REG_INT esto ha aumentado el tiempo entre la generación de los impulsos de la señal de salida int_local, y al haber cambiado también el valor de Autor: Francisco Aragoncillo Hernán Página 111

112 WR_REG_CTL de un valor de 18 a 20 esto hace que la señal int cambie de estado no cada 2 pulsos de int_local sino cada tres pulsos para cuando está en un estado de cero. Figura 49 En esta simulación se han vuelto a cambiar los valores de WR_REG_CTL y WR_REG_INT, ahora WR_REG_CTL tiene un valor de 22 y WR_REG_INT un valor de 12, esto hace que el tiempo entre impulsos sea un término medio entre las dos anteriores simulaciones. Cada 28 pulsos de reloj la variable int_local da un impulso y esto se corresponde con 2,1 us. Esto se debe a que en cada periodo el reloj tarda 0,075 us. Autor: Francisco Aragoncillo Hernán Página 112

113 Por su parte un valor de 22 para WR_REG_CTL es casi ya el limite en las interrupciones como para que a la variable int le de tiempo a actualizarse, de hecho el tiempo que pasa en valor lógico uno es casi nulo. Autor: Francisco Aragoncillo Hernán Página 113

114 Capítulo 4 Conclusiones Autor: Francisco Aragoncillo Hernán Página 114

115 En el proyecto presente se ha tratado de implantar un control vectorial en una variador tensión frecuencia comercial. Para ello se han planteado las posibilidades de integración de las distintas partes para poder hacer funcionar todo de manera conjunta. En cada paso de realización ha habido que afrontar una serie de dificultades de diverso tipo. En la primera parte del proyecto se tubo que trabajar desmontando un variador y analizando cómo esta construido y que función cumple cada parte. Después de este análisis hubo que plantearse de qué manera se podía modificar el control del variador afectando lo menos posible a su estructura eléctrica. Con todo esto se analizó cómo están construidos los variadores comerciales, aunque en este campo se están dando frecuentes avances continuamente, pero la estructura principal del variador de electrónica de potencia tiende a ser la misma. El montar y desmontar el variador con un riguroso orden, así como el diseño de la placa de conmutación con unos anchos de pista determinados ha sido muy laborioso, para realizarlo se empleó el programa ORCAD. En el análisis de la tarjeta interface del DEA se ha analizado como pueden adaptarse sus programas driver a un compilador que trabaja sobre el sistema operativo Windows. También se ha comprobado su correcto funcionamiento y las posibilidades que ofrece para generar distintos anchos de pulso en las ramas. La funcionalidad de la tarjeta ha sido aprovechada al máximo posible, utilizando su puerto de entrada para la lectura de los datos de un encoder. Para poder adecuar las prestaciones de la tarjeta al proyecto se ha tenido que recurrir al programa Quartus II para reprogramar el esquema eléctrico de la misma, en este campo se ha comprobado el gran futuro comercial y la flexibilidad de funcionamiento que tienen las FPGA. Esta FPGA permite además comprobar el funcionamiento del diseño que se la va a implantar por medio del uso de su software Quartus II. De esta forma se puede ahorrar el dinero y tiempo de testear de manera manual el funcionamiento de la FPGA, y descubrir fallos de diseño que a veces pueden resultar bastante sutiles. En el proyecto se ha analizado el mercado y el estado del arte actual de la electrónica de potencia y se han buscado entre los fabricantes la manera de construir un variador completo a partir de módulos que se venden ya montados. De esta manera se pueden Autor: Francisco Aragoncillo Hernán Página 115

116 fabricar variadores ahorrando dinero y que se adapten mejor a las necesidades de uso de un determinado proyecto, sustituyendo toda la parte del interfaz de usuario que traen los variadores comerciales completos por el uso de tarjetas interface y ordenadores. También se ha analizado cómo el Departamento de Electrónica y Automática ha preparado dentro de un PC la implantación de un control vectorial para actuar sobre un sistema de electrónica de potencia. Se ha buscado poder implantar un sistema que se había diseñado para MATLAB instalado en Linux, poder emplearlo en MATLAB instalado sobre Windows. La parte final del proyecto se basó en simulaciones de la tarjeta, diseñada a partir de la FPGA. Esto se debió al fallo eléctrico que se produjo en el interior de la tarjeta. El nivel de simulación que ofrece el programa Quartus II a los usuarios es muy elevado y permite ajustarse bastante a la realidad. El inconveniente que tiene es que no puede utilizarse a la vez con MATLAB y Simulink, sino que simula y guarda los datos de las simulaciones en su interior. Esto hace que no se puedan exportar los gráficos y los datos de la simulación a otros programas. Autor: Francisco Aragoncillo Hernán Página 116

117 Bibliografía Autor: Francisco Aragoncillo Hernán Página 117

118 En el presente proyecto se han consultado las direcciones de Internet siguientes: Y los siguientes textos: DANIEL W. HART ELECTRÓNICA DE POTENCIA PEARSON EDUCACIÓN, S.A., Madrid, 2001 JESÚS FRAILE MORA MÁQUINAS ELÉCTRICAS. Quinta edición Autor: Francisco Aragoncillo Hernán Página 118

119 Anexos Autor: Francisco Aragoncillo Hernán Página 119

120 Anexo 1 Información acerca del variador Control Techniques Autor: Francisco Aragoncillo Hernán Página 120

121 Autor: Francisco Aragoncillo Hernán Página 121

122 Autor: Francisco Aragoncillo Hernán Página 122

123 Autor: Francisco Aragoncillo Hernán Página 123

124 Autor: Francisco Aragoncillo Hernán Página 124

125 Autor: Francisco Aragoncillo Hernán Página 125

126 Autor: Francisco Aragoncillo Hernán Página 126

127 Autor: Francisco Aragoncillo Hernán Página 127

128 Autor: Francisco Aragoncillo Hernán Página 128

129 Autor: Francisco Aragoncillo Hernán Página 129

130 Autor: Francisco Aragoncillo Hernán Página 130

131 Autor: Francisco Aragoncillo Hernán Página 131

132 Autor: Francisco Aragoncillo Hernán Página 132

133 Autor: Francisco Aragoncillo Hernán Página 133

134 Autor: Francisco Aragoncillo Hernán Página 134

135 Autor: Francisco Aragoncillo Hernán Página 135

136 Autor: Francisco Aragoncillo Hernán Página 136

137 Autor: Francisco Aragoncillo Hernán Página 137

138 Anexo 2 Elementos de implantación de un control paralelo Autor: Francisco Aragoncillo Hernán Página 138

139 Autor: Francisco Aragoncillo Hernán Página 139

140 Autor: Francisco Aragoncillo Hernán Página 140

141 Proyecto fin de carrera LS G5A-DPDT LS G5A-DPDT J CONTROL TECHNIQUE CON12 D4 LS LS G5A-DPDT G5A-DPDT J2 LS LS CON12 CONTROL ORDENADOR G5A-DPDT G5A-DPDT SW1 T J V 220V/12V - + W04G 3 + C1 220uF/25v R2 1K Techniques D2 R1 1K Ordenador D3 CON12 J3 SALIDA A IGBT Autor: Francisco Aragoncillo Hernán Página 141

142 Autor: Francisco Aragoncillo Hernán Página 142

143 Autor: Francisco Aragoncillo Hernán Página 143

144 Anexo 3 Características del encoder Autor: Francisco Aragoncillo Hernán Página 144

145 Autor: Francisco Aragoncillo Hernán Página 145

146 Autor: Francisco Aragoncillo Hernán Página 146

147 Anexo 4 Código de los programas de C Autor: Francisco Aragoncillo Hernán Página 147

148 /* Copyright (C) 2002 Omar Pinzón Ardila This program is free software; you can redistribute it and/or modify it under the terms of version 2 of the GNU General Public License as published by the Free Software Foundation. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA USA */ #define S_FUNCTION_NAME #define S_FUNCTION_LEVEL 2 pwm_encoder #ifdef MATLAB_MEX_FILE #include "mex.h" #endif #include "simstruc.h" #define NUMBER_OF_ARGS (3) #define FREC_CONMUTACION_ARG conmutacion[hz]=1000*/ #define VALOR_MUESTREO_ARG fsw/fs = 5*/ #define SAMPLE_TIME_ARG muestreo [s]=1/1000*/ ssgetsfcnparam(s,0) /*fsw frecuencia de ssgetsfcnparam(s,1) /*nts relacion ssgetsfcnparam(s,2) /*ts tiempo de #define FREC_CONMUTACION ((uint_t) mxgetpr(frec_conmutacion_arg)[0]) #define VALOR_MUESTREO ((uint_t) mxgetpr(valor_muestreo_arg)[0]) #define SAMPLE_TIME ((real_t) mxgetpr(sample_time_arg)[0]) #ifndef MATLAB_MEX_FILE #include<winsock2.h> #include<windows.h> #include <sys/types.h> #include<conio.h> #include<errno.h> #include "pwm_encoder.h" #endif Autor: Francisco Aragoncillo Hernán Página 148

149 static void mdlinitializesizes(simstruct *S) { uint_t i; sssetnumsfcnparams(s, NUMBER_OF_ARGS); if (ssgetnumsfcnparams(s)!= ssgetsfcnparamscount(s)) { return; } for (i = 0; i < NUMBER_OF_ARGS; i++) { sssetsfcnparamnottunable(s, i); } sssetnuminputports(s, 1); sssetnumoutputports(s, 1); sssetoutputportwidth(s, 0, 1); sssetinputportwidth(s, 0, DYNAMICALLY_SIZED); sssetinputportdirectfeedthrough(s, 0, 1); sssetnumcontstates(s, 0); sssetnumdiscstates(s, 0); sssetnumsampletimes(s, 1); } static void mdlinitializesampletimes(simstruct *S) { sssetsampletime(s, 0, SAMPLE_TIME); sssetoffsettime(s, 0, 0.0); #ifndef MATLAB_MEX_FILE tmp = 0; cnt_encoder_actual = 0; cnt_encoder_anterior = 0; delta_encoder_actual = 0; Kw = 60/(SAMPLE_TIME*4*1024); #endif } #define MDL_START static void mdlstart(simstruct *S) { #ifndef MATLAB_MEX_FILE /* Calcula el numero entero a contar para el timer de int */ cuenta = (unsigned int)(frec/(2*frec_conmutacion)-1); /* Habilita la escritura a puertos */ /*svpwm_fpga_init; esta funcion se ha quitado del fichero.h*/ /* Configura Interrupciones */ interrupcion_ini(cuenta, (unsigned int)valor_muestreo); #endif } Autor: Francisco Aragoncillo Hernán Página 149

150 static void mdloutputs(simstruct *S, int_t tid) { InputRealPtrsType uptrs = ssgetinputportrealsignalptrs(s,0); real_t u3; double *y = ssgetoutputportrealsignal(s, 0); #ifndef MATLAB_MEX_FILE /* Lee valores de entrada */ /* Rama 1 */ /* Rama 2 */ /* Rama 3 */ u3 = *uptrs[3]; /*Bit de parada */ if (u3!= tmp) { tmp = (unsigned char)u3; if (tmp==0){ svpwm_fpga_stop((unsigned int)valor_muestreo); } else { svpwm_fpga_run((unsigned int)valor_muestreo); } } /* Lee el contador del encoder */ cnt_encoder_actual = read_encoder(); /* Calcula el número de pulsos que hay en un periodo de muestreo */ delta_encoder_actual = cnt_encoder_actual - cnt_encoder_anterior; /* tiene en cuenta la máxima cuenta */ if (delta_encoder_actual > 32767) { delta_encoder_actual = delta_encoder_actual ; } if (delta_encoder_actual < ) { delta_encoder_actual = delta_encoder_actual ; } /* Valor a la salida del bloque de Simulink */ y[0] = ((double)(delta_encoder_actual))*kw; /* Memoriza el estado actual del contador */ cnt_encoder_anterior = cnt_encoder_actual; #endif Autor: Francisco Aragoncillo Hernán Página 150

151 } static void mdlterminate(simstruct *S) { #ifndef MATLAB_MEX_FILE svpwm_fpga_stop((unsigned int)valor_muestreo); #endif } #ifdef MATLAB_MEX_FILE #include "simulink.c" #else #include "cg_sfun.h" #endif Autor: Francisco Aragoncillo Hernán Página 151

152 /* COPYRIGHT (C) 2001 Omar Pinzn Ardia This library is free software; you can redistribute it and/or modify it under the terms of the GNU Lesser General Public License as published by the Free Software Foundation; either version 2 of the License, or (at your option) any later version. This library is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU Lesser General Public License for more details. You should have received a copy of the GNU Lesser General Public License along with this library; if not, write to the Free Software Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA USA. */ #ifndef _PWM_ENCODER_H_ #define _PWM_ENCODER_H_ #include <sys/types.h> #include <errno.h> #include <stdio.h> #include <stdlib.h> #ifndef MODULE #include <winsock2.h> #include <windows.h> #include <conio.h> #include <time.h> #include <unistd.h> #endif /*#define KEEP_STATIC_INLINE esta intruccion no se puede usar*/ #define BASE_ADDR #define REG_ENCODER 0x300 BASE_ADDR + 0x00 #define REG_CTL #define REG_INT BASE_ADDR + 0x1c BASE_ADDR + 0x1e #define FREC /* Hz */ static unsigned int cuenta; static unsigned char tmp; Autor: Francisco Aragoncillo Hernán Página 152

153 static unsigned int cnt_encoder_actual; static unsigned int cnt_encoder_anterior; static signed int delta_encoder_actual; static double Kw; static int svpwm_fpga_stop(unsigned int valor) { outpw((valor & 0x000F), REG_CTL); return 0; } static int svpwm_fpga_run(unsigned int valor) { outpw((0x0010 (valor & 0x000F)), REG_CTL); return 0; } static int interrupcion_ini(unsigned int valor_conmutacion, unsigned int valor_muestreo) { outpw((valor_conmutacion & 0xFFFF), REG_INT); outpw(((valor_muestreo) & 0x000F), REG_CTL); return 0; } /* Lee el registro del encoder */ static unsigned int read_encoder() { return ((unsigned int)(inpw(reg_encoder)) & 0xFFFF); } #endif Autor: Francisco Aragoncillo Hernán Página 153

154 /* Copyright (C) 2002 Omar Pinzón Ardila This program is free software; you can redistribute it and/or modify it under the terms of version 2 of the GNU General Public License as published by the Free Software Foundation. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA USA */ #define S_FUNCTION_NAME #define S_FUNCTION_LEVEL 2 svpwm_fpga #ifdef MATLAB_MEX_FILE #include "mex.h" #endif #include "simstruc.h" #define NUMBER_OF_ARGS (4) #define FREC_CONMUTACION_ARG #define VALOR_MUESTREO_ARG #define NUM_RAMAS_ARG #define SAMPLE_TIME_ARG ssgetsfcnparam(s,0) ssgetsfcnparam(s,1) ssgetsfcnparam(s,2) ssgetsfcnparam(s,3) #define FREC_CONMUTACION ((uint_t) mxgetpr(frec_conmutacion_arg)[0]) #define VALOR_MUESTREO ((uint_t) mxgetpr(valor_muestreo_arg)[0]) #define NUM_RAMAS ((uint_t) mmgetpr(num_ramas_arg)[0]) #define SAMPLE_TIME ((real_t) mxgetpr(sample_time_arg)[0]) #ifndef MATLAB_MEX_FILE #include <winsock2.h> #include <windows.h> #include <sys\types.h> #include "svpwm_fpga.h" #endif static void mdlinitializesizes(simstruct *S) { Autor: Francisco Aragoncillo Hernán Página 154

155 uint_t i; sssetnumsfcnparams(s, NUMBER_OF_ARGS); if (ssgetnumsfcnparams(s)!= ssgetsfcnparamscount(s)) { return; } for (i = 0; i < NUMBER_OF_ARGS; i++) { sssetsfcnparamnottunable(s, i); } sssetnuminputports(s, 1); sssetnumoutputports(s, 1); sssetinputportwidth(s, 0, DYNAMICALLY_SIZED); sssetoutputportwidth(s, 0, DYNAMICALLY_SIZED); sssetinputportdirectfeedthrough(s, 0, 1); sssetnumcontstates(s, 0); sssetnumdiscstates(s, 0); sssetnumsampletimes(s, 1); } static void mdlinitializesampletimes(simstruct *S) { sssetsampletime(s, 0, SAMPLE_TIME); sssetoffsettime(s, 0, 0.0); #ifndef MATLAB_MEX_FILE tmp = 0; #endif } #define MDL_START static void mdlstart(simstruct *S) { real_t *y = ssgetoutputportrealsignal(s,0); #ifndef MATLAB_MEX_FILE /* Calcula el numero entero a contar para el timer de int */ cuenta = (unsigned int)(frec/(2*frec_conmutacion)-1); /* Habilita la escritura a puertos */ svpwm_fpga_init; /* Configura Interrupciones */ interrupcion_ini(cuenta, (unsigned int)valor_muestreo); #endif } static void mdloutputs(simstruct *S, int_t tid) { InputRealPtrsType uptrs = ssgetinputportrealsignalptrs(s,0); Autor: Francisco Aragoncillo Hernán Página 155

156 real_t u0, u1, u2, u3; #ifndef MATLAB_MEX_FILE /* Lee valores de entrada */ u0 = *uptrs[0]; /* Rama 1 */ u1 = *uptrs[1]; /* Rama 2 */ u2 = *uptrs[2]; /* Rama 3 */ u3 = *uptrs[3]; /*Bit de parada */ /* Escribe a registros de ramas */ write_rama1((unsigned int)(cuenta*u0)); write_rama2((unsigned int)(cuenta*u1)); write_rama3((unsigned int)(cuenta*u2)); if (u3!= tmp) { tmp = (unsigned char)u3; if (tmp==0){ svpwm_fpga_stop((unsigned int)valor_muestreo); } else { svpwm_fpga_run((unsigned int)valor_muestreo); } } #endif } static void mdlterminate(simstruct *S) { #ifndef MATLAB_MEX_FILE svpwm_fpga_stop((unsigned int)valor_muestreo); #endif } #ifdef MATLAB_MEX_FILE #include "simulink.c" #else #include "cg_sfun.h" #endif Autor: Francisco Aragoncillo Hernán Página 156

157 /* COPYRIGHT (C) 2001 Omar Pinzón Ardia This library is free software; you can redistribute it and/or modify it under the terms of the GNU Lesser General Public License as published by the Free Software Foundation; either version 2 of the License, or (at your option) any later version. This library is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU Lesser General Public License for more details. You should have received a copy of the GNU Lesser General Public License along with this library; if not, write to the Free Software Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA USA. */ #ifndef _SVPWM_FPGA_H_ #define _SVPWM_FPGA_H_ #include <sys/types.h> #include <errno.h> #include <stdio.h> #include <stdlib.h> #ifndef MODULE #include <io.h> #include <time.h> /*#include <unistd.h>*/ #endif /*#define BASE_ADDR #define REG0_R1 #define REG0_R2 #define REG0_R3 0x300 BASE_ADDR + 0x00 BASE_ADDR + 0x02 BASE_ADDR + 0x04 #define REG_CTL BASE_ADDR + 0x1c #define REG_INT BASE_ADDR + 0x1e */ #define FREC /* Hz */ static unsigned int cuenta; static unsigned char tmp; /*int svpwm_fpga_init(void) Autor: Francisco Aragoncillo Hernán Página 157

158 { if (iopl(3)) { fprintf(stderr, "Error: iopl(): %s\n",strerror(errno)); return 1; } return 0; }*/ int svpwm_fpga_stop(unsigned int valor) { real_t *y; y[0] = valor & 0x0010; return 0; } int svpwm_fpga_run(unsigned int valor) { real_t *y; y[0] = 0x0010 (valor & 0x000F); return 0; } int interrupcion_ini(unsigned int valor_conmutacion, unsigned int valor_muestreo) { real_t *y; y[1] = valor_conmutacion & 0xFFFF; y[0] = valor_muestreo & 0x000F; return 0; } /* Escribe al R0 de la rama 1 */ int write_rama1(float valor) { real_t *y; y[2] = (unsigned int) valor & 0xFFFF; return 0; } /* Escribe al R0 de la rama 2 */ int write_rama2(float valor) { real_t *y; y[3] = (unsigned int) valor & 0xFFFF; return 0; } /* Escribe al R0 de la rama 3 */ Autor: Francisco Aragoncillo Hernán Página 158

159 int write_rama3(float valor) { real_t *y; y[4] = (unsigned int) valor & 0xFFFF; return 0; } #endif Autor: Francisco Aragoncillo Hernán Página 159

160 Anexo 5 Planos de diseño eléctrico de la FPGA Autor: Francisco Aragoncillo Hernán Página 160

161 Autor: Francisco Aragoncillo Hernán Página 161

162 Autor: Francisco Aragoncillo Hernán Página 162

163 Autor: Francisco Aragoncillo Hernán Página 163

164 Autor: Francisco Aragoncillo Hernán Página 164

165 Anexo 6 Presupuesto de un variador por partes Autor: Francisco Aragoncillo Hernán Página 165

166 Autor: Francisco Aragoncillo Hernán Página 166

167 Autor: Francisco Aragoncillo Hernán Página 167

168 Autor: Francisco Aragoncillo Hernán Página 168

169 Autor: Francisco Aragoncillo Hernán Página 169

170 Autor: Francisco Aragoncillo Hernán Página 170

171 Autor: Francisco Aragoncillo Hernán Página 171

172 Autor: Francisco Aragoncillo Hernán Página 172

173 Autor: Francisco Aragoncillo Hernán Página 173

174 Autor: Francisco Aragoncillo Hernán Página 174

175 Autor: Francisco Aragoncillo Hernán Página 175

176 Autor: Francisco Aragoncillo Hernán Página 176