El microprocesador (CPU). Ingeniería Informática. Ing. Miguel Angel Mendoza Mendoza.

Transcripción

1 El microprocesador (CPU). Ingeniería Informática. Ing. Miguel Angel Mendoza Mendoza.

2 Contenido de la unidad Arquitectura básica y sus operaciones Tipos de arquitecturas en la evolución del CPU Arquitectura multinúcleo Multiprocesamiento (multihilos) en multinúcleo.

3 Arquitectura básica y sus operaciones.

4

5

6

7

8

9

10

11 Tipos de arquitecturas en la evolución del CPU.

12 Text Historia y evolución de los microprocesadores. Unidad 1.

13 Arquitecturas. Intel x Primer procesador x86, inicialmente un sustituto del procesador iapx 432 para competir con Motorola, Zing and National Semiconductor y el selebre Z Incluye un controlador DMA(Direct Access Memory), control de interrupciones, temporalizadores y logica de seleccion de chip. 286 Primer procesador x86 con modo protegido. i386 Primer procesador de 32 bits. i486 Segunda generacion del procesador de 32 bits que incluia unidad de punto flotante y pipelining.

14 P5 Microprocesador pentium original. P6 Usado en los procesadores Pentium Pro, Pentium II, Pentium II Xeon, Pentium III, and Pentium III Xeon. Pentium M Version actualizada del Pentium III's P6 microarchitecture diseñado para tecnologia mobil. Enhanced Pentium M Version de doble nucleo del procesador Pentium M usada en los porcesadores Core. NetBurst usado en los procesadsores Pentium 4, Pentium D, y Xeon. Comunmente conocido como "P7". Core Version de 65 nm. Version de reingeniieria de la arquitectura P6 usada para los procesadores Core 2 y Xeon. Penryn Version de 45 nm, arquitectura Core con un cache mas grande, mayor FSB y velocidad de reloj, incluye el set de instrucciones SSE4.1.

15 Nehalem Liberado el 17 de noviembre del 2008, version de 45 nm usada en los procesadores Core i7, Core i5, Core i3.incorpora el controlador de memoria en la matriz CPU. Westmere Version de 32 nm reducida de la arquitectura Nehalem con varias novedades. Sandy Bridge Liberado el 9 de enero del 2011, versión de 32 nm usado en los procesadores Core i7, Core i5, Core i3 de segunda generación, el Pentium B9XX y Celeron B8XX series. Ivy Bridge Version de 22 nm reducida de la arquitectura Sandy Bridge liberado el 28 de April del Haswell Nueva arquitectura de 22 nm, liberado el 3 de junio Broadwell Version de 14 nm reducida de la arquitectura Haswell, esperada para el Formalmente llamada Rockwell. Skylake Futura arquitectura.

16 Cannonlake Version de 10 nm reducida de la arquitectura Skylake. Larrabee Version Multi - núcleo de orden x86 -x 64, actualización de la arquitectura P5, con una amplia unidad vectorial SIMD (Single instruction, multiple data) y unidad de muestreo de textura para gráficos. Los núcleos derivados de esta arquitectura son conocidos como MIC (Many Integrated Core). Bonnell Version de 45 nm de bajo consumo utilizada en los procesadores Atom. Saltwell Version de 32 reducida de la arquitectura Bonnell. Silvermont Version de 22 nm, arquitectura sin orden utilizada para los procesadores Atom. Airmont Version de 14 nm reducida de la arquitectura Silvermont. Goldmont Version de 14 nm Atom.

17 Resumen de la Evolución CPU

18

19

20

21

22 Arquitectura multinúcleo.

23 Taxonomia de las arquitecturas de computadora. (SISD) Single-instruction single-data streams (SIMD) Single-instruction multiple-data streams (MISD) Multiple-instruction single-data streams (MIMD) Multiple-instruction multiple-data streams

24 Text SISD Unidad 1

25 Text SIMD Unidad 1

26 Text SIMD Unidad 1.

27 Text

28 Text MIMD Unidad 1

29 Text Shared memory vs message passing

30 Text Share memory Unidad 1

31 Text Uno o multiples buses. Unidad 1

32 Text Single-stage vs Multistage

33 Text Crossbar switch

34 Redes de interconexion

35 Text Redes de interconexión Unidad 1

36 Text Red de un solo bus. Unidad 1

37 Text Multiple bus with full bus memory connection (MBFBMC) Unidad 1

38 Text Multiple bus with single bus-memory connection (MBSBMC) Unidad 1

39 Text Multiple bus with partial bus memory connection (MBPBMC) Unidad 1

40 Text Crossbar network (a) straight switch setting; (b) diagonal switch setting.

41 Multiprocesamiento (multihilos) en multinúcleo.