Diseño VLSI. Diseño de elementos de memoria. Enric Pastor Dept. Arquitectura de Computadors UPC

Transcripción

1 Diseño VLSI Diseño de elementos de memoria Enric Pastor Dept. Arquitectura de Computadors UPC

2 Tipos de elementos de memoria Utilizados para almacenar información binaria (registros). Dependen de la sincronización con el clock: Flip-flop: sincronizado por flanco Latch: sincronizado por nivel Pulse-mode Asíncronos (sin clock) Variedad en su implementación: Velocidad Carga sobre el clock Estáticos / dinámicos 2

3 Flip-flop tipo D Almacena un dato en el flanco descendente del reloj: t setup : datos estables antes del flanco de reloj t hold : datos estables después del reloj t d-q : tiempo de propagación clk D Q Clk D t setup t hold Q t d-q 3

4 Flip-flop tipo D estático Estructura Master-Slave estática. Master Slave clk D Q 4

5 Flip-flop tipo D estático Master: transparente Slave: almacena un dato X X clk D Q 5

6 Flip-flop tipo D estático Master: almacena un dato Slave: transparente X X clk D Q 6

7 Flip-flop tipo D estático Master: almacena un dato Slave: transparente X X clk D Q 7

8 Flip-flop tipo D estático Master: transparente Slave: almacena un dato X X clk D Q 8

9 Flip-flop tipo D estático Podemos eliminar una puerta de paso El inversor que implementa el feedback debe ser weak 9

10 Flip-flop tipo D estático Podemos eliminar una puerta de paso El inversor que implementa el feedback debe ser weak El transistor weak debe poner menos corriente que la entrada

11 Flip-flop tipo D alternativo Evita utilizar las puertas de paso Las substituye por puertas tri-state

12 Flip-flop tipo D alternativo Evita utilizar las puertas de paso Las substituye por puertas tri-state X 2

13 Flip-flop tipo D alternativo C 2 MOS Clocked CMOS, evita utilizar las puertas de paso Las substituye por puertas tri-state X 3

14 Flip-flop tipo D dinámico Almacena un dato en la capacidad de entrada del inversor Requiere una frecuencia mínima de operación 4

15 Flip-flop tipo D dinámico Almacena un dato en la capacidad de entrada del inversor Requiere una frecuencia mínima de operación 5

16 Flip-flop tipo D dinámico Estructura Master-Slave clk D Q 6

17 Flip-flop tipo D dinámico Master: transparente Slave: almacena un dato X clk D Q 7

18 Flip-flop tipo D dinámico Master: transparente Slave: almacena un dato X clk D Q 8

19 Flip-flop tipo D dinámico Master: almacena un dato Slave: transparente X clk D Q 9

20 Flip-flop tipo D dinámico Master: transparente Slave: almacena un dato X clk D Q 2

21 Latch tipo D Almacena un dato en el nivel negativo del reloj: t hold : datos estables después de la fase transparente t latch : tiempo de propagación Transparente Opaco clk D Q Clk D t hold Q t latch 2

22 Latch tipo D Almacena un dato en el nivel negativo del reloj: t hold : datos estables después de la fase transparente t latch : tiempo de propagación t setup : datos estables antes de la fase opaca Transparente Opaco clk D Q Clk D t setup t hold Q t latch 22

23 Latch tipo D estático Utiliza el mismo esquema que el flip-flop. X Transparente 23

24 Latch tipo D estático Utiliza el mismo esquema que el flip-flop. X Opaco 24

25 Latch tipo D dinámico C 2 MOS Permite un mejor control del nodo interno que almacena el valor en el latch. 25

26 Latch tipo D dinámico (Alpha 264) Número de transistores reducido (activo con Clk = ). X 26

27 Latch tipo D dinámico (Alpha 264) Número de transistores reducido (activo con Clk = ). X 27

28 Latch tipo D dinámico (Alpha 264) Número de transistores reducido (activo con Clk = ). X X 28

29 Latch tipo D dinámico (Alpha 264) Número de transistores reducido (activo con Clk = ). X 29

30 Latch tipo D dinámico (Alpha 264) Número de transistores reducido (activo con Clk = ). X 3

31 Conclusiones Elementos de memoria para almacenar información en el datapath de los procesadores. Distintos tipos de biestables según la estrategia de clocking. Master-slave. Dinámicos / estáticos. Los biestables requieren un caracterización especial: Tiempo de hold. Tiempo de setup. Tiempo de latch. 3