Memorias primitivas sincrónicas.
|
|
- Lorena Gallego Valdéz
- hace 6 años
- Vistas:
Transcripción
1 Capítulo 0 Memorias primitivas sincrónicas. Se estudiarán algunos dispositivos capaces de almacenar un bit de información, desde un punto de vista lógico. Es decir, qué hace la componente; sin explicar cómo lo realiza internamente. Esto último se verá más adelante, en el Capítulo 4. Este tipo de memoria se denomina flip-flop, y se tienen tres tipos, denominados: JK, T y. Todos ellos operan con una señal periódica, denominada reloj. 0.. Reloj Los cambios de estado ocurren solamente en determinados instantes de tiempo; esos instantes están sincronizados con el reloj. t Figura 0.. Señal periódica de reloj. En algunos casos se emplea el canto de subida del reloj para marcar los instantes de cambio; en otros, se emplea el canto de bajada. El canto que define el instante de tiempo es el evento sincronizante. En los flip-flops disparados por cantos, se requiere una determinada pendiente para el reloj; no importando el ancho. En general, el tiempo que la señal está en cero es mucho mayor que el intervalo en que el reloj está alto. Se define el ciclo de trabajo de la señal periódica de un reloj, como el porcentaje del tiempo que la señal está alta entre cantos de sincronización. Si la señal es cuadrada el ciclo de trabajo es igual al 50%. Para cambios con canto de bajada: urante el tiempo que el reloj está en uno se habilitan las entradas hacia el interior del flip-flop. Y se requiere que las entradas no cambien durante cierto período previo y posterior al instante en que ocurren los cambios de las salidas, esto se muestra en la Figura 0.2.
2 2 Sistemas igitales t su t h Figura 0.2. Entrada estable en el momento de sincronización. Con: t su : tiempo de set-up, y t h : tiempo de hold. En el siguiente diagrama, donde el evento sincronizante es el canto de subida, se ilustra la forma de indicar una variación de las señales de entrada, en caso de ser éstas un conjunto de señales. La Figura 0.3, muestra que las señales pueden cambiar, tomar valores 0 ó, desde el instante en que ocurren las líneas inclinadas, que representan cantos. La figura se interpreta: tsu segundos antes del canto de subida, las señales de entrada deben estar estables, y deben mantenerse estables th segundos después del canto de subida. ebe existir una ventana alrededor del evento sincronizante, durante la cual las entradas deben permanecer estables, sin cambios, para ser correctamente reconocidas por el flip-flop. t su t h t su : tiempo de set-up. entrada t h : tiempo de hold. clock Figura 0.3. Entradas estables en el momento de sincronización. Los fabricantes especifican el valor promedio y de peor caso para los tiempos de preparación (set-up) y de sostenimiento (hold), durante los cuales las entradas no pueden cambiar. esde un punto de vista lógico, podemos pensar que el reloj es un tren de impulsos. t t t Figura 0.4. Instantes de sincronización. Considerando un intervalo constante, entre cantos de sincronización, puede asociarse los instantes de tiempos con números enteros, según:
3 Capítulo 0. Memorias primitivas sincrónicas 3 t k = t k Las variables en el tiempo, se consideran discretas; es decir, asumen valores sólo en determinados valores de t. Se define: v(t k ) = v(k t) = v(k) v(k-) v(k) v(k+) k t (k+) t t Figura 0.5. Instantes de sincronización. Entonces: v(k) define una secuencia de valores sincrónicos con el reloj. Existe una correspondencia biunívoca, entre { 0,, 2, 3,..., k,...} y { v o, v, v 2,..., v k,... } Secuencias sincrónicas. Existen dos tipos de señales sincrónicas. Las de niveles sincrónicos se caracterizan porque los valores de la secuencia permanecen constantes entre pulsos del reloj, y sólo cambian con los cantos de subida o bajada del reloj. En secuencias sincrónicas de pulsos, solamente hay valores de la secuencia, durante los pulsos del reloj. Reloj Sincrónica nivel Sincrónica pulsos Figura 0.6. Secuencias sincrónicas. En ambos casos, la secuencia de valores lógicos es: { 0,,, 0,, 0, 0,,,, 0, 0... }
4 4 Sistemas igitales 0.3. Flip-flop JK Es una máquina secuencial de Moore, en la cual, la salida es igual al estado. Se suelen usar los siguientes símbolos lógicos: S R S R datos J K salida datos J K salida reloj reloj Figura 0.7. Flip-flop JK disparados por cantos. Las señales S y R son set y reset asincrónicos, y se verán después, en el Capítulo 4. El diagrama de la izquierda ilustra un flip-flop que opera con cantos de bajada del reloj, se utiliza un pequeño triángulo para mostrar que el flip-flop está sincronizado, o es disparado por cantos. Si es disparado por cantos de bajada, se dibuja un pequeño círculo en la base del triángulo. Cuando es sincronizado por un pulso (master slave), en lugar del triángulo se dibuja un pulso, como se muestra en la Figura 0.8. datos J salida K Figura 0.8. Flip-flop master slave. Se suele proveer dos salidas complementarias. Esto implica que internamente se almacenan dos bits; como se verá más adelante, esto requiere tener dos variables de estado internas. esde un punto de vista externo, sólo basta especificar las secuencias de las entradas para tener transiciones del estado = 0, al estado = y viceversa. En un lenguaje no formal, cuando se pasa de = 0 a =, se dice que se setea el flip-flop; en caso contrario, se resetea. reloj
5 Capítulo 0. Memorias primitivas sincrónicas iagrama de estados El JK queda definido, de manera formal, por un diagrama de estados: 0 JK =, 0 00, 0 = 0 = reset set 00, 0 0, Figura 0.9. iagrama de estados Flip-flop JK. 0 El par de entradas asociada a cada transición puede anotarse empleando notación de bit superfluo ; es decir, su ocurrencia indica que esa posición puede ser 0 ó. Ejemplo de esto es el par: {0, } que se puede anotar:. Existen diferentes formas alternativas de representar la información anterior, cada una aporta la misma información desde un punto de vista diferente Tabla de transiciones Los renglones son los valores que puede tomar el estado presente, las columnas están asociadas a los diferentes valores que pueden tomar las entradas. Las casillas de la matriz muestran los valores del próximo estado. JK (k) Figura 0.0. Tabla de transiciones en Flip-flop JK. La primera columna, con J = K = 0, indica que no hay cambio de estado. La segunda, muestra cuando el próximo estado es reset. La tercera, muestra un complemento del estado presente. La cuarta, indica condiciones para quedar en estado set. 0 0 (k+)
6 6 Sistemas igitales Ecuación característica Leyendo la tabla de transiciones, como mapa de Karnaugh, se obtiene: ( k ) J( k) ( k) K( k) ( k) que describe el próximo estado, mediante una expresión booleana del estado presente y las entradas Tabla característica Para analizar circuitos que empleen flip-flops, se suele emplear la siguiente tabla: J K (k+) (k) 0 _ (k) Figura 0.. Tabla característica Flip-flop JK. La tabla característica puede obtenerse mediante la ecuación característica, dándole valores a las entradas. También puede derivarse a partir de la interpretación de las columnas de la tabla de transiciones. La tabla característica describe cómo deben ser las entradas para tener un determinado estado en la salida Tabla de excitaciones escribe las transiciones de la salida, en términos de las entradas. Suele usarse para diseñar circuitos que empleen flip-flops JK. (k) => (k+) J K Figura 0.2. Tabla de excitaciones Flip-flop JK.
7 Capítulo 0. Memorias primitivas sincrónicas 7 La tabla de excitaciones puede obtenerse, observando las transiciones en el diagrama de estados escripción HL. En Verilog pueden describirse flip-flops JK, mediante: module flipflopjk(input J, K, clk, reset, output ); reg ; clk) if (reset) <=0; else <=(J&~) (~K&); //reset sincrónico endmodule 0.4. Flip-flop La Figura 0.3 resume la información asociada a un flip-flop. =0 = =0 = = clk reset =0 set (k) 0 Ecuación característica (k+) Tabla característica (k+) ( k ) ( k) Tabla de excitaciones (k) _ > (k+) Figura 0.3. Flip-flop. La proviene de atos, ya que la principal función de este flip-flop, es capturar la información que está en el cable conectado a la entrada. También la se interpreta como elay, ya que la salida está un pulso de reloj retrasada respecto a la entrada. En Verilog, puede describirse un flip-flop, según:
8 8 Sistemas igitales module flipflop(input, clk, reset, output ); reg ; clk) if (reset) <=0; else <=; //reset sincrónico endmodule El esquema de la Figura 0.4, ilustra el diseño de un flip-flop en base a un JK. Si en la ecuación característica del JK, se reemplazan J y K en función de, se obtiene: ( k ) J( k) '( k) K '( k) ( k) ( k) '( k) ( '( k))' ( k) Aplicando involución y fusión, se obtiene, la ecuación característica de un : ( k ) ( k) J K ' clk Figura 0.4. Flip-flop mediante JK. El esquema de la Figura 0.4.a, ilustra el diseño de un flip-flop JK en base a un. Si en la ecuación característica del, se reemplaza en función de J y K, se obtiene: La cual es la ecuación característica de un JK. ( k ) ( k) J( k) '( k) K '( k) ( k) J K ' reloj Figura 0.4.a. Flip-flop JK mediante.
9 Capítulo 0. Memorias primitivas sincrónicas Flip-flop T En forma similar a la desarrollada para los flip-flops JK y, se resume la información para un T. T T=0 T= =0 = T=0 reloj T (k) (k+) reset T= ( k ) T( k) ( k) T ( k) ( k) T( k) ( k) set T (k+) (k) _ > (k+) T 0 (k) (k) Figura 0.5. Flip-flop T. La T proviene de Toggle, que describe un tipo de interruptores de presión de una posición (se oprime y queda en un estado; se vuelve a oprimir y cambia de estado). A partir de un flip-flop JK puede obtenerse un T, según se ilustra en la Figura 0.6. Si en la ecuación característica del JK, se reemplazan J y K en función de T, se obtiene: ( k ) J( k) '( k) K '( k) ( k) T( k) '( k) T '( k) ( k) La cual es la ecuación característica de un flip-flop T. J K ' clk Figura 0.6. Flip-flop T mediante un JK.
10 0 Sistemas igitales El esquema de la Figura 0.6.a, ilustra el diseño de un flip-flop T en base a un. Si en la ecuación característica del, se reemplaza en función de T, se obtiene: La cual es la ecuación característica de un T. ( k ) ( k) T( k) '( k) T '( k) ( k) T ' reloj Figura 0.6.a. Flip-flop T mediante. Un uso típico de un flip-flop T es dividir por dos la frecuencia de entrada. Ya que en cada canto activo cambia el estado del flip-flop T, permaneciendo la salida constante entre dos cantos activos. La Figura 0.7 muestra un flip-flop T, disparado por canto de subida, y alimentado con un uno lógico en la entrada; la salida divide por dos la frecuencia del reloj. clk T = T reloj Figura 0.7. ivisor de frecuencia con Flip-flop T. 0.6 Requerimientos Temporales. La descripción del funcionamiento lógico de un flip-flop real especifica los requerimientos temporales que deben cumplirse para que las funciones del flip-flop operen correctamente. Básicamente son tres: los tiempos de set-up y hold (Tsu y Th); duración mínima del reloj (Tw); tiempos de propagación desde el canto del reloj hasta que se tiene salida estable: Tplh describe cuánto tarda la salida en pasar de low (nivel bajo) a un nivel alto (high); y Tphl es el tiempo de propagación de high a low. Estos tiempos se describen como valores máximos (peor caso) y típicos. ebe notarse que Tplh y Tphl suelen ser distintos. La siguiente gráfica muestra dichos tiempos para un flip-flop disparado por cantos de subida (positive edge triggered); la señal de entrada, cumple los requerimientos de Tsu y Th.
11 Capítulo 0. Memorias primitivas sincrónicas Tsu 20ns Th 5ns Tsu 20ns Th 5ns CLK Tw 25ns Tplh 25ns máx. 3ns típico Tphl 40ns máx. 25ns típico Figura 0.8. Especificaciones de tiempos en flip-flops. Todos los tiempos se miden desde el canto activo del reloj (el de subida, en el ejemplo). Las siguientes formas de ondas ilustran relaciones temporales para flip-flops disparados por cantos de subida y de bajada. En flip-flops disparados por canto de subida (positive edge triggered) las entradas se muestrean en el canto de subida (en realidad requiere valor estable tsu segundos antes) y las salidas (p y p) cambian un tiempo de propagación después, relativa al canto de subida. ebe notarse que las salidas complementarias ( y ') no cambian instantáneamente; esto se justificará después. En flip-flops disparados por canto de bajada, se muestrean las entradas en el canto de bajada, y las salidas (n n) cambian después del canto de bajada. Clk p 'p n 'n Figura 0.9. Flip-flops disparados por cantos de subida y bajada.
12 2 Sistemas igitales Comparaciones. En la actualidad el flip-flop más importante es el de tipo, suele emplearse en registros para almacenar datos y es el flip-flop que se emplea en dispositivos lógicos programables (en su forma de disparo por cantos). ebido a que se puede implementar con un número reducido de interruptores CMOS, suele emplearse en circuitos integrados que requieran flip-flops. El flip-flop JK fue sumamente empleado en los inicios debido a que tiene conducta determinada cuando ambas entradas son unos (a diferencia del flip-flop SR). Es el flip-flop típico de la familia TTL y de circuitos integrados en pequeña escala (SSI), permite construir fácilmente flipflops de tipo y T. En la actualidad prácticamente no se usa. No está presente en las configuraciones internas de los dispositivos lógicos programables, pero en estos casos se lo puede construir en base a los flip-flops de tipo, que éstos poseen. El flip-flop de tipo T, prácticamente no está disponible como elemento; sin embargo puede ser fácilmente implementado en base a los existentes (tipo o JK). En los flip-flops son necesarias entradas que permitan dejar al flip-flop en un estado determinado. Clear o reset deja la salida en cero; y preset deja la salida alta. En el caso de flip-flops de integración en pequeña escala estas señales suelen ser de naturaleza asincrónica (como se verá más adelante); es decir, que se permite a estas entradas cambiar en cualquier instante, respecto del reloj. Como se verá estas señales permiten dejar a un sistema secuencial en un estado determinado. Sin embargo en diseños basados en dispositivos programables es preferible dejar a los flip-flops en un determinado estado en forma sincrónica Metodologías de temporización. Se denomina así a las reglas para interconectar compuertas y flip-flops de tal forma de garantizar que el sistema completo funcionará correctamente. Las metodologías dependerán del tipo de elemento que se emplee para implementar la memoria, ya sean flip-flops disparados por cantos (que suelen emplearse en dispositivos lógicos programables) o bien latchs transparentes que suelen emplearse en la confección de registros en procesadores. Las reglas básicas para la correcta temporización son: proporcionar entradas que cumplan los tiempos de set-up y hold relativas al reloj, y que las salidas no cambien su estado más de una vez por evento sincronizante. La figura 0.20 ilustra las formas de ondas de las salidas de un flip-flop, disparado por canto de subida y un latch transparente de tipo. Note que en el latch la salida cambia entre pulsos del reloj, copiando los cambios de la entrada hacia la salida apenas ocurren cambios de ésta, estando alto el reloj.
13 Capítulo 0. Memorias primitivas sincrónicas 3 E Clk Clk canto latch Figura Conmutación Flip-flop y latch transparente. En el latch transparente (o sensible al nivel), estando el reloj en alto, la salida cambia de acuerdo al valor de la entrada (después del tiempo de propagación); el canto de bajada del reloj del latch captura el valor que tenga la entrada en ese tiempo (el latch, también requiere cumplir especificaciones de set-up y hold, alrededor del canto de bajada del reloj). También existe un tiempo de propagación desde un cambio de la entrada o del canto de subida reloj (el evento que ocurra más tarde). La estructura interna de los flip-flops disparados por cantos y el latch se verá más adelante. CP latch modo captura modo transparente Ejemplo de temporización. Figura 0.2. Modos de funcionamiento de un latch transparente. La Figura 0.22, ilustra los requerimientos de las entradas de dos flip-flops, disparados por cantos de subida.
14 4 Sistemas igitales dato 0 0 clock entrada estable dato clock Figura Entradas y reloj en flip-flops. Las entradas 0 y deben ser estables un tiempo antes y después del canto de subida del reloj. Consideremos ahora la conexión cascada que se ilustra en la gráfica a continuación. La salida del primer flip-flop se conecta a la entrada del segundo. Se asume que 0 cumple los requerimientos. Analizaremos las exigencias de sincronización para. a) Si el tiempo de propagación desde el reloj hasta la salida 0 es mayor que el tiempo de hold del flip-flop, éste último cumple con entrada estable durante el tiempo de hold. b) El período del reloj debe ser mayor que la suma de la propagación desde el reloj hasta 0 con el tiempo de set-up del flip-flop, para que la entrada del flip-flop no cambie durante su tiempo de set-up. dato 0 0 clock Figura Conexión cascada.
15 Capítulo 0. Memorias primitivas sincrónicas 5 0 0= T su 4ns T su 4ns T p 3ns T p 3ns CLK T h 2ns T h 2ns Figura 0.23.a. Señales conexión cascada. Si se cumplen las exigencias de temporización, se garantiza la correcta operación de la conexión cascada. e este modo el flip-flop capturará el valor actual del flip-flop 0. Todos los flip-flops deben determinar su próximo estado en el mismo instante, bajo la condición de las entradas permanezcan estables tsu antes del reloj y thold después. La conexión anterior asume que todos los flip-flops tienen el mismo reloj. Sin embargo, en sistemas que funcionan con relojes de altas frecuencias, el tiempo de retardo de propagación a través del sistema digital es comparable al que requiere el reloj para llegar a los diferentes flipflops. La diferencia entre cantos de reloj, en diferentes flip-flops se denomina desfasamiento (o desplazamiento, skew en inglés). Previo al primer canto de subida se está en estado 0 = 0 y = 0. espués el estado será: 0= y = 0, previo al segundo canto de subida del reloj. dato clk0 0 0 clk reloj Figura Consideración del tiempo de desplazamiento del reloj.
16 6 Sistemas igitales 0 0= T su 4ns T s 4ns T p 3ns T p 3ns Clk0 Clk T h 2ns T p 3ns T h 2ns T p 3ns T su 4ns T h 2ns T su 4ns T h 2ns Figura 0.24.a. Consideración del tiempo de desplazamiento del reloj. Se advierte que, no cumple la especificación de permanecer estable (Tsu antes y Th después del canto de subida de clk). ebido a esto la salida será indeterminada. Asumiendo que conmuta y que se muestrea el valor de la entrada en el canto de subida, se muestra la forma de, Tp segundos después del canto de subida de clk. Más adelante podrá determinarse que la conexión cascada de los flip-flops se comporta como un registro de desplazamiento. ebido al desfase podría dejar de ser un registro de desplazamiento. Previo al primer canto de subida de clk0, se está en estado 0 = 0 y = 0. espués el estado será: 0 = y =, previo al segundo canto de subida del reloj clk0. Lo cual no da una conducta predecible, ésta depende del tiempo de desfasamiento entre los diferentes relojes aplicados a los flip-flops. Más adelante se desarrollará más sobre este problema y cómo garantizar el funcionamiento de los sistemas digitales sincrónicos, considerando los tiempos de propagación y de desfase entre relojes. Sincronización. El análisis anterior nos lleva a uno más general y es cómo tratar entradas asincrónicas a sistemas sincrónicos. En esta situación las entradas pueden cambiar en cualquier instante y puede que no satisfagan los requerimientos de set-up y hold de los flip-flops del sistema sincrónico. Esta dificultad no puede evitarse en algunas situaciones, como por ejemplo, en caso de una entrada generada por un operador (y también cuando se emplean memorias en forma asincrónica). ebido a lo anterior es preferible diseñar con entradas sincrónicas (si las entradas son salidas de
17 Capítulo 0. Memorias primitivas sincrónicas 7 otros flip-flops, esto se produce naturalmente) y también muestra que son preferibles los circuitos generados por modelos de Moore, ya que los de Mealy generan salidas asincrónicas. La Figura 0.26, muestra un interruptor manual, a través del cual se introduce un pequeño pulso, de ancho variable y posiblemente con rebotes mecánicos, que finalmente coloca una de las entradas en nivel bajo momentáneamente; esto asume que la entrada, en alta impedancia, está en nivel alto. clk Figura Pulsador como entrada de sistema sincrónico. Cuando las entradas a un flip-flop cambian muy cercanas al canto del reloj, éste puede tener inestabilidades internas que no permiten asegurar que se cumplan las ecuaciones del flip-flop. En estos casos puede reducirse la probabilidad de falla aumentando la frecuencia del reloj, relativa a la frecuencia de la entrada, o empleando compuertas más rápidas, o empleando un sincronizador. La mejor solución es agregando un sincronizador, ya que no se depende de la entrada. Un sincronizador es simplemente un flip-flop, cuya salida cambia sólo en los cantos del reloj. clk Figura Sincronizador de entrada asincrónica. El empleo de sincronizadores garantiza que el resto del sistema tendrá entradas sincrónicas, pero no se puede garantizar que el sincronizador no tendrá fallas. Normalmente basta agregar un flip-flop adicional para aumentar las probabilidades de lograr la sincronización. 2 2 clk Figura Sincronizador con dos flip-flops. ebe asegurarse que las entradas cumplan los requerimientos de set-up y hold de los flip-flops del sistema sincrónico. A través de mediciones puede determinarse el funcionamiento confiable del sincronizador, y de los niveles requeridos.
18 8 Sistemas igitales No es recomendable conectar una entrada asincrónica a dos entradas de flip-flops, sin previamente haber sincronizado la entrada, ya que uno de los flip-flops podría no capturar la entrada, por violar ésta los requerimientos de set-up o hold. Vcc 2 clk 2 clk Figura Entrada asincrónica conectada a dos flip-flops. El siguiente diagrama ilustra que registra el cambio de la entrada, pero no así 2. Entrada 2 CLK Figura Violación de tiempos de hold o setup en 2.
19 Capítulo 0. Memorias primitivas sincrónicas 9 Índice general. CAPÍTULO 0... MEMORIAS PRIMITIVAS SINCRÓNICAS RELOJ SECUENCIAS SINCRÓNICAS FLIP-FLOP JK iagrama de estados Tabla de transiciones Ecuación característica Tabla característica Tabla de excitaciones escripción HL FLIP-FLOP FLIP-FLOP T REUERIMIENTOS TEMPORALES COMPARACIONES METOOLOGÍAS E TEMPORIZACIÓN Ejemplo de temporización Sincronización ÍNICE GENERAL ÍNICE E FIGURAS... 20
20 20 Sistemas igitales Índice de figuras Figura 0.. Señal periódica de reloj.... Figura 0.2. Entrada estable en el momento de sincronización Figura 0.3. Entradas estables en el momento de sincronización Figura 0.4. Instantes de sincronización Figura 0.5. Instantes de sincronización Figura 0.6. Secuencias sincrónicas Figura 0.7. Flip-flop JK disparados por cantos Figura 0.8. Flip-flop master slave Figura 0.9. iagrama de estados Flip-flop JK Figura 0.0. Tabla de transiciones en Flip-flop JK Figura 0.. Tabla característica Flip-flop JK Figura 0.2. Tabla de excitaciones Flip-flop JK... 6 Figura 0.3. Flip-flop Figura 0.4. Flip-flop mediante JK Figura 0.4.a. Flip-flop JK mediante Figura 0.5. Flip-flop T Figura 0.6. Flip-flop T mediante un JK Figura 0.6.a. Flip-flop T mediante Figura 0.7. ivisor de frecuencia con Flip-flop T Figura 0.8. Especificaciones de tiempos en flip-flops.... Figura 0.9. Flip-flops disparados por cantos de subida y bajada.... Figura Conmutación Flip-flop y latch transparente Figura 0.2. Modos de funcionamiento de un latch transparente Figura Entradas y reloj en flip-flops Figura Conexión cascada Figura 0.23.a. Señales conexión cascada Figura Consideración del tiempo de desplazamiento del reloj Figura 0.24.a. Consideración del tiempo de desplazamiento del reloj Figura Pulsador como entrada de sistema sincrónico Figura Sincronizador de entrada asincrónica Figura Sincronizador con dos flip-flops Figura Entrada asincrónica conectada a dos flip-flops Figura Violación de tiempos de hold o setup en
Sistemas Combinacionales y Sistemas Secuenciales
y Prof. Rodrigo Araya E. raraya@inf.utfsm.cl Universidad Técnica Federico Santa María Departamento de Informática Valparaíso, 1 er Semestre 2006 y 1 2 3 y Contenido Al hablar de sistemas, nos referimos
Más detallesLógica Secuencial. Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC
Lógica Secuencial Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC Componentes secuenciales Contienen elementos de memoria Los valores de sus salidas dependen de los valores en sus
Más detalles11. ANALISIS DE MAQUINAS SECUENCIALES SINCRONICAS. Red Combinacional
ELO2 Sistemas Digitales. NLISIS DE MQUINS SEUENILES SINRONIS Dada una red secuencial sincrónica se desea obtener su diagrama de estados. Y a partir de éste, inferir el funcionamiento de la máquina. En
Más detalles1.4 Biestables síncrono
1.4 Biestables síncrono Son aquellos biestable que disponen de una entrada denominada entrada de habilitación o entrada de reloj (), esta entrada gobierna el modo de funcionamiento del biestable síncrono,
Más detallesPráctica 5. Generadores de Señales de Reloj y Flip-flops
5.1 Objetivo Práctica 5 Generadores de Señales de Reloj y Flip-flops El alumno conocerá y comprobará el funcionamiento de dispositivos empleados en la lógica secuencial y dispositivos con memoria basados
Más detalles&217$'25(6',*,7$/(6. Figura 1.
&217$'25(6',*,7$/(6 En casi todos los tipos de equipo digital se encuentran flip-flops programados o conectados como contadores, usándose no solamente como contadores sino como equipo para dar la secuencia
Más detallesCircuitos Secuenciales: concepto de estado
Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos
Más detallesEIE SISTEMAS DIGITALES Tema 7: Latches, Flip-Flops y Temporizadores. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas
EIE 446 - SISTEMAS DIGITALES Tema 7: Latches, Flip-Flops y Temporizadores Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OBJETIVOS DE LA UNIDAD Utilizar puertas lógicas para construir
Más detallesIntroducción Flip-Flops Ejercicios Resumen. Lógica Digital. Circuitos Secuenciales - Parte I. Francisco García Eijó
Lógica Digital Circuitos Secuenciales - Parte I Francisco García Eijó Organización del Computador I Departamento de Computación - FCEyN UBA 7 de Septiembre del 2010 Agenda 1 Repaso 2 Multimedia Logic 3
Más detalles9-Sistemas Secuenciales
9-Sistemas Secuenciales 9. Máquinas de Estados Finitos 9.2 Mealy y Moore 9.3 Implementación en Verilog 9: Secuenciales Abstracción Dividir circuito en lógica combinacional y estado (state) Localizar los
Más detallesDISEÑO DE CIRCUITOS SECUENCIALES
DISEÑO DE CIRCUITOS SECUENCILES Circuitos Digitales EC1723 Diseño de circuitos secuenciales (1) partir del enunciado del problema, construir el diagrama de estados y/o la tabla de estados y salidas. Determinar
Más detallesTEMA 12 Circuitos secuenciales
TEMA 2 Circuitos secuenciales Introducción Biestable asíncrono Biestables síncronos Otros biestables Características temporales de los biestables Tema 2. Circuitos secuenciales - 2- Introducción Circuito
Más detallesRegistros de desplazamiento
Registros de desplazamiento Definición de registro de desplazamiento básico Tipos de registro de desplazamiento Configuraciones específicas Aplicaciones más típicas VHDL Ejercicio propuestos Definición
Más detallesCONTADORES CARACTERISTICAS IMPORTANTES UTILIDAD CONTADORES DE RIZADO. CONTADOR DE RIZADO MODULO- 16.
CONTADORES Son circuitos digitales lógicos secuenciales de salida binaria o cuenta binaria, caracteristica de temporizacion y de memoria, por lo cual están constituidos a base de flip-flops. CARACTERISTICAS
Más detallesUniversidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014.
Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014 Práctica #3 1) Qué es un latch? Qué es un flip-flop? 2) Si se aplican
Más detallesCircuitos lógicos secuenciales Continuamos con los circuitos lógicos secuenciales.
Circuitos lógicos secuenciales Continuamos con los circuitos lógicos secuenciales. RESETABLE JK FLIP FLOP Muchas veces se requiere flip-flops tipo JK que puedan ser Set y Reset a estados conocidos, antes
Más detallesCIRCUITO 1: CIRCUITO RC
CIRCUITOS DIDACTICOS DE LA MATERIA DE DISPOSITIVOS Y CIRCUTOS ELECTRONICOS Y DE DISEÑO DE SISTEMAS DIGITALES. JUSTIFICACION. Los siguientes circuitos son considerados ejemplos didácticos y representativos
Más detallesLatches, flipflops y registros
Departamento de Electrónica Electrónica Digital Latches, flipflops y registros Facultad de Ingeniería Bioingeniería Universidad Nacional de Entre Ríos Circuitos secuenciales 1 Circuitos secuenciales Salida
Más detallesINDICE Control de dispositivos específicos Diseño asistido por computadora Simulación Cálculos científicos
INDICE Parte I. La computadora digital: organización, operaciones, periféricos, lenguajes y sistemas operativos 1 Capitulo 1. La computadora digital 1.1. Introducción 3 1.2. Aplicaciones de las computadoras
Más detallesTema 14: Sistemas Secuenciales
Tema 14: Sistemas Secuenciales Objetivos: (CONTADORES) Introducción. Características de los contadores. Contadores Asíncronos. Contadores Síncronos. 1 INTRODUCCIÓN Los contadores son sistemas secuenciales
Más detallesElectrónica. Tema 6 Circuitos Secuenciales. Tema 1 Fundamentos de semiconductores
Electrónica Tema 6 Circuitos Secuenciales Tema 1 Fundamentos de semiconductores 1 Lógica secuencial Un circuito secuencial es aquel cuyas salidas dependen no sólo de las entradas actuales, sino también
Más detallesTema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS
Fundamentos de Computadores. Sistemas Secuenciales. T7-1 INDICE: Tema 7. SISTEMAS SECUENCIALES INTRODUCCIÓN SISTEMAS SECUENCIALES SÍNCRONOS TIPOS DE BIESTABLES o TABLAS DE ECITACIÓN DE LOS BIESTABLES o
Más detallesDepartamento de Tecnología Electrónica Universidad de Sevilla. Circuitos Electrónicos Digitales. Análisis y diseño de circuitos secuenciales
Circuitos Electrónicos Digitales Análisis y diseño de circuitos secuenciales Contenidos 1.Introducción 2.Biestables 3.Máquinas de estados finitos y circuitos secuenciales síncronos (CSS) 4.Diseño de CSS
Más detallesFlip-Flops. Flops. Introducción n a los Sistemas Lógicos y Digitales 2009
Introducción n a los Sistemas Lógicos y Digitales 29 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28 CLASIFICACIÓN SEGÚN TIPO DE SINCRONISMO FLIP-FLOPS ASINCRÓNICOS (No hay entrada
Más detalles2, Detallar los diversos tipos de Flip Flop
Profesor/a(s) Ramon Flores Pino Nivel o Curso/s 4º D Unidad/Sub Unidad 3.- Circuitos de lógica Secuencial GUÍA Nº Contenidos 1.- Temporizador 555 2. Flip Flops, Contadores Aprendizajes Esperados 1 Explicar
Más detallesCircuitos secuenciales. Circuitos secuenciales. Circuitos secuenciales. Elementos de memoria: Latches
Circuitos secuenciales Los circuitos lógicos secuenciales contienen uno o más bloques lógicos combinacionales junto con elementos de memoria en un camino de realimentación con la lógica. Los elementos
Más detallesSistemas Digitales. Diseño lógico con Verilog. Sinopsis. Prólogo.
1 Sistemas Digitales. Diseño lógico con Verilog. Sinopsis. El texto está orientado a un primer curso de diseño lógico en programas de estudios de ingenieros eléctricos, electrónicos, telemáticos y de ciencias
Más detallesSistemas Secuenciales
Electrónica Básica Sistemas Secuenciales Electrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC CIRCUITOS SECUENCIALES Combinacional: las salidas dependen de las
Más detallesGUIAS ÚNICAS DE LABORATORIO ECUACIONES DE ESTADO AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS
GUIAS ÚNICAS DE LABORATORIO ECUACIONES DE ESTADO AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS ECUACIONES DE ESTADO Introducción Un circuito secuencial
Más detallesPráctica 4: CONTADORES
Práctica 4: CONTADOES Introducción Biestables Son circuitos que tienen dos estados estables. Cada estado puede permanecer de forma indefinida. Son circuitos con memoria Clasificación: Asíncronos: no necesitan
Más detallesCompuertas Lógicas. Apunte N 2
Compuertas Lógicas Apunte N 2 C o m p u e r t a s Lógicas Las compuertas lógicas son dispositivos que operan con estados lógicos y funcionan igual que una calculadora, de un lado ingresan los datos, ésta
Más detalles+ Máquinas de Estado Finitas
+ Máquinas de Estado Finitas Las máquinas de estado pueden ser: SÍNCRONAS: Necesitan de la intervención de un pulso de reloj. Si la entrada participa también en la salida se denomina Máquina de estado
Más detallesRegistros. Buses. Memorias.
Capítulo 5 egistros. Buses. Memorias. 5.. egistros. Se denomina registro a una serie de flip-flops agrupados y con señales de control común. Se considera que se leerán o escribirán como una unidad. Se
Más detallesTutoría 2. Banco de memoria de 8 y 16 bits (8086)
Tutoría 2. Banco de memoria de 8 y 16 bits (8086) RESUMEN Cuando el procesador opera en modo mínimo, éste genera las señales de control para la memoria y los dispositivos de E/S. [1, pág. 292]. Para utilizar
Más detallesTEMA 8. REGISTROS Y CONTADORES.
TEMA 8. REGISTROS Y CONTADORES. TECNOLOGÍA DE COMPUTADORES. CURSO 2007/08 8.1. Registros. Tipos de registros. Registros de desplazamiento. Los registros son circuitos secuenciales capaces de almacenar
Más detallesKIT LUCES SECUENCIALES REVERSIBLES CON 16 LEDS. Luces secuenciales con efecto de scanner o simulador de alarma.
KIT LUCES SECUENCIALES REVERSIBLES CON 16 LEDS Luces secuenciales con efecto de scanner o simulador de alarma. Tabla de Contenido DEFINICIÓN FUNCIONAMIENTO LISTA DE PARTES ENSAMBLE REFERENCIAS DEFINICIÓN
Más detallesCIRCUITOS SECUENCIALES
LABORATORIO # 7 Realización: 16-06-2011 CIRCUITOS SECUENCIALES 1. OBJETIVOS Diseñar e implementar circuitos utilizando circuitos multivibradores. Comprender los circuitos el funcionamiento de los circuitos
Más detallesINDICE Capitulo 1. Álgebra de variables lógicas Capitulo 2. Funciones lógicas
INDICE Prefacio XV Capitulo 1. Álgebra de variables lógicas 1 1.1. Variables y funciones 1 1.2. Variables lógicas 2 1.3. Valores de una variable lógica 2 1.4. Funciones de una variable lógica 3 1.5. Funciones
Más detallesElectrónica Digital. Tema 3. Diseño Síncrono
Electrónica igital Tema 3 iseño Síncrono iseño Síncrono Régimen transitorio en los circuitos digitales Concepto de espurio. Clasificación Alternativas para evitarlos iseño síncrono de Sistemas igitales
Más detallesREGISTROS DE DESPLAZAMIENTO
REGISTROS DE DESPLAZAMIENTO Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza, un bit a la vez, a través de una cadena de flip-flops. Este sistema secuencial
Más detallesLATCHES, FLIP FLOPS, CONTADORES Y REGISTROS
PONIFICIA UNIVEIA CAÓLICA EL PEÚ EUIO GENEALE CIENCIA ANIEL LLAMOCCA LACE, FLIP FLOP, CONAOE Y EGIO e empieza describiendo el Latch con habilitador y la derivación del Latch tipo a partir del Latch. Posteriormente
Más detallesINSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN
INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA UNIDAD CULHUACAN INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN LABORATORIO DE CIRCUITOS DIGITALES
Más detallesExisten diferentes compuertas lógicas y aquí mencionaremos las básicas pero a la vez quizá las más usadas:
Compuertas lógicas Las compuertas lógicas son dispositivos electrónicos utilizados para realizar lógica de conmutación. Son el equivalente a interruptores eléctricos o electromagnéticos. para utilizar
Más detallesSIMPLIFICACIÓN DE FUNCIONES LÓGICAS
LABORATORIO # 4 Realización: SIMPLIFICACIÓN DE FUNCIONES LÓGICAS 1. OBJETIVOS Los objetivos de este laboratorio es que Usted, aprenda a: Simplificar funciones utilizando mapas de Karnaugh Utilizar compuertas
Más detallesTEMA 3: Control secuencial
TEMA 3: Control secuencial Esquema: Índice de contenido TEMA 3: Control secuencial...1 1.- Introducción...1 2.- Biestables...3 2.1.- Biestables asíncronos: el Biestable RS...4 2.1.1.- Biestable RS con
Más detallesINDICE. XVII 0 Introducción 0.1. Historia de la computación
INDICE Prefacio XVII 0 Introducción 0.1. Historia de la computación 1 0.1.1. Los inicios: computadoras mecánicas 0.1.2. Primeras computadoras electrónicas 0.1.3. Las primeras cuatro generaciones de computadoras
Más detallesLUCES SECUENCIALES REVERSIBLES DE 6 LED. Simula que tienes un scanner o una alarma en tu vehículo
LUCES SECUENCIALES REVERSIBLES DE 6 LED Simula que tienes un scanner o una alarma en tu vehículo Tabla de Contenido DEFINICIÓN FUNCIONAMIENTO LISTA DE PARTES ENSAMBLE DEFINICIÓN 4017 El 4017b es un circuito
Más detallesSíntesis de circuitos secuenciales síncronos: Máquinas de estados finitos
Universidad Rey Juan Carlos Síntesis de circuitos secuenciales síncronos: Máquinas de estados finitos Norberto Malpica Ingeniería de Tecnologías Industriales Sistemas Electrónicos Digitales 24-25 Máquinas
Más detallesOperación de circuitos lógicos combinatorios.
Operación de circuitos lógicos combinatorios. 1.1 Analiza circuitos lógicos combinatorios, empleando sistemas y códigos numéricos. A. Identificación de las características de la electrónica digital. Orígenes
Más detallesFrecuencia Máxima de un Sistema Digital Sincrónico (Básico)
Frecuencia Máxima de un Sistema Digital Sincrónico (Básico) Nota Técnica 8 Cristian Sisterna Introducción Comúnmente se expresa que un sistema puede funcionar satisfactoriamente a 100MHz, o a 133MHz o
Más detallesElectrónica Digital. Fco. Javier Expósito, Manuel Arbelo, Pedro A. Hernández Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas
Electrónica Digital Fco. Javier Expósito, Manuel Arbelo, Pedro A. Hernández 2001 Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas UNIVERSIDAD DE LA LAGUNA ii ÍNDICE Lección 0. Introducción...1
Más detallesRegistros y contadores
Universidad Rey Juan Carlos Registros y contadores Norberto Malpica norberto.malpica@urjc.es Ingeniería de Tecnologías Industriales Registros y contadores 1 Esquema 1. Concepto de registro. 2. Registros
Más detallesInforme. Proyecto de. Electrónica. Tema: Temporizador con LM 555. Alumno: Guevara, Andrés
UNIVERSIDAD NACIONAL DE SAN JUAN FACULTAD DE FILOSOFIA, HUMANIDADES Y ARTES DEPARTAMENTO DE FÍSICA Y QUÍMICA CÁTEDRA: ELECTRÓNICA GENERAL Informe Proyecto de Electrónica Tema: Temporizador con LM 555 Alumno:
Más detallesFlip-flop SR con compuertas NAND y NOR. Por: Romero Reyes Roció Germana Laboratorio de Sistemas Digitales II Prof. J.
Flip-flop SR con compuertas NAND y NOR Por: Romero Reyes Roció Germana Laboratorio de Sistemas Digitales II Prof. J. Jesús Díaz Aceves Introducción Un circuito Flip Flop puede construirse con dos compuertas
Más detallesPrincipios básicos de PLC y familia DirectLogic
Principios básicos de PLC y familia DirectLogic Introducción El Controlador Lógico Programable (PLC) es una tecnología muy difundida para hacer automatización de procesos secuenciales, surgió como solución
Más detallesTEMA7. SISTEMAS SECUENCIALES
Sistemas Secuenciales 1 TEMA7. SISTEMAS SECUENCIALES Los circuitos lógicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas sólo dependen de las entradas actuales. Secuenciales, aquellos
Más detallesTEMA I: INTRODUCCIÓN A LOS CIRCUITOS SECUENCIALES
TEM I: INTROUIÓN LOS IRUITOS SEUENILES Hasta ahora, únicamente hemos visto circuitos combinacionales, es decir, circuitos en los que las salidas dependen única y exclusivamente de las combinaciones de
Más detallesElectrónica Digital II. Arquitecturas de las Celdas Lógicas. Octubre de 2014
Electrónica Digital II Arquitecturas de las Celdas Lógicas Octubre de 2014 Estructura General de los FPLDs Un FPLD típico contiene un número de celdas dispuestas en forma matricial, en las cuales se pueden
Más detallesCIRCUITOS SECUENCIALES. Tema 6: ANÁLISIS Y DISEÑO DE CIRCUITOS SECUENCIALES SÍNCRONOS
3 Tema 6: ANÁLII Y IEÑO E CIRCUITO ECUENCIALE ÍNCRONO Contenido: Elementos de memoria: biestables asíncronos y síncronos. Biestables JK, T,. Entradas asíncronas. Modelo general de máuina secuencial: máuinas
Más detallesPráctica 1 Transistor BJT Región de Corte Saturación Aplicaciones
Práctica 1 Transistor BJT Región de Corte Saturación Aplicaciones Universidad de San Carlos de Guatemala, Facultad de Ingeniería, Escuela de Mecánica Eléctrica, Laboratorio de Electrónica 1, Segundo Semestre
Más detallesGUIAS ÚNICAS DE LABORATORIO LÓGICA DE CONTROL AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS
GUIAS ÚNICAS DE LABORATORIO LÓGICA DE CONTROL AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS LOGICA DE CONTROL Introducción El proceso de diseño lógico
Más detallesELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009
ELO211: istemas Digitales Tomás Arredondo Vidal 1er emestre 2009 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd edition. Gaetano Borriello and andy Katz.
Más detallesTÉCNICAS DIGITALES CONTADORES
Universidad Nacional de Quilmes Diplomatura en Ciencia y Tecnología TÉCNICAS DIGITALES CONTADORES Un contador es un circuito secuencial que cambia de estado cada vez que recibe un pulso por la entrada
Más detallesFigura 1: Símbolo lógico de un flip-flop SR
FLIP-FLOPS Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas descritos hasta ahora, y los que se denominan circuitos lógicos secuenciales. Los bloques básicos para construir
Más detallesIntroducción al álgebra de Boole. Operaciones lógicas básicas. Propiedades del álgebra de Boole. a b a+b
Introducción al álgebra de Boole Muchos componentes utilizados en sistemas de control, como contactores y relés, presentan dos estados claramente diferenciados (abierto o cerrado, conduce o no conduce).
Más detallesDepuración de señales CIRCUITOS SISO. Circuito SISO. Circuito SIPO. Circuito PISO
Depuración de señales CIRCUITOS SISO Circuito SISO Circuito SIPO Circuito PISO DEPURACIÓN DE SEÑALES Cuando tenemos muchas señales (o cables) es difícil depurar el comportamiento del sistema simplemente
Más detallesTema 9. SISTEMAS COMBINACIONALES PROGRAMABLES SISTEMAS COMBINACIONALES PROGRAMABLES NO UNIVERSALES
Fundamentos de Computadores. Sistemas Combinacionales Programables. T9-1 Tema 9. SISTEMAS COMBINACIONALES PROGRAMABLES INDICE: INTRODUCCIÓN CLASIFICACION DE LOS SCP SISTEMAS COMBINACIONALES PROGRAMABLES
Más detallesCircuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos Secuenciales
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Circuitos Secuenciales Circuitos secuenciales. Biestables. Registros. Contadores. Registros de desplazamiento
Más detalles8. Convertidores Digital a Analógico y Analógico a Digital
8. Convertidores Digital a Analógico y Analógico a Digital F. Hugo Ramírez Leyva Cubículo 3 Instituto de Electrónica y Mecatrónica hugo@mixteco.utm.mx Octubre 2012 1 Sistemas de adquisición de datos El
Más detallesDiseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046 (Noviembre 2008)
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. 1 Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046 (Noviembre 2008)
Más detallesPUERTAS LOGICAS. Una tensión alta significa un 1 binario y una tensión baja significa un 0 binario.
PUERTAS LOGICAS Son bloques de construcción básica de los sistemas digitales; operan con números binarios, por lo que se denominan puertas lógicas binarias. En los circuitos digitales todos los voltajes,
Más detallesGUIAS ÚNICAS DE LABORATORIO REGISTRO DE SECUENCIA Y DECODIFICADOR AUTOR: ALBERTO CUERVO
GUIAS ÚNICAS E LABORATORIO REGISTRO E SECUENCIA Y ECOIFICAOR AUTOR: ALBERTO CUERVO SANTIAGO E CALI UNIVERSIA SANTIAGO E CALI EPARTAMENTO E LABORATORIOS REGISTRO E SECUENCIA Y ECOIFICAOR OBJETIVO Con mucha
Más detallesELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008
ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd Borriello and Randy Katz. Prentice Hall,
Más detallesMódulos basados en circuitos. secuenciales. Introducción. Contenido. Objetivos. Capítulo. secuenciales
Capítulo Módulos basados en circuitos en circuitos Módulos basados Introducción Así como en el Capítulo 5 analizamos módulos basados en puertas, ahora toca referirnos a módulos construidos con biestables
Más detallesIng. Jose Luis Apaza Gutierrez MEMORIAS. Un elemento de memoria es aquel elemento capaz de almacenar un estado durante un tiempo determinado.
LABORATORIO # 9 Realización: MEMORIAS 1. OBJETIVOS Comprender la función del bus de datos, direcciones y las líneas de control lectura(read), escritura(write) y selección de chip (CS) en una menoria RAM.
Más detallesLABORATORIO DE CIRCUITOS DIGITALES (2005-II) QUINTA CLASE DE VHDL
LABORATORIO DE CIRCUITOS DIGITALES (2005-II) QUINTA CLASE DE VHDL MÁQUINAS DE ESTADO FINITAS (FSMs) Máquinas de Moore Máquinas de Mealy MÁQUINAS DE ESTADOS FINITAS (FSMs) Tipos: Máquina de Moore: Las salidas
Más detallesLaboratorio 2: Mediciones Digitales
Objetivos: Laboratorio 2: Mediciones Digitales Conocer y utilizar con propiedad un osciloscopio de señal mixta. Manejar los conceptos de sincronización, disparo, nivel de disparo, y base de tiempo de un
Más detallesLaboratorio 4: Uso de una FPGA
Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar
Más detallesCUESTIONES DEL TEMA - IV
ema 5: Osciladores de elajación... Presentación En el tema 5 se tratan distintos circuitos que producen en su salida ondas de tipo cuadradas, triangulares, pulso, etc. : a) Se analiza el comportamiento
Más detallesUn contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de
CONTADORES Un contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de sus biestables. Los contadores son circuitos
Más detallesPráctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM)
Práctica 7 7.1 Objetivo Control de una Máquina Expendedora Mediante Máquinas de Finito (FSM) El alumno aprenderá la importancia del diseño de una máquina de estados finitos (FSM) para controlar un proceso
Más detallesUNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA
UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA Escuela Académico Profesional de Ingeniería de Telecomunicaciones SILABO ASIGNATURA : SISTEMAS DIGITALES I CÓDIGO:8F0056
Más detallesElectrónica Digital II
Electrónica Digital II TIPOS DE MEMORIAS MEMORIA DDR MEMORIA DDR2 MEMORIA DDR3 COMPARACIÓN TIEMPOS DE ACCESO TIPOS DE LATENCIAS RAS CAS ACTIVIDAD PRECARGA TIPOS DE CONFIGURACIONES SINGLE CHANNEL DUAL CHANNEL
Más detallesTEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES
TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES Exponer los conceptos básicos de los fundamentos de los Sistemas Digitales. Asimilar las diferencias básicas entre sistemas digitales y sistemas analógicos.
Más detallesProblemas del Tema 1
epartamento de Ingeniería Electrónica de Sistemas Informáticos y utomática Problemas del Tema.. Obtener las tablas de estado correspondientes a los siguientes diagramas: 0 -,0 0 0 -,0 -,0.2. Obtener los
Más detalles4. Síntesis de un circuito secuencial síncrono
4 Síntesis de un circuito secuencial síncrono El estudio del procedimiento de diseño de circuitos secuenciales síncronos se realiza mediante la aplicación a un sencillo ejemplo Los puntos a desarrollar
Más detallesFlip Flops, Multivibradores y Contadores
Flip Flops, Multivibradores y Contadores INTRODUCCION Los circuitos lógicos se clasifican en dos categorías: circuitos lógicos combinacionales y circuitos lógicos secuenciales. Los bloques básicos para
Más detallesDesde los programas más simples escritos en un lenguaje de programación suelen realizar tres tareas en forma secuencial.
Tipos de Datos Desde los programas más simples escritos en un lenguaje de programación suelen realizar tres tareas en forma secuencial. Entrada de datos Procesamientos de datos Salida de resultados Los
Más detallesLaboratorio 5: Tarjeta de Desarrollo Spartan-3
Laboratorio 5: Tarjeta de Desarrollo Spartan-3 Objetivos: Aprender el uso de dispositivos controlados por una FPGA en una tarjeta de desarrollo. Conocer la interfaz PS/2, el protocolo de comunicación y
Más detallesTECNICO SUPERIOR EN INFORMÁTICA EMPRESARIAL MÓDULO INTRUCCIONAL
1 TECNICO SUPERIOR EN INFORMÁTICA EMPRESARIAL MÓDULO INTRUCCIONAL TECNOLOGÍA DE LA COMPUTADORA FACILITADOR: PARTICIPANTE: DAVID, CHIRIQUÍ 2015 2 Qué es un programa? Un programa informático es un conjunto
Más detallesExamen 23 de Febrero de 2007
Instrucciones Examen 23 de Febrero de 2007 Indique su nombre completo y número de cédula en cada hoja. Numere todas las hojas e indique la cantidad total de hojas que entrega en la primera. Escriba las
Más detallesPROGRAMA DE CURSO Modelo 2009
REQUISITOS: HORAS: 3 Horas a la semana CRÉDITOS: PROGRAMA(S) EDUCATIVO(S) QUE LA RECIBE(N): IETRO PLAN: 2009 FECHA DE REVISIÓN: Mayo de 2011 Competencia a la que contribuye el curso. DEPARTAMENTO: Departamento
Más detallesÁlgebra de Boole. Valparaíso, 1 er Semestre Prof. Rodrigo Araya E.
Prof. Rodrigo Araya E. raraya@inf.utfsm.cl Universidad Técnica Federico Santa María Departamento de Informática Valparaíso, 1 er Semestre 2006 1 2 3 4 Contenido En 1815 George Boole propuso una herramienta
Más detallesDiseño de circuitos combinacionales
Diseño de circuitos combinacionales Mario Medina C. mariomedina@udec.cl Diseño de circuitos combinacionales Métodos de minimización vistos permiten obtener funciones de dos niveles Tópicos en diseño de
Más detallesTema 3. Electrónica Digital
Tema 3. Electrónica Digital 1.1. Definiciones Electrónica Digital La Electrónica Digital es la parte de la Electrónica que estudia los sistemas en los que en cada parte del circuito sólo puede haber dos
Más detallesLas Funciones generales o básicas.
LICEO INDUSTRIAL ELECTROTECNIA RAMON BARROS LUCO MODULO: Operación y programación de sistemas de control con controladores lógicos programables. Profesor: John S. Vallejos M. Las Funciones generales o
Más detallesBloques Aritméticos - Multiplicadores
Bloques Aritméticos - Multiplicadores La multiplicación es una operación cara (en términos de recursos) y lenta Este hecho ha motivado la integración de unidades completas de multiplicación en los DSPs
Más detallesCONTROLES ELÉCTRICOS PRÁCTICA 6: PROGRAMACIÓN DE PLC UNIDAD 5 LIRA MARTÍNEZ MANUEL ALEJANDRO DOCENTE: PACHECO HIPÓLITO JAVIER
CONTROLES ELÉCTRICOS PRÁCTICA 6: PROGRAMACIÓN DE PLC UNIDAD 5 LIRA MARTÍNEZ MANUEL ALEJANDRO DOCENTE: PACHECO HIPÓLITO JAVIER ENTREGA: 26/11/2010 1 INTRODUCCIÓN La tecnología es cada vez más sencilla de
Más detallesEL TEMPORIZADOR 555 FUNCIONAMIENTO BÁSICO. FUNCIONAMIENTO COMO MONOESTABLE. FUNCIONAMIENTO COMO AESTABLE
EL TEMPORIZADOR 555 FUNCIONAMIENTO BÁSICO. FUNCIONAMIENTO COMO MONOESTABLE. FUNCIONAMIENTO COMO AESTABLE EL TEMPORIZADOR 555. El temporizador 555 es un dispositivo versátil y muy utilizado, por que puede
Más detallesBIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI
Guía de preparación para el examen ELECTRONICA CxTx En esta materia básicamente se evalúan temas tales como son: MULTIVIBRADORES, MEMORIAS, CONTADORES Y COMPUERTAS LOGICAS, SUMADOR RESTADOR Y MICROPOCESADORES
Más detalles