INTRODUCCIÓN ISE (XILINX). Objetivo General. Objetivo Específicos. Material y equipo. Tarea previa. Introducción teórica

Transcripción

1 INTRODUCCIÓN ISE (XILINX). Facultad: Ingeniería. Escuela: Electrónica. Asignatura: Sistemas Digitales II. Lugar de Ejecución: Microprocesadores (3.23). Objetivo General. Utilizar el editor de archivos de Xilinx para sintetizar, corroborar la sintaxis y probar los códigos VHDL para los ejemplos propuestos. Objetivo Específicos. Utilizar la herramienta ISE de Xilinx para la escritura de archivos VHDL. Sintetizar el código de los archivos con extensión.vhd para obtener la abstracción del código escrito en forma de circuito digital, representación de tablas de verdad, funciones lógicas y mapas de Karnaugh. Interpretar los diagramas de tiempos generados a partir de códigos VHDL de los Test Bench. Verificar el funcionamiento de cada archivo de código VHDL en la tarjeta Spartan 6 LX9-MicroBoard. Material y equipo. Computadora con ISE 4.7 instalado. tarjeta Spartan 6 - LX9-MicroBoard. tarjeta de entradas / salidas (E/S o I/O). tarjeta con display. cables (jumpers) macho macho. Tarea previa.. Leer el blog: archive.html. 2. Ver los videos: ISE Circuit: Intro ISE: ISE TESTBENCH: Introducción teórica Pasos para la creación de aplicaciones.. Esquematizar mental o gráficamente el circuito que se pretende desarrollar. 2. Crear el proyecto conforme a las especificaciones de la tarjeta con su respectiva FPGA (ver figura 6 y 7). 3. Escribir el código vhdl.

2 Sintetizar el código. Verificar el diagrama esquemático. Realizar el test bench para el archivo vhdl (simular el comportamiento del sistema). Asignar las variables según las especificaciones de pines de la tarjeta que se posea. Realizar el Place &Route. Generar el Programming File. Descargar el archivo con extensión.bit sobre la FPGA. Realizar las pruebas de funcionamiento. Figura : Vista superior e inferior de tarjeta Spartan 6 LX9 Microboard. Figura 2: Descripción de pines.

3 3 Procedimiento. Parte I: Creación de proyectos con ISE para Spartan-6 LX9 CSG324. Se realizará el proyecto para un decodificador BCD a siete segmentos, tal como el propuesto en la figura 3: Figura 3: Circuito a generar con el VHDL. ) Dé un clic en el icono de ISE en la barra de lanzadores a la izquierda del escritorio. 2) En la barra de menús seleccione File/New Project. Aparecerá la ventana de opciones de un nuevo proyecto (New Project Wizard), ver figura 4. 3) Introduzca el nombredel proyecto como Deco7segCC, navegue para encontrar la ubicación donde guardará el proyecto (Location), como se muestra en la figura 4 y seleccione tipo HDL desde la opción Top-level source type y presione el botón Next, lo cual desplegará la ventana de la figura 5. 4) Seleccione las opciones de la figura 5 (conforme a la tarjeta sobre la que desarrollará la aplicación, en este caso las tarjetas Spartan 6 LX9 Microboard) y luego presione el botón Next lo que desplegará la ventana de la figura 6. Property Name Family Device Package Speed Preferred language VHDL Source Analysis Standard Value Spartan6 XC6SLX9 CSG324-2 VHDL VHDL-2X

4 4 Figura 4: Creación de un nuevo proyecto, pasos 2) y 3). Figura 5: Creación de nuevo proyecto, paso 4). 5) Presione el botón Finish para crear el proyecto. 6) Dé clic derecho sobre la segunda línea (xc6slx9-2csg324) del cuadro superior izquierdo de la ventana de navegación del proyecto (figura 7). 7) Elija la opción New Source

5 5 Figura 6: Configuración de nuevo proyecto, paso 4). Figura 7: Creación de archivos, pasos 6) y 7). 8) En la ventana New Source Wizard, seleccione la opción VHDL Module, colóquele un nombre al archivo en el campo File Name:, este será el nombre que adopte la entidad dentro de nuestro bloque o circuito a describir, verifique que el check box Add to Project esté activo y dé clic en el botón Next tal como lo indica la figura 6.

6 6 Figura 8: Creación de archivos, paso 8). 9) Como puede observar en la figura 9 ya aparece el nombre de la entidad, coloque en las filas los nombres de las variables de entrada (Data_In [3,]) y salida (Data_Out[7,]) de su sistema, así como la longitud de los vectores o buses a utilizar (considerando que la posición cuenta como valor). Con la lista desplegable elija la dirección del flujo de datos (in, out o inout) tal como lo indica la figura 7 y dé clic en el botón Next. Figura 9: Creación de archivos, paso 9), elección de entradas y salidas del componente. ) La figura muestra un breve resumen de los atributos seleccionados en la creación del modulo VHDL. Dé clic izquierdo en el botón Finish.

7 7 Figura : Creación de archivos, paso ). ) Se mostrará en el editor de código VHDL de ISE, en dicha ventana modifique el código VHDL para que se vea igual al mostrado a continuación (Código ), tome en cuenta la conexión de la FPGA (ver figura 3 y ) y la tabla : library IEEE; use IEEE.STD_LOGIC_64.ALL; entity Deco7segCC is Port ( Data_In : in STD_LOGIC_VECTOR (3 downto ); Data_Out : out STD_LOGIC_VECTOR (7 downto )); end Deco7segCC; architecture Behavioral of Deco7segCC is begin Data_Out <= x FC when Data_In = else x 6 when Data_In = else x DA when Data_In = else x F2 when Data_In = else x 66 when Data_In = else x B6 when Data_In = else x BE when Data_In = else x E when Data_In = else x FE when Data_In = else x E6 when Data_In = else x 9E ; end Behavioral; Código : Código VHDL, archivo Deco7segCC.vhd, paso ). Nota: Se debe recordar que la combinación de datos de salida debe estimular cada segmento del display cátodo común.

8 8 GND R 2.2k Q Q DISP2 DISP 2N3439 R2 2.2k Gnd Gnd Q2 Q2 2N3439 abcdefg. abcdefg. R3 k a b c d e f g DP R4 k Figura : Conexiones de display de siete segmentos (tarjeta I/O). Entradas Salidas (Data_Out<7:>) D8 D7 G4 F4 C8 C7 F6 F5 Data_In<3:> Display Hex_Value a b c d e f g DP FC 6 DA 2 F B6 5 BE 6 E 7 FE 8 E6 9 xxxx 9E E Tabla: Valores a escribir en el display de siete segmentos (tarjeta I/O). Parte II: Sintetizar el código. Este proceso permite: Verificar la sintaxis del código VHDL escrito. La conversión del código VHDL a un circuito digital equivalente ya sea a LUT s o circuitos MSI. Abrir una vista del circuito digital equivalente al código VHDL escrito. 2) De clic izquierdo sobre el nombre del archivo VHDL debajo de la línea xc6slx9-2csg324, del cuadro superior izquierdo de la ventana de navegación del proyecto (figura 7) para habilitar las funciones de este archivo en el cuadro inferior.

9 9 3) En el cuadro inferior izquierdo, de clic derecho sobre la opción Synthetize XST, elija la opción Run del menú desplegable. Figura 2: Sintetizar código VHDL, pasos2) y 3). Para verificar el diagrama esquemáticodetallado. 4) Dé clic izquierdo sobre el nombre del archivo VHDL debajo de la línea xc6slx9-2csg324, del cuadro superior izquierdo de la ventana de navegación del proyecto (figura 7), para habilitar las funciones de este archivo en el cuadro inferior. 5) De doble clic izquierdo sobre la opción View Technology Schematic, ver figura 3. Figura 3:Verificar el diagrama esquemático detallado, paso 5). 6) Dé clic izquierdo en el botón OK de la figura 4. 7) En la ventana desplegable dé clic en el botón Add -> y luego el botón Create Schematic (figura 5). 8) Dé doble clic izquierdo sobre la caja de cuatro entradas (Data_In (3:)) y ocho salidas (Data_Out (7:)). 9) Dé clic izquierdo en el icono Zoom to Full View.

10 Figura 4: Verificar el diagrama esquemático detallado, paso 6). Figura 5: Verificar diagrama esquemático simplificado, paso 7). 2) Dé doble clic izquierdo sobre cada una de las cajas que tengan la palabra LUT incluida y verifique cada una de las opciones. Verificar el diagrama esquemático de un circuito complejo (abstracción del diseño): 2) Dé clic izquierdo sobre el nombre del archivo VHDL debajo de la línea xc6slx9-2csg324, del cuadro superior izquierdo de la ventana de navegación del proyecto (figura 7), para habilitar las funciones de este archivo en el cuadro inferior. 22) Dé doble clic izquierdo sobre la opción View RTL Schematic, ver figura 3. 23) En la ventana (figura 6) que se despliegue presione el botón Ok. 24) Dé clic en el botón Add -> y luego el botón Create Schematic (figura 7). LUT: Look-Up Tables (Tabla de consulta).

11 Figura 6: Verificar diagrama esquemático, paso 23). 25) Se desplegará una figura de bloque que al hacer doble clic izquierdo sobre la misma mostrará el circuito equivalente al código VHDL. Figura 7: Verificar diagrama esquemático, paso 25). Realizar el test bench para el archivo vhdl (simular el comportamiento del sistema). 26) De clic derecho sobre la segunda línea (xc6slx9-2csg324) del cuadro superior izquierdo de la ventana de navegación del proyecto (figura 7). 27) Elija la opción New Source 28) En la ventana New Source Wizard, seleccione la opción VHDL Test Bench, colóquele un nombre al archivo en el campo File Name:,la extensión del archivo será.vhd al igual que al archivo del código fuente en VHDL por lo que si escribe el mismo nombre para el test bench

12 2 estará intentando sobre escribir el código VHDL, por lo que se recomienda agregar _tb al final del nombre del archivo del test bench para diferenciarlo del código VHDL. 29) Verifique que el check box Add to Project este activo y de clic en el botón Next tal como lo indica la figura 8. Figura 8: Creación de archivo test bench, pasos 28) y 29). 3) De clic izquierdo en el botón Next -> de la figura 9. Figura 9: Creación de archivo test bench, paso 3). 3) Para finalizar de clic izquierdo en el botón Finish de la figura 2.

13 3 Figura 2: Creación de archivo test bench, paso 3). 32) Comente o elimine las partes referidas al clock porque el circuito de la figura 3 no utiliza el reloj. De tal manera que el código VHDL del Test Bench se vea como el siguiente: LIBRARY ieee; USE ieee.std_logic_64.all; ENTITY Deco7segCC_tb IS END Deco7segCC_tb; ARCHITECTURE behavior OF Deco7segCC_tb IS -- Component Declaration for the Unit Under Test (UUT) COMPONENT Deco7segCC Port ( Data_In : in std_logic_vector(3downto); Data_Out : out std_logic_vector(7downto) ); END COMPONENT; --Inputs Signal Data_In: std_logic_vector(3downto); --Outputs Signal Data_Out : std_logic_vector(7downto); BEGIN -- Instantiate the Unit Under Test (UUT) uut: Deco7segCC PORT MAP ( Data_In =>Data_In, Data_Out =>Data_Out, ); -- Stimulus process stim_proc: process begin -- hold reset state for ns.

14 4 Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; Data_In <= ; wait for ns; wait; end process; END; Código 2: Código VHDL del Test Bench, archivo SDI_G_EJ_tb.vhd, paso 32). 33) De clic izquierdo en el botón de opción Simulation en el cuadro superior izquierdo. 34) Seleccione el nombre del archivo del test bench: Deco7segCC_tb (este es el nombre del ejemplo que se está realizando) tal como lo indica la figura 2. Figura 2: Creación de archivo test bench, pasos 33) al 35).

15 5 35) Luego en el cuadro inferior izquierdo de clic derecho sobre la opción Behavioral Check Syntax y elija la opción Run tal como se muestra en la figura 2. Si usted no ha guardado el archivo antes de correr esta opción le pedirá guardar el archivo del test bench a lo que deberá contestar en el botón Yes. 36) En el cuadro inferior izquierdo de clic derecho sobre la opción Simulate Behavioral Model y elija la opción Process Properties Esto abrirá una ventana en la que fijaremos el valor de Simulation Run Time a 32 ns, tal como se indica en la figura 22. Figura 22: Asignación de tiempo a simular en el Test Bench, paso 36). 37) En el cuadro inferior izquierdo de clic derecho sobre la opción Simulate Behavioral Model y elija la opción Run. Esto abrirá el software ISim donde podrá corroborar las respuestas en el diagrama de tiempos de la figura ) De clic en el icono Zoom to Full View de ISim y verifique que a medida que las entradas (data_in(3:)) toman valores cada ns las salidas(data_out(7:)) obtienen el valor correspondiente al asignado en la tabla. Figura 23: Creación de archivo test bench, pasos 37) al 39).

16 6 39) Dé clic derecho sobre alguno de los vectores y en el menú contextual elija la opción Radix>>Hexadecimal para visualizar los datos escritos en el VHDL. Parte III: Programar la tarjeta Spartan 6 LX9 Microboard. 4) Déclic izquierdo en el botón de opción Implementation en el cuadro superior izquierdo. 4) Dé clic derecho sobre el nombre del archivo del VHDL: Deco7segCC. 42) Elija la opción New Source 43) En la ventana New Source Wizard, seleccione la opción Implementation Constraints File, colóquele un nombre al archivo en el campo File Name:, la extensión del archivo será.ucf. Verifique que el check box Add to Project este activo y de clic en el botón Next tal como lo indica la figura ) Para finalizar el cuadro de dialogo dé clic izquierdo en el botón Finish de la figura 25. Figura 24: Creación de archivo user constraint file, paso 43). Figura 25: Creación de archivo user constraint file, paso 44).

17 7 45) Digite el siguiente código en el editor que se abrió. #Switches NET Data_In<3> LOC = A4; #GPIO_DIP4 NET Data_In<2> LOC = B4; #GPIO_DIP3 NET Data_In<> LOC = A3; #GPIO_DIP2 NET Data_In<> LOC = B3; #GPIO_DIP #Connector J5 NET Data_Out<7> LOC = D8 IOSTANDARD = LVCMOS33; NET Data_Out<6> LOC = D7 IOSTANDARD = LVCMOS33; NET Data_Out<5> LOC = G4 IOSTANDARD = LVCMOS33; NET Data_Out<4> LOC = F4 IOSTANDARD = LVCMOS33; NET Data_Out<3> LOC = C8 IOSTANDARD = LVCMOS33; NET Data_Out<2> LOC = C7 IOSTANDARD = LVCMOS33; NET Data_Out<> LOC = F6 IOSTANDARD = LVCMOS33; NET Data_Out<> LOC = F5 IOSTANDARD = LVCMOS33; #PMOD_P #PMOD_P9 #PMOD_P8 #PMOD_P7 #PMOD_P4 #PMOD_P3 #PMOD_P2 #PMOD_P Código 3: Archivo descriptor de pines de la tarjeta Spartan para la aplicación de la figura 3. 46) Conecte la tarjeta Spartan 6 LX9 Microboard a la PC tal como lo indica la figura 26. Figura 26: Creación de archivo userconstraint file, paso 46). 47) En el cuadro inferior izquierdo dé clic derecho sobre Implement Design y en el menú contextual elija la opción Run. 48) Dé doble clic izquierdo en Generate Programming File, con lo cual se generará el archivo para programar la tarjeta. 49) Dé un clic en el signo más de la opción Configure Target Device, y dé doble clic en la opción Generate Target PROM/ACE File, se abrirá una ventana que sirve para trasferir el código a la tarjeta. 5) La acción anterior hará que se despliegue la ventana de la figura 28. En la cual debe dar doble clic izquierdo sobre la opción Boundary Scan del recuadro superior izquierdo.

18 8 Figura 27: Creación de archivo user constraint file, pasos47) al 49). Figura 28: Ventana ISE IMPACT. 5) El proceso anterior hará que la parte derecha de la ventana se haga de color blanco esperando que Ud establezca la comunicación entre la PC y la tarjeta (reconocimiento de la misma), para lo cual debe dar clic izquierdo en el icono Initialize Chain(ver figura 29).

19 9 Figura 29: Descargar archivo sobre la FPGA, paso 5). 52) Se desplegará una ventana (ver figura 3) donde se pregunta si quiere asignar un nuevo archivo de configuración a la tarjeta, de clic izquierdo en el botón Yes. Aparecerá en el fondo blanco un integrado que hace referencia a la FPGA que desea programar. Figura 3: Descargar archivo sobre la FPGA, paso 52). 53) Se desplegará una ventana de dialogo donde debe seleccionar el archivo.bit creado en el paso 48, búsquelo en el directorio donde se guardo, selecciónelo y de clic en el botón open (ver figura 3). Figura 3: Descargar archivo sobre la FPGA, paso 53).

20 2 54) Un nueva ventana (ver figura 32) más se desplegará preguntando si quiere dejar permanente el programa VHDL en la FPGA, a lo cual responderá que No. Figura 32: Descargar archivo sobre la FPGA, paso 54). 55) Seleccione el botón Ok en la ventana de la figura 33, para afirmar que se quiere descargar el programa sobre la FPGA. Figura 33: Descargar archivo sobre la FPGA, paso 55). 56) De doble clic izquierdo sobre la opción Program del recuadro inferior izquierdo (ver figura 34), se realizará el proceso de grabación y la tarjeta estará lista para verificar físicamente el código VHDL implementado. Figura 34: Descargar archivo sobre la FPGA, paso 56).

21 2 57) Conecte la tarjeta de display a la tarjeta Spartan (ver figura 35). Figura 35: Conectar Spartan 6 LX9 Microboard a tarjeta de display, paso 57). 58) Verifique el funcionamiento del VHDL. Accione combinaciones con el minidip SW de la tarjeta y vea el resultado en el display. 59) Desconecte la tarjeta Spartan de la computadora. 6) Desconecte la tarjeta de display de la tarjeta Spartan. 6) Cierre las aplicaciones abiertas y apague la computadora. Investigación complementaria. Modifique el VHDL, para realizar un decodificador hexadecimal a siete segmentos para display de ánodo común. 2. Pruebe el programa de sumador binario de 2 bits de la guía por medio de la tarjeta I/O y la tarjeta Spartan 6 LX9 Microboard; utilice el minidip de la tarjeta Spartan para introducir los dos números binarios de 2 bits y como salidas utilice los led s de la tarjeta I/O.

22 22 Figura 36: Diagrama esquemático de tarjeta I/O. Figura 37: Vista superior de PCB de tarjeta I/O. 3. Realice un sumador/restador binario de 3 bits, un bit del minidip se utilizará para saber si se realizará la suma o la resta de los números, la introducción de números y el total se realizará a través de la tarjeta I/O. 4. Realice un decodificador 4 a 6 con habilitador, verifique funcionalidades de integrados como el 7442, Realice un circuito para detectar la paridad par e impar de una palabra de 8 bits. 6. Dado el siguiente diagrama esquemático, realice un código VHDL para formar letras en una matriz de led s, considere que se necesitan 9 salidas de la tarjeta Spartan, podrá utilizar 4 bits del minidip + 7 entradas para realizar la combinación que permitan formar letras formadas por 5 filas y 5 columnas, cada combinación encenderá una columna a la vez, 2 = 248

23 23 combinaciones; por lo que en promedio se podrán formar 49 caracteres diferentes entre letras mayúsculas y minúsculas, números y símbolos. El docente elegirá una palabra a formar y se realizarán las combinaciones para formar dicha palabra en la matriz de led s. Figura 38: Diagrama esquemático de matriz de led s de 6x5. Figura 39: Vista superior de PCB de matriz de led s de 6x5. 7. Considere como opción utilizar display matriciales LTP57R. Figura 4: Display matricial LTP57R.

24 24 Figura 4: Posibles letras en display matricial LTP57R. Bibliografía. archive.html All Programmable Low-End Portfolio Product Selection Guide: 4. Xilinx Spartan -6 FPGA LX9 MicroBoard User Guide: %2Ftrunk%2Ffpga%2Fxilinx_avnet_lx9microbard%2Fdoc%2FXilinx_Spartan6_LX9_MicroBoard_Rev_B2_Hardware_User_Guide.pdf TE CONNECTIVITY INTERCONNECT SOLUTIONS FOR THE XILINX SPARTAN -6 FPGA LX9 MICROBOARD

25 Configuring the Xilinx Spartan - 6 LX9 MicroBoard: 9. Tutorial Creating an AXI based Embedded System: pdf. Spartan-6 FamilyOverview: Spartan-6 FPGA Data Sheet: DC and Switching Characteristics: 2. Spartan6 ProductBrief: 3. Spartan-6 FPGA Packaging and Pinouts: Product Specification: 4. Driver (C:\Xilinx\4.7\ISE_DS\common\bin\nt64\digilent): w=category&tab=sd&num=&sortby=displayorder&show_dynamic_navigation= &sort=date%3ad%3ar%3ad&documentclass=document&requiredfields=archived%3atrue&getfields=*&q=+inmeta:document%252type%3dpackage%252 Specifications+inmeta:Devices%3DSpartan%252D6+inmeta:Document%252Class%3 DDocument+inmeta:Product%252Type%3DSilicon%252Devices&dnavs=inmeta:Do cument%252type%3dpackage%252specifications+inmeta:devices%3dspartan%2 52D6+inmeta:Document%252Class%3DDocument+inmeta:Product%252Type%3D Silicon%252Devices 6. w=category&tab=sd&num=&sortby=date&show_dynamic_navigation=&sort=d ate%3ad%3ar%3ad&documentclass=document&requiredfields=archived%3atrue&getfields=*&q=+inmeta:document%252type%3dapplication%2 52Notes+inmeta:Devices%3DSpartan%252D6+inmeta:Document%252Class%3DDo cument+inmeta:product%252type%3dsilicon%252devices&dnavs=inmeta:docum ent%252type%3dapplication%252notes+inmeta:devices%3dspartan%252d6+in meta:document%252class%3ddocument+inmeta:product%252type%3dsilicon% 252Devices