ITT-327-T Microprocesadores

Documentos relacionados
ITT-327-T Microprocesadores

MICROPROCESADORES I ELECTRONICA DIGITAL III INTERFASE PROGRAMABLE A PERIFERICOS PPI 8255

APUNTE DEL 8155 ELECTRÓNICA DIGITAL III

El temporizador /contador Intel 8254

Bus de datos Bus de direcciones Pocos bits, los suficientes para direccionar registros internos (ej: A0 y A1)

MÓDULO Nº7 REGISTROS Y CONTADORES

Instrumentación de Tiempo Real

Interface paralelo programable 8255.

Laboratorio de Microprocesadores EL TIMER 8254 PRACTICA N0.9 EL TIMER 8254, SU CONEXIÓN Y PROGRAMACIÓN

Guia para examen de Sistemas Embebidos I Para primer parcial Febrero 2013 Revisión 2 Ing. Julio Cesar Gonzalez Cervantes

MICROCONTROLADORES PIC

Organización del Computador 1 Lógica Digital 2: circuitos y memor

ARQUITECTURA DE SISTEMAS PARALELOS (3º ING. TÉC. INFORMATICA DE SISTEMAS) PRACTICA (CURSO 2004/05) ENTRADA/SALIDA.

PANORAMA GENERAL DE LOS µc

Capítulo 3. Microcontroladores 3.1 Definiciones

Temporizadores/Contadores

ORGANIZACIÓN DEL MICROCOMPUTADOR

ARQUITECTURA DEL MICROPROCESADOR 8088

LECCIÓN Nº 06 DISEÑO DE CONTADORES SINCRONOS

Memoria y Entrada/Salida Tecnología Organización - Expansión

TEMA 8. REGISTROS Y CONTADORES.

Características de algunos Registros de Funciones Especiales (SFR):

Contador Universal CU13. Contador Universal. Out_bcd3 Out_bcd2 Out_bcd1 Out_bcd0 Overflow End of Conversion. Medidor de Frecuencias

Circuitos Secuenciales

Practica 1 (3.5 %) 1. Realice el diseño y montaje de un R_S discreto activo en bajo.

Relación de Problemas de Circuitos Secuenciales

Puerto Paralelo Bidireccional.

INSTRUMENTACIÓN AVANZADA Departamento de Ingeniería Eléctrica y Electromecánica Facultad de Ingeniería Universidad Nacional de Mar del Plata

INSTITUTO TECNOLOGICO DEL MAR, Mazatlán

Prof: Zulay Franco Puerto Ordaz, Agosto

Señales de interfase del Z80

Tema 4 Microprocesador MCF5282: Hardware

Tutoría 2. Banco de memoria de 8 y 16 bits (8086)

SISTEMAS ELECTRÓNICOS DIGITALES

BOLETIN 7: Subsistemas secuenciales

ÍNDICE CAPÍTULO 1 FUNDAMENTOS DE LOS MICROCONTROLADORES

ARQUITECTURA DE COMPUTADORES (2º ING. INFORMATICA) PRACTICA 5 (CURSO 2004/05) ENTRADA/SALIDA. Contador 1. Contador 2

CONTADORES. Son sistemas secuenciales con una entrada de pulsos que representan en su salida la cantidad de pulsos dados.

INDICE Capitulo 1. Microcontroladores Programables: La Solución está en un CHIP Capitulo 2. Microcontroladores de 8 BITS: Los <<PIC>>

PRÁCTICA 2: SISTEMAS DIGITALES

DISEÑO DE PROCESADORES DEDICADOS. Práctica 6 LCD de Propósito General

AUTOMATIZACION. Reconocer la arquitectura y características de un PLC Diferenciar los tipos de entradas y salidas MARCO TEORICO. Estructura Interna

Práctica de Problemas N o 3

Trabajo práctico 2. Contadores

ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES II BOLETÍN 3 MEMORIAS SEMICONDUCTORAS

Tema 15 ELECTRÓNICA DIGITAL. PROCESADORES DIGITALES (PARTE 2A) Arquitecturas Harvard y Von Neumann. Tipos de procesadores digitales

INTERRUPCIONES. Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset 32 F0 50 8A

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

Controlador de Interrupciones (Versión programable) Manual de Usuario

Sincronismo de Canales

Interfaces de Entrada / Salida

PIC16F882/883/884/886/ Funcionamiento de Timer1 6 EL MODULO TMR1 CON PUERTA DE CONTROL Selección de Fuente de reloj

INSTRUMENTACIÓN AVANZADA Departamento de Ingeniería Eléctrica y Electromecánica Facultad de Ingeniería Universidad Nacional de Mar del Plata

Timer Interface Module

MICROCONTROLADORES PIC BÁSICO (PIC 16F84A / 16F627)

EL BUS I2C CARACTERISTICAS. Fernando Remiro

Arquitectura y Periféricos

Microprocesadores. Temporizadores / Contadores. Prof. Luis Araujo. Universidad de Los Andes

Módulo 2 n. Figura 2.1. Simbología de un contador

Diseño y verificación en VHDL de microcontrolador implementado en FPGA

Clase N 3 El Flip-Flop. Flop. Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOS. Trimestre Enero Marzo 2007

Nombre: Nº Matrícula:

TARJETA DE ENTRADAS Y CONTADORES RÁPIDOS (MTC-3052)

Mapa de E/S en una PC. Autor: Alejandro Furfaro 12

Arquitectura de Computadoras

Objetivo: Conocer el esquema básico de un Microprocesador. Arquitectura secuencial

CURSO: Electrónica digital UNIDAD III: CIRCUITOS SECUENCIALES - TEORÍA

Análisis y Síntesis. Introducción a los Sistemas Lógicos y Digitales 2008

ITSP. Timer 0 del AVR. En la siguiente sección veremos como configurar y utilizar los registros del Timer/Contador 0, así como sus modos de operación.

INDICE Programa Entrada Unidad de control Unidad aritmética y lógica (ALU)

Unidad II: Memorias. Ing. Marglorie Colina

Instrucciones de alta velocidad y el tiempo de SCAN. Facultad de Ciencias

INTRODUCCIÓN. Comunicación Serial.

Mapeo en el P 8086 de Intel

28/09/2012. Interfaz con Dispositivos de Salida. Interfaz con Dispositivos de Entrada. Port Mapped. Memory mapped. Interfaz con Dispositivos I/O

Velocidades Típicas de transferencia en Dispositivos I/O

CONTADORES CARACTERISTICAS IMPORTANTES UTILIDAD CONTADORES DE RIZADO. CONTADOR DE RIZADO MODULO- 16.

Mapas de Memoria y E/S

ESTRUCTURA FÍSICA DEL µp 8086

Tema 7. SISTEMAS SECUENCIALES. Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 1

Diseño y verificación en VHDL de microcontrolador implementado en FPGA

TEMA 2: MICROPROCESADORES Y MICROCONTROLADORES

Documentación de apoyo al auto aprendizaje del MC68000

Ingeniería en Sistemas Programa(s) Educativo(s): Computacionales en Hardware. UNIVERSIDAD AUTÓNOMA DE CHIHUAHUA Clave: 08MSU0017H

Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA. J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0

DESCRIPCION DEL SITEMA MASTER.

El PPI intel Interfase para Periféricos ricos Paralelo. Microprocesadores EL PPI Microprocesadores EL PPI Carlos Canto Q.

La Unidad de Memoria y su

ORGANIZACIÓN DE LA MEMORIA

Problema 5. Cálculo de la temporización. Programación del Lectura de la cuenta del temporizador 0

Módulo de 16 entradas digitales modbus:

Tema. Módulo Captura Comparación Modulación n de Achura de Pulsos. C. F. G.S. D.P.E. Módulo de Proyectos 1

TEMA 7. Registros y contadores

Introducción a la arquitectura de computadores

Universidad Carlos III de Madrid Grado en Ingeniería Informática Tecnología de Computadores

Registros de desplazamiento

Estructura y tecnología de computadores - prácticas en ensamblador

MÓDULO 2 Sergio Noriega

Transcripción:

ITT-327-T Microprocesadores Temporizador Programable (PIT) 8254.

Temporizador/Contador Programable (PIT) 8254. Es un contador/temporizador programable diseñado para trabajar con los sistemas de microcomputadores. Provee 3 contadores independientes, cada uno de los cuales puede trabajar en 6 diferentes modos de operación, programables por software. Algunas de las funciones que pueden ser implementadas con el 8254 son: RTC. One-Shot Digital. Generador de Onda.

Temporizador/Contador Programable (PIT) 8254. D 0 D 7. Bus de datos bidireccional de 3 estados. CLK 0. Entrada de reloj para el contador 0. OUT 0. Salida del contador 0. GATE 0. Entrada de disparo para el contador 0. CLK 1. Entrada de reloj para el contador 1. OUT 1. Salida del contador 1. GATE 1. Entrada de disparo para el contador 1. CLK 2. Entrada de reloj para el contador 2. OUT 2. Salida del contador 2. GATE 2. Entrada de disparo para el contador 2.

Temporizador/Contador Programable (PIT) 8254. RD. Utilizada por el procesador para leer información de estado o datos procedentes del 8254. WR. Utilizada por el procesador para enviar palabras de control o datos al 8254. CS (chip select). Un nivel bajo en esta entrada habilita la comunicación entre el procesador y el periférico. A 0 A 1. Líneas de dirección: permiten seleccionar uno de los tres contadores o el registro de control para operaciones de lectura o escritura. Selección A1 A0 CS Contador 0 0 0 0 Contador 1 0 1 0 Contador 2 1 0 0 Registro de Control 1 1 0

Diagrama en Bloques 8254.

Palabra de Control. Palabra de Control D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 RW1 RW0 M2 M1 M0 BCD Selección Contador: SC1 SC0 0 0 Contador 0 0 1 Contador 1 1 0 Contador 2 1 1 Comando Lectura Lectura/Escritura: RW1 RW0 0 0 Comando latchar contador 0 1 Leer o Escribir solamente el byte menos significativo 1 0 Leer o Escribir solamente el byte más significativo 1 1 Leer o Escribir primero el byte menos significativo y luego el más significativo Modo: BCD: M2 M1 M0 0 0 0 Modo 0 0 0 1 Modo 1 X 1 0 Modo 2 X 1 1 Modo 3 1 0 0 Modo 4 1 0 1 Modo 5 0 Contador Binario 16 bits 1 Contador BCD 4 décadas

Interfaz con el Sistema. Interfaz con el Sistema. Fuente: Intel

Modo 0. Interrupción al final del conteo. En este modo, la señal OUT está en estado bajo luego de escrita la palabra de control, y permanecerá en ese estado hasta que el contador alcance el valor de 0. La señal OUT permanecerá en estado alto hasta que se inicie un nuevo conteo o se escriba otra palabra de control al contador. El GATE en 1 habilita el conteo. El GATE en 0 inhabilita el conteo. El GATE no tiene efecto en la salida. Si se escribe un nuevo valor de conteo, este será asumido en el próximo ciclo del reloj.

Modo 0. Interrupción al final del conteo. Operación en Modo 0. Fuente: Intel

Modo 1. One-Shot redisparable por hardware. En este modo, la señal OUT está inicialmente en estado alto. OUT se pondrá en 0 en el pulso del reloj que sigue la señal de disparo, y se mantendrá en 0 hasta que el contador termine el conteo. Al terminar el conteo, OUT se pondrá en 1 hasta que se complete el período del reloj que sigue al próximo disparo. Un conteo de N resulta en un pulso de one-shot de duración N periodos del reloj. El One-Shot es redisparable, por lo que puede ser repetido sin necesidad de reescribir el N. El GATE no tiene efecto en la salida. Si se escribe un nuevo valor de conteo, el one-shot corriente no es afectado, a menos que el contador sea redisparado.

Modo 1. One-Shot redisparable por hardware. Operación en Modo 1. Fuente: Intel

Modo 2. Generador de frecuencia. Este modo funciona como un divisor por N. Es usado típicamente para generar una interrupción en tiempo real. Inicialmente OUT está en estado alto, y permanece en ese estado hasta que el contador alcance el valor de 1, para ir a estado bajo por un período de reloj. Al terminar, OUT regresa a estado alto y se repite el proceso de manera periódica. El GATE en 1 habilita el conteo. El GATE en 0 inhabilita el conteo. OUT va a 1 inmediatamente. Un disparo recarga el contador con el valor de N en el próximo ciclo del reloj. El contador puede ser sincronizado por software o a través del GATE.

Modo 2. Generador de frecuencia. Operación en Modo 2. Fuente: Intel

Modo 3. Generador de onda cuadrada. Este modo es similar al modo 2, con la diferencia que el ciclo de trabajo de la onda de salida es cercano a un 50%. Inicialmente OUT está en estado alto, y permanece en ese estado hasta que se ejecute la mitad del conteo, para ir a estado bajo por la siguiente mitad. Esta secuencia se repite de manera periódica. El GATE en 1 habilita el conteo. El GATE en 0 inhabilita el conteo. OUT va a 1 inmediatamente. Un disparo recarga el contador con el valor de N en el próximo ciclo del reloj. El contador puede ser sincronizado por software o a través del GATE.

Modo 3. Generador de onda cuadrada. Operación en Modo 3. Fuente: Intel

Modo 4. Strobe disparado por software. Inicialmente OUT está en estado alto. Cuando termina el conteo, OUT va a estado bajo por un período del reloj y luego retorna a estado alto. La secuencia es disparada escribiendo el N. El GATE en 1 habilita el conteo. El GATE en 0 inhabilita el conteo. El GATE no tiene efecto en la salida. Si se escribe un nuevo N durante el conteo, este será asumido en el siguiente período del reloj, permitiendo el disparo del contador por software.

Modo 4. Strobe disparado por software. Operación en Modo 4. Fuente: Intel

Modo 5. Strobe disparado por hardware. Inicialmente OUT está en estado alto. El conteo es disparado por el flanco ascendente del GATE. Cuando termina el conteo, OUT va a estado bajo por un período del reloj y luego retorna a estado alto. El GATE en 1 habilita el conteo. El GATE en 0 inhabilita el conteo. El GATE no tiene efecto en la salida. Si se escribe un nuevo N durante el conteo, no afecta la secuencia actual, a menos que ocurra un disparo a través del GATE, con lo que se asumirá en nuevo N en el siguiente período del reloj.

Modo 5. Strobe disparado por hardware. Operación en Modo 5. Fuente: Intel

Resumen de operación. Resumen de operación de acuerdo al GATE Modo de Bajo o Flanco Flanco Ascendente Alto Operación Descendente 0 Inhabilita el conteo - Habilita el conteo 1) Inicia el conteo 1-2) Resetea la salida - luego del proximo clock 2 3 1) Inhabilita el conteo Inicia el conteo 2) Pone la salida en 1 1) Inhabilita el conteo Inicia el conteo 2) Pone la salida en 1 Habilita el conteo Habilita el conteo 4 Inhabilita el conteo - Habilita el conteo 5 - Inicia el conteo -