Práctico Nº 4: Lógica Secuencial Flip Flop RS NOR 1. Conectar el circuito de la siguiente manera: 2. Utilizar los interruptores A y B para llevar el estado de las entradas del flip flor NOR a 0 o a 1 (A=Reset y B=Set). Completar la tabla de la verdad con 0 si la salida es baja, 1 si la salida es alta, y 2 si la salida es retenida (la salida mantiene su valor anterior). Flip Flop RS NAND Operación R (A) S (B) Q Q Retención 0 0 Puesta a 1 0 1 Puesta a 0 1 0 Ilegal 1 1 3. Utilizar los interruptores A y B para llevar el estado de las entradas del flip flop NAND a 0 o a 1. Completar la tabla de la verdad con 0 si la salida es baja, 1 si la salida es alta, y 2 si la salida es retenida (la salida mantiene su valor anterior). Operación R (A) S (B) Q Q Ilegal 0 0 Puesta a 1 0 1 Puesta a 0 1 0 Retención 1 1 dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 1
4. En un flip flop RS NOR la condición de retención es: a. R = S = 0 b. R = 0, S = 1 c. R = 1, S = 0 d. R = S = 1 5. El estado ilegal en el flip flop RS NAND es: a. R = S = 1 b. R = 0, S = 1 c. R = 1, S = 0 d. R = S = 0 Enclavadores (Latch) 6. Conectar el circuito de la siguiente manera: 7. Los interruptores A, B, C y D proveen los estados lógicos 0 o 1 a las entradas del latch. El interruptor de entrada de reloj CLK funciona como entrada de control del latch. 8. Completar la tabla de verdad del latch, para la entrada D. Utilizar 0 para salida baja, 1 para salida alta, y 2 si la salida es indiferente: CLK D Q 3 0 0 0 1 1 0 1 1 dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 2
9. Si CLK vale 1: a. Q = 0 b. Q = 1 c. Q = D d. Q D 10. Para retener el dato de salida: a. CLK debe ser 0 b. CLK debe ser 1 11. Un latch de cuatro entradas se puede utilizar como: a. Memoria de 1 bit b. Memoria de 2 bits c. Memoria de 4 bits d. Memoria de 8 bits 12. El estado ilegal en un latch es: a. D = 0, CLK = 0 b. D = 1, CLK = 0 c. D = 1, CLK = 1 d. No hay estados prohibidos dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 3
Flip Flop JK 13. Conectar el circuito de la siguiente manera: 14. Los interruptores A, B y C se usan para modificar los estados del flip flop JK. El interruptor CLK controla la entrada de reloj. 15. Completar la tabla de verdad con 0 para nivel bajo, 1 para nivel alto, 2 si no hay cambios en la salida, y 3 si hay basculamiento en la salida. Recordar que la entrada S se activa en nivel bajo. Para cada combinación de la tabla generar uno o más pulsos de reloj (CLK) para observar como varía la salida. Operación J K S Q Puesta a 1 X X 0 Retención 0 0 1 Puesta a 0 0 1 1 Puesta a 1 1 0 1 Basculam. 1 1 1 16. Para que el flip flop JK opere en modo de basculamiento, las entradas deben valer: a. J = K = 0 b. J = 0, K = 1 c. R = 1, S = 0 d. J = K = 1 dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 4
17. El flip flop JK es activado: a. En los flancos ascendentes del reloj b. En los flancos descendentes del reloj c. Cuando CLK = 0 d. Cuando CLK = 1 18. Si S = 0, la salida Q valdrá 1: a. Cuando J y K valen 1 b. Cuando J y K valen 0 c. Cuando el reloj pasa de 1 a 0 d. Siempre (sin importar las otras entradas) 19. Si el reloj se halla enclavado en 0 o en 1, los cambios en la entrada en la salida. a. Se reflejan b. No se reflejan Contador Asincrónico Ascendente dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 5
20. Conectar el circuito de la siguiente manera: 21. Utilizar los interruptores A, B y C para llevar los estados de entrada del primer flip flop JK a modo de basculamiento (es decir, colocar A=B=C=1). Utilizar el interruptor CLK como señal de reloj, y completar la tabla de verdad. Contador Asincrónico Descendente Cuenta Q 3 Q 2 Q 1 0 1 2 3 4 5 6 7 dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 6
22. Conectar el circuito de la siguiente manera: 23. Llevar las llaves A, B y C a 1. Completar la tabla de verdad (la cuenta 0 debe comenzar en 111, si la salida no se encuentra en este valor dar sucesivos pulsos de CLK hasta llegar al mismo). Cuenta Q 3 Q 2 Q 1 0 1 2 3 4 5 6 7 Contador Asincrónico con detención de fin de cuenta dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 7
24. Conectar el circuito de la siguiente manera. En este circuito, cuando la cuenta llega a 101, se detiene el conteo. 25. Desconectar el puente C y conectarlo a la llave C. Llevar la salida del contador a 000, y volver a colocar el puente C en su ubicación original. Usar el interruptor CLK para dar pulsos de reloj y completar la tabla de verdad. Cuenta Q 3 Q 2 Q 1 0 1 2 3 4 5 26. El ritmo de cambio más rápido se aprecia en la salida de: a. Q 1 b. Q 2 c. Q 3 27. Al utilizar un flip flop JK para armar un contador, las entradas del flip flop deben valer: a. J = K = 0 b. J = 0, K = 1 c. J = 1, K = 0 d. J = K = 1 dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 8
28. Al conectar un contador asíncrono ascendente: a. La salida Q se conecta a la entrada CLK del siguiente flip flop b. La salida invertida se conecta al CLK del siguiente flip flop c. Todas las entradas de reloj se conectan al reloj maestro 29. Si se conecta un circuito de detención de fin de cuenta, el número de estados posibles de salida: a. Crece b. Decrece c. No cambia Flip Flop D 30. Conectar el circuito de la siguiente manera: 31. Utilizar los interruptores A, B, C y CLK para cambiar las entradas del flip flop. Completar la tabla de verdad. S (B) R (C) D1 (A) CLK Q Q 0 1 X X 1 0 X X 1 1 0 Ascen 1 1 1 Ascen dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 9
32. Si la salida Q de un flip flop tipo D vale 0, cómo se la puede llevar a 1? a. Haciendo D = 1. El cambio se producirá en la transición ascendente del reloj. b. Haciendo D Q. El cambio se producirá en la transición ascendente del reloj. c. Haciendo D Q. El cambio se producirá en la transición descendente del reloj. d. Las opciones (a) y (b). Contador Sincrónico en Anillo En el contador sincrónico todas las entradas CLK se conectan a un reloj común. 33. Conectar las entradas A, C y CLK de la siguiente manera. 34. Llevar a 0 el interruptor A, y a 1 los interruptores B y C. Aplicar varios pulsos de reloj hasta que los cuatro flip flops queden en cero. dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 10
35. Quitar el cordón de puente A y conectarlo entre la salida de Q 4 y la entrada D 1. Llevar momentáneamente el interruptor B a 0 y de nuevo a 1. Aplicar varios pulsos de reloj y observar como el circuito hace rotar la información aplicada al primer flip flop tras cada pulso de reloj (de ahí el nombre de contador cíclico o anillo). 36. Para almacenar N bits, debe usarse un registro que incluya. flip flops. a. 2 b. N-1 c. 2 N d. N 37. El período del contador cíclico (de anillo) es: a. 8 b. 4 c. 16 d. 2 dksdkñld Docentes )) Ing. Rodrigo Furlani Ing. Domingo Guarmaschelli 11