TÍTULO: Generación digital de señales de disparo en sistemas trifásicos utilizando entornos de control basados en PICs u ordenadores compatibles. AUTORES: Fermín Barrero González Departamento de Ingeniería Eléctrica Escuela de Ingenierías Industriales Universidad de Extremadura Apdo. 382 06071 Badajoz (ESPAÑA) fbarrero@unex.es Tel: +34 924289647 Fax: +34 924289601 Enrique Romero Cadaval Departamento de Ingeniería Electrónica Escuela de Ingenierías Industriales Universidad de Extremadura Apdo. 382 06071 Badajoz (ESPAÑA) eromero@unex.es Tel: +34 924289600 Fax: +34 924289601 Mª Isabel Milanés Montero Departamento de Ingeniería Eléctrica Escuela de Ingenierías Industriales Universidad de Extremadura Apdo. 382 06071 Badajoz (ESPAÑA) milanes@unex.es Tel: +34 924289600 Fax: +34 924289601 ÁREA: i): Power Electronics and electrical drives PALABRAS CLAVE: PWM simétrico, generación digital, señales de disparo, control basado en ordenador.
Generación digital de señales de disparo en sistemas trifásicos utilizando entornos de control basados en PICs u ordenadores compatibles Fermín Barrero Enrique Romero Mª Isabel Milanés Escuela de Ingenierías Industriales Escuela de Ingenierías Industriales Escuela de Ingenierías Industriales Universidad de Extremadura Universidad de Extremadura Universidad de Extremadura Apdo. 382, 06071 Badajoz (SPAIN) Apdo. 382, 06071 Badajoz (SPAIN) Apdo. 382, 06071 Badajoz (SPAIN) fbarrero@unex.es eromero@unex.es milanes@unex.es Resumen En este trabajo se presenta una posible solución a los problemas de sincronización de las señales de disparo para una aplicación trifásica de tres hilos, cuando se utiliza como plataforma para el control un ordenador compatible y como interfaz para generar las señales de disparo una tarjeta de contadores estándar. Se emplea como estrategia de generación de las señales de disparo la técnica de modulación del ancho de impulso (PWM) simétrica, para que el contenido de armónicos sea el menor posible. Para ello se realiza una doble acción: la primera tratará de compensar los tiempos de retraso de las distintas ramas, que se encuentran asociados con los tiempos de ejecución del algoritmo de control; la segunda intentará sincronizar los pulsos de las tres fases en torno al punto medio del período de conmutación. El estudio se realiza en lazo abierto, pues los objetivos del mismo no precisan de la realización de un control en lazo cerrado. I. INTRODUCCIÓN En cualquier sistema electrónico de potencia, se precisa de un bloque que controle la etapa de potencia. Este bloque de control puede dividirse en dos módulos funcionales: el primero de ellos será el encargado de generar las señales de referencia de acuerdo a unas magnitudes de consigna, las medidas capturadas del sistema y unos criterios de control. El segundo se encarga de traducir estas señales de referencia, obteniendo las señales de disparo que controlarán los interruptores presentes en el sistema de potencia, con el objetivo de que éste responda en la forma deseada. Si se desea que el contenido armónico debido a la frecuencia de conmutación sea el menor posible, es necesario que las señales de control de las tres ramas se encuentren sincronizadas de forma que los pulsos guarden una simetría respecto al punto medio del período de conmutación (Fig.1). Como es ampliamente conocido esta simetría es fácil de conseguir comparando tres señales constantes y utilizando una portadora triangular. Cuando se utilizan PICs u ordenadores compatibles, en la mayoría de los casos no se cuenta con convertidores digitales-analógicos, sin embargo, se dispone de varios contadores. En este caso, el algoritmo de control determina los ciclos de trabajo que deben operar en cada una de las tres ramas, y éstos son aplicados determinando las cuentas que deben programarse en tres contadores del PIC o de la tarjeta de contadores utilizada. Las señales de salida de los contadores serán adaptadas, si es necesario, para atacar los drivers que controlan los distintos interruptores que intervienen en el sistema de potencia. s u En el presente trabajo presentamos cómo se ha resuelto la generación de las señales de disparo, cuando se utiliza un sistema de control de bajo coste, (como un PIC o un ordenador compatible con tarjetas de adquisición y de contadores estándar). s v II. GENERACIÓN DIGITAL DE LAS SEÑALES DE DISPARO s w Cuando se desea llevar a cabo un control de un sistema electrónico de potencia de topología trifásica, deben ser generadas las señales de disparo de cada una de las tres ramas. Fig. 1. Simetría deseada en las señales de disparo de las tres ramas.
A. Sincronización entre las tres fases Los contadores entran en funcionamiento tan pronto como les haya sido cargada la cuenta. Como es imposible la carga simultánea de los tres contadores en este tipo de sistemas, cada uno de ellos presentará un tiempo de retraso distinto, tal y como se indica en la Fig.2, en la que se ha supuesto que el ciclo de trabajo es el mismo para las tres ramas e igual a 0,2. Para conseguir la señal de sincronización se utiliza otro de los contadores del PIC o tarjeta, que enviará una señal de interrupción al ordenador cada tiempo correspondiente a la frecuencia de conmutación requerida. Al utilizar este tipo de solución con frecuencias de conmutación elevadas, nos encontramos con que serán determinantes los tiempos de retardo que se producen entre la señal de sincronización y el comienzo de aplicación del ciclo de trabajo en cada una de las ramas, presentándose unas componentes homopolares debido a que las señales de disparo no constituyen un sistema trifásico equilibrado. Como se puede observar en la Fig.2, el tiempo entre el instante definido por la señal de sincronización y el momento en que un contador comienza a operar no es despreciable. Así, el contador de la fase W no está sincronizado con el de la fase U, sino que presenta un desfase igual a t d,w -t d,u. Para mantener la sincronización entre las distintas fases, proponemos que la carga de las distintas cuentas en los contadores no se realice siguiendo siempre un orden preestablecido (en la Fig.2, U-V-W), sino que dicho orden sea alternado siguiendo la secuencia indicada en la Tabla I. sinc TABLA I CICLOS DE CARGA UTILIZADOS EN LA PROGRAMACIÓN DE LOS CONTADORES Nº secuencia Orden de carga de fases 1 U-V-W 2 V-W-U 3 W-U-V Con esta estrategia se conseguirá que cada tres períodos las señales de disparo de las tres ramas se sincronicen, presentando cada una de ellas un retraso medio que puede determinarse a partir de la expresión (1). t d,medio ( t + t + t ) d, 1 d, 2 d, 3 =, (1) 3 B. Generación PWM simétrica Para realizar la distribución simétrica de los pulsos, teniendo en cuenta que en nuestro sistema la sincronización se realiza en las rampas de bajada, se ha realizado la siguiente variación sobre el algoritmo de control: - El período de la señal de sincronización se ha reducido a la mitad. - Durante ciclos alternos de esta señal se programará cada contador con su cuenta o con su complementaria, obteniéndose el resultado de la Fig. 3 (ej. en la fase U, se ha programado un ciclo de trabajo de 0,2 para un período, correspondiendo por tanto un ciclo de 0,8 para el período siguiente). s u s v t d,u t d,v t d,w - Esta señal de salida actuará como reloj de un flip-flop, obteniéndose finalmente tres señales alineadas en su punto medio, cada una de ellas con el ciclo de trabajo solicitado (ej. 0,2 para la fase U) y la frecuencia de conmutación requerida. Los resultados obtenidos para las tres fases se muestran en la Fig. 3, donde las tres señales están sincronizadas en el punto medio del período de conmutación, que era el objetivo propuesto. s w III. RESULTADOS EXPERIMENTALES Fig. 2. Tiempos de retraso producidos por la carga de la s cuentas en los distintos contadores. Las técnicas descritas en el apartado anterior han sido probadas en una plataforma en la que el algoritmo de control que determina los ciclos de trabajo se ejecuta en un ordenador compatible (basado en el procesador Intel Pentium Pro, 200 MHz).
sinc out u out v =0.4 =0.8 =0.6 El algoritmo que se ejecuta en el ordenador utiliza una señal de sincronización para determinar el instante en que las cuentas, que habrán sido previamente calculadas, se deben cargar en los contadores correspondientes a las distintas fases. En el caso que nos ocupa esta carga será secuencial, lo que originará unos desfases en la sincronización de las diferentes ramas, como puede observarse en la Fig.4. En este ejemplo se han aplicado ciclos de trabajo de 0,5, 0,8 y 0,2 para las fases U, V y W, respectivamente. Los tiempos de retardo resultantes se indican en la Tabla II de acuerdo a la definición que de los mismos se realizó en la Fig.2. =0.6 =0.4 out w s u =0.4 s v s w =0.6 (a) Fig. 3. Modulación simétrica utilizando técnicas digitales. Para generar las señales de disparo se ha utilizado una tarjeta de contadores estándar de bajo coste (Advantech PCL- 836), en la que la cuenta que debe ser cargada en cada uno de los contadores ha sido determinada según la expresión (2): cuenta int ervalo par = D cuenta, (2) máx (b) En esta expresión, D representa el ciclo de trabajo, y la cuenta máxima es calculada de forma que se garantice una frecuencia de conmutación preestablecida en el sistema de potencia de acuerdo a la expresión (3), que en nuestras pruebas se ha fijado en 20 khz. fbase count max =, (3) f conmutación La frecuencia base con la que se programan los contadores dependerá de la tarjeta de contadores elegida y en nuestro caso se ha fijado en 2 MHz. (c) Fig. 4. Desfases medidos entre la señal de sincronización y las señales de disparo de las diferentes fases: (a) fase U; (b) fase V; (c) fase W. En todos los casos el canal 1 muestra la señal de sincronización y el canal 2 la señal de disparo de la fase correspondiente.
TABLA II TIEMPOS DE RETARDO ENTRE LA SEÑAL DE DISPARO DE CADA FASE Y LA SEÑAL DE SINCRONIZACIÓN Fase Tiempos de retardo respecto a la señal de sincronización Como el flip-flop tipo T divide la frecuencia por 2, resulta una frecuencia de conmutación en las señales de disparo definitiva igual a 10 khz. U t d,u = 3,6 µs V t d,v = 6,8 µs W t d,w = 10,0 µs Para compensar los tiempos de retardo se ha realizado la rotación en la carga de las cuentas comentada en la sección anterior. Los ciclos de carga incorporados son los recogidos en la Tabla I. Las señales de disparo compensadas para las fases U y V, se muestran en la Fig.5. Los tiempo de retardo entre estas dos fases se indican en la Tabla III. Para la fase W se obtendrían resultados análogos. (a) En este caso el retardo acumulado existente entre estas fases tras completar el ciclo de carga de cuentas se anula, eliminando el que existía con una carga estática U-V-W, que resultaba 3,2 µs. El retraso medio existente entre la señal de disparo de una de las fases y la señal de sincronización vendrá determinado por la expresión (1), resultando un valor de 6,8 µs. TABLA III TIEMPOS DE RETARDO ENTRE LAS SEÑALES DE DISPARO DE LAS FASES U Y V, EN FUNCIÓN DE LA SUENCIA DE CARGA (b) Nº secuencia Tiempos de retardo entre las fases U y V 1 t d,1 = 3,2 µs 2 t d,2 = - 6,4 µs 3 t d,3 = 3,2 µs Por último se muestran en la Fig.6 las señales de disparo cuando las salidas de los contadores pasan a través de un flipflop tipo T, y se ha cambiado el algoritmo de control para que se carguen las cuentas correspondientes al ciclo de trabajo y a su complementario en forma alterna. (c) Fig. 5 Análisis de los tiempos de retardo entre las fases U y W: (a) secuencia de carga Nº 1, 2, 3; (b) detalle de secuencia de carga Nº 1 ó Nº 3; (c) detalle de secuencia de carga Nº 2. En todas las gráficas el canal 1 muestra la señal de disparo de la fase U y el canal 2 la correspondiente a la fase V.
Se ha propuesto una ligera modificación, tanto en el algoritmo de generación de cuentas, como de adaptación de las señales de salida de los contadores, de forma que las señales de disparo de las distintas fases de un sistema trifásico guarden simetría central, con lo que se conseguirá un mejor control del contenido armónico asociado a la frecuencia de conmutación. Se muestran resultados experimentales aplicando el método propuesto. Fig. 6. Detalle entre la simetría conseguida para las fases U y V (se ha aplicado rotación de fases). IV. CONCLUSIONES En el presente trabajo se ha presentado una estrategia de generación de las señales de disparo en un sistema trifásico completamente digital, que no precisa de conversores digitales-analógicos de salida. Este hecho la hace especialmente útil para ser utilizada en sistema de bajo coste, tales como PICs o sistemas con tarjetas estándar de bajas/medias prestaciones. Se han planteado soluciones para compensar los tiempos de retardo producidos por los tiempos de ejecución de las órdenes en los contadores, para el caso de un ordenador compatible con tarjeta de contadores estándar. V. BIBLIOGRAFÍA [1] M. Dawande and G. K. Dubey, "Bang-Bang Current Control with Predecided Switching Frequency for Switch-Mode Rectifiers", IEEE Transactions on Industrial Electronics, vol. 46, no. 1, 1999, pp. 61-66. [2] D. A. G. Pedder, A. D. Brown, J. N. Ross and A. C. Williams, "A Pararell-Connected Active Filter for the Reduction of Supply Current Distorsion", IEEE Transactions on Industrial Electronics, vol. 47, no. 5, 2000, pp. 1108-1117. [3] D. G. Holmes and B. P. McGrath, "Opportunities for Harmonic Cancellation with Carrier-Based PWM for Two-Level and Multilevel Cascaded Inverters", IEEE Transactions on Industry Applications, vol. 37, no 2, 2001, pp. 574-582.