Corrector de Factor de Potencia monofásico utilizando un convertidor Elevador J.E. Bosso 1 G.N. Gonzalez 2 Supervisor: F.M. Serra 3 G.R. Catuogno 3 RPIC211 Estudiantil 1,2 Estudiantes de la carrera de Ingeniería Electrónica 3 Docentes de la carrera de Ingeniería Electrónica 1 jonboss_@hotmail.com 2 guillegonzalez_ie@hotmail.com 1,2,3 Laboratorio de Control Automático (LCA), Facultad de Ingeniería y Ciencias Económico Sociales, Universidad Nacional de San Luis. RP #55, ex RN #148 Ext. Norte (573). Villa Mercedes - San Luis Argentina Resumen En este trabajo se implementó un corrector de factor de potencia activo utilizando un convertidor Elevador. Se aplicó una estrategia de control de corriente promedio la cual permite controlar la corriente de entrada del convertidor con el fin de obtener una baja distorsión armónica total y un alto factor de potencia en la entrada. El desempeño del sistema es validado mediante resultados de simulación y experimentales. Palabras claves PFC, THD, PWM, FFT, convertidor Elevador, DSC. 1. INTRODUCCIÓN En los últimos años, el desarrollo de los dispositivos semiconductores permitió que los sistemas electrónicos de potencia sean usados en aplicaciones residenciales, comerciales e industriales. Uno de los dispositivos de potencia más utilizados actualmente son las fuentes de potencia conmutadas (Switch Mode Power Supplies, SMPS), las cuales tienen numerosas ventajas respecto a las fuentes lineales tradicionales como mayor densidad de potencia, menor costo, tamaño reducido y mayor capacidad de regulación. Las SMPS tienen una eficiencia muy alta, pero debido a su comportamiento no lineal, distorsionan la corriente de entrada provocando una gran distorsión armónica total (Total Harmonic Distortion, THD) y un bajo factor de potencia (Power Factor, PF) [1]. Esto se debe a que para lograr un pequeño ripple en la tensión de salida las SMPS utilizan un capacitor de gran valor en la entrada, luego de la etapa de rectificación, lo cual produce una corriente de entrada pulsante lo que provoca un alto THD y un bajo PF. A pesar de que cada dispositivo, individualmente, no presenta problemas serios con las corrientes armónicas, una gran cantidad de estos conectados a la red pueden distorsionar la corriente de entrada. En los últimos años la calidad de la energía ha pasado a ser un tema importante, y existen en la actualidad normas estrictas para su regulación (EN516, IEEE1159, G5/4, IEC61). Debido a esto cada vez mas investigadores en industrias y universidades se están focalizando en la reducción de armónicos y corrección del factor de potencia. El resultado de estos estudios son dispositivos denominados correctores de factor de potencia (Power Factor Corrector, PFC). Los PFC se pueden dividir en dos grupos; activos y pasivos. Los pasivos, por ejemplo bancos de capacitores controlados mediante relés varimétricos, son capaces de manejar altas potencias y son simples de diseñar y mantener. Sin embargo, el funcionamiento de un PFC pasivo es muy dependiente del sistema de energía y no permite lograr un alto PF. Aunque los PFC pasivos pueden ser todavía la mejor opción en muchas aplicaciones de alta potencia, los PFC activos dominan las aplicaciones de media y baja potencia debido a su extraordinario desempeño, obteniendo un PF cercano a la unidad. Además, poseen buena capacidad de regulación y alta densidad de potencia. Debido al incremento en la potencia que se puede manejar con los dispositivos de potencia actuales se espera que en un futuro cercano los PFC activos sustituyan definitivamente a los pasivos [2]. Existen distintas topologías y diversas estrategias de control para los PFC activos. En este trabajo se implementa un PFC Elevador con una estrategia de control de corriente promedio, a partir de lo cual se busca controlar la corriente de entrada del convertidor para lograr un PF unitario, un THD bajo y una tensión de salida regulada. Este tipo de PFC se suele utilizar en SMPS bietapa compuestas por un preregulador Elevador como PFC seguido de un convertidor con aislación galvánica. De esta manera, se logra una buena respuesta dinámica de la tensión de salida ante variaciones repentinas de la carga, con PF cercano a la unidad [3]. El desempeño de la estrategia de control es validado mediante resultados de simulación y experimentales obtenidos de un prototipo de laboratorio construido en el LCA.
RPIC211 Estudiantil Este trabajo está organizado de la siguiente manera: la introducción presentada, la Sección 2 donde se describe el sistema implementado, la Sección 3 donde se detalla la estrategia de control, la Sección 4 donde se presentan los resultados obtenidos por simulación y experimentales, y finalmente se exponen conclusiones y trabajos futuros. 2. DESCRIPCIÓN DEL SISTEMA 2. 1. Esquema y conceptos generales El sistema general se muestra en la Fig. 1 y está compuesto por la red de alimentación de corriente alterna (alternate current, AC), un rectificador de onda completa, un PFC, la carga y el control. El objetivo del PFC es que la corriente de entrada sea sinusoidal y este en fase con la tensión de entrada, teniendo por lo tanto un PF de entrada aproximadamente unitario [4]. Red de alimentación AC Rectificador AC-DC PFC Elevador DC-DC Carga donde, (5) (6) (6) describe la THD, donde I 1 es la componente fundamental e I 2, I 3 I n son las componentes armónicas de I i. 2. 2. Topología del PFC El PFC está constituido por un convertidor Elevador el cual está compuesto por un inductor L, un transistor MOSFET Q1, un capacitor C y un diodo ultra rápido D como se muestra en la Fig. 2. Las corrientes de entrada y salida están representadas por I i e I o respectivamente, y las tensiones de entrada y salida por V i y V o. Control Figura 1: Esquema del sistema general. El PF se define como la relación entre la potencia real y la potencia aparente, (1) Cuando la tensión es sinusoidal y la corriente no lo es, el PF se puede descomponer en dos factores [2], donde, y (2) (3) (4) El factor de desplazamiento, está relacionado con el ángulo de fase entre la corriente y la tensión, mientras que el factor de distorsión, está relacionado con la forma de onda de la corriente. Entonces, el PF queda definido por (5). Figura 2: Topología del convertidor Elevador. Si el convertidor trabaja en modo de conducción continua, donde la corriente del inductor es siempre mayor que cero, la tensión de entrada V i está relacionada con la tensión de salida V o por, (7) donde D representa el ciclo de trabajo de la llave [4]. Los valores de inductancia L y capacidad C necesarios para asegurar un modo de conducción continuo y obtener un ripple reducido de tensión están determinados por, (8) (9) donde T s es el periodo de conmutación, V o el ripple de la tensión de salida y R representa una carga [5]. La tensión de entrada del PFC es el valor medio de la tensión que entrega la red eléctrica, luego de ser rectificada. Si la red entrega una onda de tensión, (1)
el valor medio está determinado por, (11) RPIC211 Estudiantil El diagrama en bloques del algoritmo de control se muestra en la Fig. 4. El mismo se compone por dos lazos de control anidados, uno de tensión y otro de corriente. El cálculo del convertidor está basado en los parámetros que se especifican en la Tabla 1. Haciendo uso de las Ec. (8) y (9) se obtienen los resultados de la Tabla 2. Tabla 1: Parámetros del convertidor. Dato Valor [ ] V i 198 V V o 4 V f s =1/T s 33 KHz V o 1 mv R 12,5 KΩ Tabla 2: Valores de inductor y capacitor. Elemento Valor [ ] L 23,4 mh C 5 µf Los dispositivos semiconductores del convertidor deben ser capaces de trabajar correctamente a la frecuencia de conmutación, f s, y soportar la potencia que demanda la carga. 3. ESTRATEGIA DE CONTROL Se implementa la estrategia de control de corriente promedio, con lo cual se busca controlar la I i del convertidor para lograr un PF unitario, un THD bajo y una V o regulada. En la Fig. 3 se muestra el esquema del sistema implementado, en el que se miden de la corriente I i y las tensiones V i y Vo. Las mismas se procesan con un controlador digital de señales (Digital Signal Controller, DSC), dspic3f411 de Microchip [6], en el cual esta aplicada la estrategia de control. Del mismo se obtiene la señal de modulación de ancho de pulso (pulse-width modulation, PWM) necesario para la conmutación de la llave semiconductora. Figura 3: Esquema del sistema implementado. Figura 4: Diagrama del algoritmo de control. En el control de tensión se compara la V o con una tensión de referencia de salida V o ref, y al error resultante se le aplica un control proporcional integral (PI) para que el error en estado estable sea nulo. El control de corriente requiere de una corriente de referencia, I i ref, para poder compararla con la I i medida. Dicha I i ref es calculada como el producto de la V i rectificada y la salida del compensador PI de tensión. La V i contiene información de la fase y la forma de onda que debe tener la I i, y, la salida del compensador de tensión es fundamental para mantener la V o constante cuando se produzcan variaciones en la carga o en el valor nominal de la V i [7]-[8]. Al comparar I i con I i ref, se obtiene un error de corriente. A este error se le aplica un control PI. La salida de este último compensador se comparada con una onda diente de sierra de frecuencia f s para obtener la señal PWM que controla a la llave. Las constantes de proporcionalidad (k p ) y de integración (k i ) de los compensadores de tensión y de corriente se detallan en las Tablas 3 y 4 respectivamente. Las mismas se obtuvieron de manera práctica utilizando SISO Tools de MATLAB. Tabla 3: Constantes del compensador de tensión. Constante Valor k p,1 k i 1 Tabla 4: Constantes del compensador de corriente. Constante Valor k p 1 k i,15 En Fig. 5 puede verse el diagrama de flujo del algoritmo implementado en el DSC. En primer lugar se realiza la configuración de las interrupciones y de los periféricos del controlador, entre ellos se encuentra el modulo de conversión analógico digital (Analog-to- Digital Converter, ADC), el módulo PWM, y el temporizador. Se establecen las referencias y las ganancias de los controles de tensión y de corriente. Una vez ter-
Amplitud [p.u.] Mag (% de Fundamental) Amplitud [p.u.] RPIC211 Estudiantil minada la etapa de configuración se activa el modulo PWM a un 5% del ciclo de trabajo durante un tiempo de 2ms con el objetivo de evitar que se tomen muestras de los picos transitorios de la corriente de entrada durante el arranque. Se activa el temporizador, el cual genera interrupciones en ciclos de 1us. Cada vez que se genera una interrupción el controlador adquiere las señales analógicas y realiza los cálculos correspondientes. Finalmente se modula el ancho de pulso de la señal PWM que controla a la llave semiconductora de potencia. INICIO CONFIGURACIÓN DE PERIFÉRICOS ESTABLECIMIENTO DE GANANCIAS DEL CONTROLADOR Y REFERENCIAS INTERRUPCIÓN POR TEMPORIZADOR SI ADQUISICIÓN DE CORRIENTE DE ENTRADA, TENSIÓN DE ENTRADA Y TENSIÓN DE SALIDA NO 1.5 -.5-1.48.485.49.495.5 Tiempo [s] Figura 6: Tensión y corriente de entrada, sin control de 1 8 6 4 Tensión de Entrada Corriente de Entrada 2 ACTIVACIÓN DE PWM Y ESPERA DE 2MS CÁLCULOS DEL CONTROL DE TENSIÓN DE SALIDA Y CORRIENTE DE ENTRADA 2 4 6 8 1 Frequencia (Hz) ACTIVACIÓN DEL TEMPORIZADOR MODULACIÓN DEL CICLO DE TRABAJO DE LA SEÑAL PWM Figura 7: FFT de la corriente de entrada sin control de 1 Tensión de entrada Corriente de entrada Figura 5: Diagrama de Flujo del algoritmo implementado en el DSC..5 4. SIMULACIÓN Y VALIDACIÓN EXPERIMENTAL 4. 1. Resultados de Simulación Para validar el desempeño del sistema se realizaron simulaciones utilizando SIMULINK de MATLAB. En un primer ensayo, se simuló el PFC solo con un control de tensión, obteniendo la tensión y la corriente de entrada de la Fig. 6 y la FFT de la Fig. 7 con un THD=39,2 % y un PF=,931. Luego se simuló el sistema con el control de corriente promedio, obteniendo la tensión y la corriente de entrada de la Fig. 8 y la FFT de la Fig. 9 con un THD=16,97% y un PF=,986. -.5-1.12.125.13.135.14 Tiempo [s] Figura 8: Tensión y corriente de entrada, con control de
Mag (% de la fundamental) Amplitud [p.u.] Mag (% de Fundamental) RPIC211 Estudiantil 1 8 6 4 5. CONCLUSIONES En este trabajo se implementó un PFC elevador con una estrategia de control de Los resultados de simulación y experimentales obtenidos permiten validar el correcto funcionamiento del control implementado. Con una topología simple y económica de un convertidor elevador y mediante un control adecuado se puede obtener un alto PF y una baja THD para una carga determinada. Y de esta forma cumplir con las normativas vigentes sobre calidad de energía eléctrica. Como trabajo futuro se pretende implementar una SMPS bietapa compuesta por un preregulador Elevador como PFC seguido de un convertidor con aislación galvánica. Luego investigar sobre otros tipos de topologías y estrategias de control. 2 2 4 6 8 1 Frequencia (Hz) 1.5 Tensión de entrada Corriente de entrada Figura 9: FFT de la corriente de entrada con control de 4. 2. Validación experimental Para obtener resultados experimentales se construyo el prototipo del sistema que se muestra en la Fig. 1 y a traves de un osciloscopio digital Tektronik THS71 se obtuvieron las curvas de la tensión y de la corriente de entrada que se muestran en la Fig. 11. La FFT de la corriente de entrada se muestra en la Fig. 12. Se puede observar que la corriente tiende a estar en fase y en forma con la tensión, pero existe un pequeño desfasaje entre ambas y un grado de distorsión importante en la corriente. Esto se debe al retardo producido por el ADC del DSC y a la baja frecuencia de muestreo con la que se realizo la lectura de las variables sensadas. -.5-1.5.1.15.2.25 Tiempo [s] Figura 11: Tensión y corriente de entrada, con control de 6 5 4 3 2 1 1 2 3 4 5 6 7 8 9 1 Frecuencia (Hz) Figura 12: FFT de la corriente de entrada, con control de Figura 1: Prototipo. REFERENCIAS [1] David M.Van de Sype, Koen De Gussemé, Alex P. Van den Bossche, Jan A. A. Melkebeek. A Sampling Algorithm for Digitally Controlled Boost PFC Converters, IEEE Transactions on Power Electronics, vol.19, pp. 649 617, Mayo 24. [2] Rashid M., Power Electronics Handbook, Elsevier Inc., 2da edición, USA (27). [3] González T. A., Tacca H. E. Correctores de Factor de Potencia monoetapa Flyback-Forward Serie, AADECA 21. [4] Rashid M., Electrónica de Potencia, Prentice Hall, 2da edición. [5] N. Mohan, T. Undeland, and W. Robbins, Power Electronics, Converters, Applications, and Design, Wiley, 22.
[6] Data Sheet dspic3f411/412, Microchip, Inc. 25. [7] Application Note AN116, Power Factor Correction in Power Conversion Applications Using the dspic DSC, Microchip, 27. [8] Víctor M. López, Francisco J. Azcondo, Ángel de Castro, Oscar García. Corrección de Factor de Potencia, sin medida de corriente, mediante implementación en FPGA de One-Cycle Control, SAAEI, Julio 29. RPIC211 Estudiantil