5. Microcontroladores de 32 bits. (C) 2007 Ibercomp S. A.

Transcripción

1 0LFURFRQWURODGRUHVGHELWV Cada vez existen más equipos que incorporan un microcontrolador en su sistema con el fin de aumentar de manera importante sus prestaciones, reducir su tamaño y coste, mejorar su fiabilidad y disminuir el consumo de energía. Existe una gran diversidad de microcontroladores. Tal vez la clasificación más importante sea entre microcontroladores de 4, 8, 16 ó 32 bits. En la actualidad los microcontroladores de 8 bits dominan el mercado y los de 4 bits se resisten a desaparecer. La razón de esta tendencia es que los microcontroladores de 4 y 8 bits son apropiados para la gran mayoría de las aplicaciones. Sin embargo algunas empresas que fabrican microcontroladores están ofreciendo microcontroladores de 32 bits que igualan y hasta mejoran en precio a muchos microcontroladores de 8 bits pero con la potencia de cálculo y velocidad que ofrecen estos chips. Para escoger el microcontrolador a emplear en un diseño concreto hay que tener en cuenta multitud de factores, como la documentación y herramientas de desarrollo disponibles, su precio, la cantidad de fabricantes que lo producen y por supuesto las características del microcontrolador (tipo de memoria de programa, número de temporizadores, interrupciones, etc. Los fabricantes de microcontroladores compiten duramente para vender sus productos. Se calcula que venden 10 veces más microcontroladores que microprocesadores. Puede ser necesario que el microcontrolador realice cálculos críticos en un tiempo limitado. En ese caso debemos asegurarnos de seleccionar un dispositivo suficientemente rápido para ello. Por otro lado, habrá que tener en cuenta la precisión de los datos a manejar: si no es suficiente con un microcontrolador de 8 bits, puede ser necesario acudir a microcontroladores de 16 ó 32 bits, o incluso a hardware de coma flotante. Una alternativa es usar librerías para manejar los datos de alta precisión. &DUDFWHUtVWLFDVGHO0&) El MCF5213 es un microcontrolador de 32 bits desarrollado por Freescale, antiguo Motorota basado en V2 ColdFire microarquitectura. Se caracteriza por su bajo costo, con 256 KB de memoria flash, posee control para comunicaciones con periféricos proporcionando fácil conexión con otros sistemas. Puede realizar 2.1 MIPS a una frecuencia de 80MHz en la flash interna. Algunas de las características (Figura 18) mas importantes del MCF5212 son las siguientes: posee 32 Kbytes SRAM interna, 256 Kbytes de memoria Flash, tres puertos seriales (UARTs), controlador de Bus I2C integrado, Convertidor analógico digital de 12-bit, cuatro Timers con acceso directo a memoria DMA, cuatro canales para

2 Timer de propósito general, modulador por ancho de pulso PWM, Entradas/salidas de propósito general. Puerto BDM para depuración, watchdog timer programable, controlador de interrupciones para manejar 63fuentes de interrupción, entre otras más. (VWUXFWXUDLQWHUQDGHO0&))LJXUD &DUDFWHUtVWLFDV7pFQLFDVGHO0&) Procesador RISC Versión 2 de ColdFire. Direccionable para 32 bits y tamaño de datos. Frecuencia central del procesador de 80 MHz. 60 registros de propósito general y direcciones de 32 bits

3 Implementa ColdFire ISA-A. con extensiones para soporte del registro stack pointer de usuario. Y cuatro nuevas instrucciones mejoradas para el tratamiento de bits. MAC (acumuladores múltiples) de 32 bits que soporta operaciones de 16 o 32 bits. Decodificador de instrucciones ilegales que permite emulación soporte de 68K. para Soporta sistema de depuración. Módulo de depuración en chip. Versión B-. Traza en tiempo real para determinar dinámicamente la ruta de ejecución. Modo de Depuración Background para depuración en circuito. Soporta depuración en tiempo real con 6 puntos de ruptura por hardware (4 PC una dirección y 1 dato) que pueden ser configurados dentro de 1 o 2 niveles de disparo. Memoria del Chip 32 KByte doblemente SRAM en el bus interno de CPU, soportando acceso al centro y acceso DMA, con soporte para modo Stand by en la fuente de poder. 256 Kbytes de memoria Flash interpolada, soportando acceso Manejo de Consumo Completa operación estática con el chip durmiendo y completo modo de stop. Muy rápida respuesta a interrupciones desde el modo de bajo consumo (característica despertar ). Activación / Desactivación del clock de cada periférico cuando no se utilizan. Tres UARTs Divisor de 16 bits para generación de clock. Control lógico de interrupciones Interrupciones enmascarables. Soporte para DMA Formato de datos que pueden ser de 85,6,7 u 8 bits con paridad par o impar

4 Hasta dos bits de stop con incremento de 1/16. Capacidad de detección de errores. señales para soporte de Módem que incluye solicitud de envío (URTS) y listo para enviar (UCTS) líneas para ambos UARTs Buffers para transmisión y recepción. Módulo I 2 C Bus de interfase con otros chips como EEPROMs, controladores de LCD, convertidores analógico digital y teclados. Completa compatibilidad con el bus estándar industrial I2C. Modo maestro esclavo o múltiples maestros. Interrupción automática con nivel programable QSPI Full duplex, transferencia sincrónica con tres líneas Hasta cuatro Chip Select disponibles. Operación solo en modo maestro. Bit programable para la taza de frecuencia de reloj. Hasta 16 pre-programadas transferencias. Convertidor Analógico Digital. Ocho canales de entrada. 12 Bits de resolución de exactitud. Tiempo de conversión de 2.25 V Muestreo simultáneo para dos canales, para aplicaciones en control de motores. Una sola conversión u operación continua de conversión. Interrupción opcional cuando se complete la interrupción, cruce por cero o cuando supere el límite por encima o por debajo. Los canales no utilizados pueden ser usados como líneas de entrada/salida digitales. Cuatro DMA Timers de 32 bits ns de resolución a 80 MHz

5 Fuente de entrada del clock programable, incluyendo la opción de un clock externo. Prescaler programable. Capacidad de capturar la entrada con un trigger programable en el pin de entrada. Salida de comparador con modo programable para el pin de salida. Modo de corrida libre y reinicio. Interrupción enmascarable en la entrada de captura o en el comparador de salida. Capacidad de trigger DMA en la entrada de captura o el comparador de salida. Cuatro canales para Timers de propósito General. Arquitectura de 16 bits. Prescaler programable. Salida con un ancho de pulso variable desde microsegundos hasta segundos. Una entrada con acumulador de pulsos de 16 bits. Característica de acción en desbordamiento para generar la modulación de ancho de pulso. Un modo doble de pulso del acumulador por canal de timer. Timer modulador por ancho de pulso. Opera como ocho canales con 8 bits de resolución de cuatro canales de 16 bits de resolución. Período y ciclo útil programables. Activado y desactivado programable por cada canal. Seleccionable por software la polaridad de cada canal. El período y el ciclo útil están doblemente protegidos. Los cambios toman efecto cuando el final del actual período es alcanzado (el contador de PWM alcanza cero). O cuando el canal está desactivado. La alineación de las salidas son programables al centro o a la izquierda en cada canal. Cuatro fuentes de clock (A, B SA y SB) proporciona para una amplia gama de frecuencias. Parada de emergencia

6 Dos Timers de interrupción periódica (PITs). Contador de 16 Bits. Seleccionable como libre corrida o contador descendente. Software Watch Dog timer. Contador de 16 Bits. Soporta el modo de bajo consumo. Características de la generación de frecuencias. Cristal de 1 a 6 MHz, oscilador de relajación de 8MHz dentro del chip u opciones de referencia externa. Oscilador de relajación NVM-trimed puesto al 2 % de exactitud. Frecuencia de referencia para modo normal del PLL desde 2 hasta 10 MHz. El sistema puede tener un clock desde el PLL, un oscilador a cristal o del oscilador de relajación. Soporta modo de bajo consumo. Divisor de bajo consumo para extremar la operación de baja frecuencia. Controlador de interrupciones. Soporte para 56 fuentes de interrupciones organizadas como sigue: 49 fuentes de interrupciones programables completamente. 7 fuentes de interrupción de nivel fijo. Siete señales de interrupción externa. Un único numero en el vector para cada fuente de interrupción. Habilidad para enmascarar individualmente la fuente de interrupción o todas las fuentes de interrupción (enmascaramiento global). Soporte para ciclos de reconocimiento de interrupciones de hardware y software. Trayectoria combinacional para proporcionar el Despertar desde el modo de bajo consumo. Controlador DMA. Cuatro canales completamente programables

7 Doble direccionamiento para soportar transferencias para soportar 8, 16 y 32 bits de datos. A lo largo con soporte para 16 bytes (4x32 bits) para grandes transferencias. Apuntadores de dirección desde fuente al destino que pueden incrementar o permanecer constante. Contador de transferencia de 24 bits por cada canal. Soporte de transferencia auto alineada para un movimiento eficiente de bloque. Programable por software la petición de DMA en UART s y timers de 32 bits y canales DMA. Reinicio. Separado el reset de entrada y las señales de reset de la salida. Siete fuentes de reset: Power On reset. Externo. Software. Watchdog. Perdida de clock. Perdida de seguridad Detección de bajo voltaje (LVD). Bandera de estatus que indica la fuente del último reset. Modulo de integración del Chip (CIM). Sistema de configuración durante el reset. Selecciona uno de los seis modos de clock. Configura la fuerza del driver en la salida. Único par de número de identificación. Interfase de entradas/salidas de propósito general. Hasta 56 bits de entrada/salida de propósito general. Soporta la manipulación de bits con las funciones Set/Clear. Soporta JTAG a nivel de tarjetas de prueba

8 - 27 -