Sistemas Operativos. Algo de Sistemas Operativos, Arquitecturas y Paralelismo

Transcripción

1 Sistemas Operativos Algo de Sistemas Operativos, Arquitecturas y Paralelismo 1

2 Qué es un Sistema Operativo? Administra recursos Arma una máquina virtual Comunicación con el usuario Facilita el uso (herramientas, bibliotecas, etc.) 2

3 Funciones de un Sistema Operativo Secuenciar las tareas Interpretar un lenguaje de control y comandos Administrar errores Administrar las interrupciones Scheduling Proteger (administrar recursos) Comunicación con el usuario 3

4 Características de un Sistema Operativo Concurrencia Uso compartido de recursos Almacenamiento a largo plazo Determinismo VS Indeterminismo Eficiente Fiable Facilidad de corrección Tamaño Pequeño 4

5 Repaso Vocabulario Monoprocesador Monoprogramación o Monotarea (DOS [trick TSR]) Multiprogramación o Multitarea Batch - Time-Sharing Interactivo (Terminales Bobas o Inteligentes) 5

6 Repaso Vocabulario Multiprogramación o Multitarea UNIX (en todos sus sabores) Linux IRIX AIX BSD Solaris etc. Windows (en casi todos sus sabores) (Terminal Service) zvm zos VMS Hyper Threading (HT)? 6

7 Hyper Threading 7

8 Repaso Vocabulario Multiprocesador Varios Procesadores Independientes o Independientes con Cores (Dual Quad Octo etc.) Multiprocesamiento SMP vs MP 8

9 Cores 9

10 Cores 10

11 Cores 11

12 PCIs 12

13 PCIs 13

14 Mejora de Comunicación (Switch) 14

15 PCI Express 15

16 PCI Express Layers 16

17 PCI Express 17

18 Usa más caminos 18

19 PCI Express Link Layer 19

20 INTEL S5000PAL 20

21 INTEL Core I7 QuickPath conexión de 25.6 GB/s a 20-bit. Esta conexión provee exactamente el doble del ancho de banda teórico de un FSB la arquitectura QuickPath asume que la placa tiene un controlador de memoria integrado, obligando así a los multiprocesadores (multiplacas) a usar una arquitectura NUMA (verlo como una mesh luego siguen un esquema NUMA) Memoria de tres canales: cada canal puede soportar una o dos memorias DIMM DDR3 (en la mother deben ser colocadas en grupos de 3) Cada nucleo (core) es HT y tiene L2 de 256 KB Cache L3 de 8 MB de memoria, compartida por todos los núcleos 45 nm próximos en 32 nm 21

22 INTEL Core I7 22

23 INTEL Core I7 23

24 INTEL Core I7 24

25 Repaso Vocabulario Multiprocesador Memoria Única (Fuertemente Acoplado) Memoria Distribuida (Debilmente Acoplado) (en Red) Sistemas Distribuidos o Multicomputadoras 25

26 Repaso Vocabulario Memorias UMA NUMA NORMA COMA cc-numa o SMP2 26

27 Repaso Vocabulario UMA 27

28 Repaso Vocabulario NUMA/NORMA/ccNUMA 28

29 Repaso Vocabulario CACHE (bus compartido) Snoopy - Write-through Consistencia 00 Limpia 01 Compartida 10 Sucia por este procesador 11 Inválida en este procesador Qué pasa sino se comparte bus? 29

30 Repaso Vocabulario: Memoria Cache (TLB) 30

31 Repaso Vocabulario Sistemas Distribuidos (sirven para...) Cooperar (MPI, PVM, DSM, etc.) Compartir (archivos, directorios, etc.) Servidores (Modelo Cliente/Servidor RPC,) Clusters GRID 31

32 Cluster Sheldon 32

33 Cluster Nodo 33

34 Cluster 34

35 GRID 35

36 GRID 36

37 Repaso Vocabulario... Y que pasa con Sistemas Operativos? Monolíticos Modular Centralizados en Red de Red Microkernels - Exokernels Centralizados (UNIX) en Red (NFS Novell) de RED (SOD basados en Microkernel) Microkernel (mach chorus ameoba) (WNT AIX IRIX basados en mach) 37

38 Repaso Vocabulario Microkernel 38

39 Repaso Vocabulario Comparación Paradigmas SO Sistemas Operativos Sistemas Operativos Sistemas Operativos Mltiprocesador en Red de Red (Distribuido) Se ve como Uniprocesador Si NO Si Virtual Igual SO Si No Si # Copias 1 n 1/n Comunicación Memoria Archivos Compartidos Mensajes Protocolos de Red No Si Si Única cola de Ejecución Si No Si/No 39

40 Introducción Arquitectura Estructura abstracta con un set fijo de instrucciones Determinar componentes, funciones de los componentes y reglas de interacción entre ellos (N. Prasad 1981) Otras... Nos quedamos con una mezcla... 40

41 Introducción Arquitectura Definimos una Arquitectura por: Componentes Interconexión entre componentes Interacción entre componentes Implementación (materiales, con o sin pipeline, etc.) Set de instrucciones 41

42 Introducción Arquitectura Interconexión Procesador de un Bus RDM : Registro de dirección de Memoria RBM : Registro buffer de memoria R0 a Rn = son registros de uso general PC = Program Counter J = es un registro Z = es un registro acumulador RI = Registro de instrucción 42

43 Introducción Arquitectura Interconexión Procesador MultiBus 43

44 Introducción Arquitectura Unidad de Control La unidad de control deberá no sólo decodificar un código de operación, sino también emitir señales (códigos de condición) según se vayan ejecutando las instrucciones (overflow, carry -acarreo-, cero, negativo,etc). Es decir la Unidad de Control recibe de la Unidad Aritmético- Lógica señales que indican el estado que ha resultado de la ejecución de la operación indicada. 44

45 Arquitectura Tomando en cuenta lo anterior se puede hablar de niveles de arquitectura: Exoarquitectura: Es la estructura y capacidad funcional de la arquitectura visible al programador Endoarquitectura: Las capacidades funcionales de los componentes físicos, las estructuras lógicas de sus interconexiones, las interacciones, los flujos de información, sus controles e implementación. Microarquitectura: Que componentes se abran o cierran durante la ejecución de una instrucción. 45

46 Arquitectura Secuenciales Von Neuman (1946/1947) Programa Almacenado (Control Flow) Datos Alamcenados Representación binaria Flujo interno paralelo (byte o palabra) No paralelismo de operaciones Unidades Funcionales 46

47 Arquitecturas Secuenciales Unidades Funcionales En el computador se encuentran Unidades Funcionales interrelacionadas que interactúan. Unidades Funcionales: CPU Memoria Sistema E/S 47

48 Arquitecturas Secuenciales Estructura Bus La distancia física que separa los componentes puede ser grande de manera tal que sea imposible lograr una transmisión sincrónica de la información entre ambos. La transmisión asincrónica se implementa muy frecuentemente con un mecanismo que se denomina "handshaking" (acuerdo). Un Bus Una Transferencia x vez 48

49 Arquitecturas Secuenciales 2 Buses Por Procesador Canales Colisiones Unica Entrada (Robo Ciclos al Proc.) MMU Arbitro 49

50 Arquitecturas Secuenciales Unidades Funcionales 50

51 Etapas de una Instrucción Generar Dir. Próxima Instrucción Buscar Instrucción Decodificar Instrucción (genera DPI) Generar Dir. Operandos Buscar Operandos Ejecutar Instrucción Almacenar Resultados 51

52 Arquitecuras Secuenciales 52

53 Clasificación de Arquitecturas Genericamente todos los computadores tendran los componentes funcionales mencionados (CPU, Memoria y E/S) interconectados de alguna forma y la cantidad necesaria. Clasificación de Flynn Forma de mostrar la interconexión de los componentes y sus cantidades 53

54 Clasificación de Flynn 54

55 Clasificación de Flynn Flujos de Datos e Instrucciones Son los parámetros básicos para la clasificación Clasificación SISD (Single Instruction Single Data) [Paradigma von Newman o Harvard] SIMD (Single Instruction Multiple Data) MISD (Multiple Instruction Single Data) MIMD (Multiple Instruction Multiple Data) [Paradigma Paralelo] 55

56 Clasificación Flynn (Gráficos) SISD SIMD 56

57 Clasificación Flynn (Gráficos) MISD MIMD 57

58 Memoria para accesos múltiples Intercalación de Direcciones La Memoria Principal se agrupa fisicamente en módulos 58

59 Paradigmas Control Flow de Von Newman de Hardvard Data Flow Dinámica 59

60 Introducción Paralelo La concurrencia implica paralelismo, simultaneidad y pipelining Sucesos Paralelos ocurren en múltiples recursos durante el mismo intervalo de tiempo. Sucesos Simultáneos ocurren en el mismo instante. Sucesos Pipeline ocurren en lapsos superpuestos. 60

61 Niveles de Paralelismo Multiprogramación, Multiprocesamiento: Estas acciones se toman a nivel de Programa o Trabajo. Tarea o Procedimientos: Acciones que se toman dentro de un mismo programa, ejecutándose procesos independientes en forma simultánea. Interinstrucciones: Acciones a nivel de instrucción, o sea, dentro de un mismo proceso o tarea se pueden ejecutar instrucciones independientes en forma simultánea. Intrainstrucciones: Acciones simultáneas que se pueden realizar para una misma instrucción, por ejemplo vectorización de operaciones escalares dentro de una instrucción compleja tipo DO, FOR, etc. 61

62 Cuándo se puede ejecutar paralelo? Condiciones de Bernstein Dada Si Sj instrucciones o conjunto de intrucciones 1. R (Si) W (Sj) = (Ø). 2. W (Si) R (Sj) = (Ø). 3. W (Si) W (Sj) = (Ø). 62

63 Alcanza? A = a B = b C = A + B D = C Falta determinar dependencias transitivas Grafos de Precedencia, los veremos en Concurrencia 63