Práctica 3 - Arquitectura del CPU

Transcripción

1 Práctica 3 - Arquitectura del CPU Organización del Computador 1 Primer cuatrimestre de 2012 Ejercicio 1 A partir de cada uno de los siguientes vuelcos parciales de memoria y estados del procesador, realizar un seguimiento simulando ciclos de instrucción hasta encontrar una instrucción inválida (es decir, una instrucción cuyo código de operación no figure entre los del conjunto de instrucciones). La arquitectura de la máquina es la descripta al final de esta práctica. Indicar qué celdas de memoria se modifican y el estado final del procesador. a) Ayuda: la quinta instrucción a ejecutar es inválida. R0 035D R1 034C R2 8A6B R Z 0 N 0 A644 R4 E7A0 R5 A622 R6 1A2B R C 0 V A B C D E F A630 2EFD C925 F303 1A2B B4C A4D6 88C A B A631 A640 FEDC 7081 A1C1 C D A B FAF0 48A C AF3 A b) Ayuda: la quinta instrucción a ejecutar es inválida. R0 035D R1 034C R R3 A622 Z 0 N R4 E7A0 R R6 1A2B R7 FFF4 C 0 V A B C D E F 2520 F303 ABCD 2FE E FEDC 7081 A1C1 C D A B FAF0 48A B A631 5D F205 A C 2EFD C40 c) Ayuda: la cuarta instrucción a ejecutar es inválida. R0 035F R1 C2A3 R R3 034F Z 0 N R4 27A3 R R R C 0 V A B C D E F 0340 FAF EC A2B A000 C B 5E6F C0 FFFF A1C1 A FBEE 2940 FFFF 563B FFFF F303 Ejercicio 2 Desensamblar el siguiente programa escrito en lenguaje de máquina ORGA Ejercicio 3 Traducir el siguiente programa de lenguaje C a lenguaje de la máquina ORGA1. Usar los registros R0 y R1 como contenedores de las variables x e y respectivamente; 1 int x = 2; 2 int y = 32; 3 x = x + y; 1

2 Ejercicio 4 Dados los siguientes valores de la memoria y del registro R0 de la arquitectura ORGA1, qué valores cargan en el registro R1 las siguientes instrucciones? a) MOV R1, 20 (inmediato) b) MOV R1, [20] (directo) c) MOV R1, [[20]] (indirecto) d) MOV R1, R0 (registro) e) MOV R1, [R0] (indirecto registro) f) MOV R1, [R0 + 20] (indexado registro) Memoria Dirección Contenido 0020h 0040h 0030h 0050h 0040h 0060h 0050h 0070h Registros Nombre Contenido R0 0030h Ejercicio 5 Considere el siguiente programa escrito en assembler de la arquitectura ORGA1: Vector: DW... DW DW 0000 Clave: DW... Comienzo: MOV R0, Vector MOV R1, [Clave] MOV R2, 0 Ciclo: MOV R3, [R0] CMP R3, 0 JE Fin CMP R3, R1 JE Sumo Sigo: ADD R0, 1 JMP Ciclo Sumo: ADD R2, 1 JMP Sigo Fin: RET a) El programa se ubica en la posición 0100h de la memoria. Los vectores se almacenan como valores contiguos de una palabra de tamaño. Para indicar la finalización del vector se utiliza el valor cero. Suponiendo que el vector contiene diez palabras, indicar el valor de cada una de las etiquetas. b) Explicar qué hace el programa siguiendo su ejecución paso a paso. c) Escribir un pseudocódigo que refleje el comportamiento del programa. d) Mostrar un vector para el cual este programa no hace lo esperado. Ejercicio 6 Escribir el pseudocódigo y el programa en assembler de ORGA1 que recorra un vector de números codificados en notación complemento a 2 de 16 bits de precisión y devuelva el valor máximo y mínimo de dicho vector. La posición de inicio del vector es recibida en el registro R0 y su longitud en el registro R1. En los registros R2 y R3 deben guardarse el resultado del máximo y mínimo respectivamente. La solución debe recorrer el vector una única vez. Ejercicio 7 Considere el siguiente programa escrito en assembler de la arquitectura ORGA1. Valor: Inicio: Salida: JMP Inicio DW 0A0A MOV R0, [Valor] ADD R0, 0003 MOV [Valor], R0 RET a) Suponiendo que el programa se ubica en la posición FF0Eh de la memoria, indicar el valor de cada una de las etiquetas. b) Qué diferencia habría si se reemplaza la tercer instrucción por Inicio: MOV R0, Valor? 2

3 Ejercicio 8 La arquitectura ORGA1 posee operaciones aritméticas sobre números enteros codificados en notación complemento a 2 de 16 bits de precisión. El programa sumar64 realiza la suma en notación complemento a 2 de dos números enteros de 64 bits en esta arquitectura. En los registros R0 y R1 se indican las direcciones de cada número y en R2 se indica la posición de memoria en donde debe guardarse el resultado. Tanto los parámetros como el resultado se almacenan en orden little-endian. Se pide: a) Escribir el pseudocódigo del programa sumar64. b) Escribir sumar64 en código assembler de ORGA1. Ejercicio 9 sumavector64 es una rutina que suma los valores de un vector de n posiciones de enteros de 64 bits codificados en notación complemento a 2. En R0 se recibe la cantidad de elementos que tiene el vector y en R1 la posición de memoria en donde está almacenado dicho vector. En R3 se recibe la posición de memoria en donde debe guardarse el resultado. Los elementos del vector y el resultado se almacenan en orden little-endian. Suponiendo que se cuenta con el programa sumar64 descripto en el ejercicio anterior, se pide: a) Escribir el pseudocódigo del programa sumavector64. b) Escribir sumavector64 en código assembler de ORGA1 (tener en cuenta las instrucciones de invocación, CALL, y de retorno, RET). Ejercicio 10 leftshift es una rutina que decala a izquierda. Recibe como parámetros el valor a shiftear en el registro R0 y la cantidad de posiciones en el registro R1 (entendido como un número entero sin signo). El resultado final queda en el registro R0. Se pide: a) Escribir el pseudocódigo del programa leftshift. b) Escribir leftshit en lenguaje assembler de ORGA1 (tener en cuenta las instrucción de retorno, RET). c) Aparte de R0 y R1, la rutina altera el valor de otros registros? Modifique el programa de modo que preserve el valor de todos los registros salvo R0 y R1. Ejercicio 11 Dado el siguiente programa para la arquitectura ORGA1 cargado en la dirección de memoria 0000h. inicio: MOV R1, [[once]] ADD [R1], 0x479E CMP R1, R2 DW 0x0007 DW 0xFFEF rutina: JVS fin SUB R1, R2 fin: RET once: DW 0x000B cuatro: DW 0x0004 Si se empieza a ejecutar con los registros del procesador en su estado inicial (R0... R7, y flags en 0, SP en FFEFh) y asumiendo que la ejecución termina al intentar ejecutar una instrucción inválida, responder: a) Cuál es la dirección de memoria denotada por cada etiqueta? b) Realizar el seguimiento del programa indicando el estado de los registros, flags y valores del stack en cada paso. Liste en orden las instrucciones ejecutadas. 3

4 Arquitectura ORGA1 Descripción General Palabras de 16 bits. Direccionamiento a palabra. Espacio direccionable de palabras. Espacio de direcciones dedicado a entrada/salida en las direcciones FFF0h-FFFFh. Ocho registros de propósito general de 16 bits: R0..R7. Program counter () de 16 bits. Stack pointer (SP) de 16 bits. La pila comienza en la dirección FFEFh. Flags: Z (zero), N (negative), C (carry), V (overflow). Todas las instrucciones alteran los flags, excepto MOV, CALL, RET, JMP y Jxx. De las que alteran los flags, todas dejan C y V en cero, excepto de ADD, SUB, CMP y NEG. Formato de instrucción Tipo 1 : Instrucciones de dos operandos 4 bits 6 bits 6 bits 16 bits 16 bits cod. op. destino fuente constante destino (opcional) constante fuente (opcional) operación cod. op. efecto MOV d, f 0001 d f ADD d, f 0010 d d + f (suma binaria) SUB d, f 0011 d d f (resta binaria) AND d, f 0100 d d and f OR d, f 0101 d d or f CMP d, f 0110 Modifica los flags según el resultado de d f (resta binaria) ADDC d, f 1101 d d + f + carry (suma binaria) Formato de operandos destino y fuente. Modo Codificación Resultado Inmediato c16 Directo [c16] Indirecto [[c16]] Registro 100rrr Rrrr Indirecto registro 110rrr [Rrrr] Indexado 111rrr [Rrrr + c16] c16 es una constante de 16 bits. Rrrr es el registro indicado por los últimos tres bits del cdigo de operando. Las instrucciones que tienen como destino un operando de tipo inmediato son consideredas como inválidas por el procesador, excepto el CMP. Tipo 2 : Instrucciones de un operando Tipo 2a: Instrucciones de un operando destino. 4 bits 6 bits 6 bits 16 bits cod. op. destino constante destino (opcional) operacin cod. op. efecto NEG d 1000 d 0 d (resta binaria) NOT d 1001 d not d (bit a bit) 4

5 El formato del operando destino responde a la tabla de formatos de operando mostrada ms arriba. Tipo 2b: Instrucciones de un operando fuente. 4 bits 6 bits 6 bits 16 bits cod. op fuente constante fuente (opcional) operacin cod. op. efecto JMP f 1010 f CALL f 1011 [SP], SP SP 1, f El formato del operando fuente responde a la tabla de formatos de operando mostrada ms arriba. Tipo 3 : Instrucciones sin operandos 4 bits 6 bits 6 bits cod. op operacin cod. op. efecto RET 1100 [SP+1], SP SP + 1 Tipo 4 : Saltos condicionales Las instrucciones en este formato son de la forma Jxx (salto relativo condicional). Si al evaluar la condición de salto en los flags el resultado es 1, el efecto es incrementar el con el valor de los 8 bits de desplazamiento, representado en complemento a 2 de 8 bits. En caso contrario la instrucción no produce efectos. 8 bits 8 bits cod. op. desplazamiento Codop Operacin Descripcin Condición de Salto JE Igual / Cero Z JNE Distinto not Z JLE Menor o igual Z or ( N xor V ) JG Mayor not ( Z or ( N xor V ) ) JL Menor N xor V JGE Mayor o igual not ( N xor V ) JLEU Menor o igual sin signo C or Z JGU Mayor sin signo not ( C or Z ) JCS Carry / Menor sin signo C JNEG Negativo N JVS Overflow V Cómo altera los flags? Sea r el resultado de una instrucción que modifica los flags, el nuevo valor es el que sigue: Z=1 r = 0x0000. N=1 el bit más significativo de r es igual a 1. C=1 se produjo carry durante una suma binaria o borrow durante una resta binaria. V=1 la suma de dos números con signo produce un número sin signo (S + S = S) ó la suma de dos números sin signo produce un número con signo (S + S = S) ó alguna analogía con la resta (S S = S ó S S = S) 5

6 Planilla de Seguimiento Organización del Computador 1 Flags Instrucción (1er fetch fetch Instrucción SP [SP+1] IR palabra) 2da 3er Z C V N (en bits) palabra palabra decodificada Ejecución