Arquitectura de Computadores II SPArc Parte I
|
|
- María Ángeles Salinas Plaza
- hace 6 años
- Vistas:
Transcripción
1 Arquitectura de Computadores II SPArc Parte I Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2008
2 SPARC: Introducción SPARC: Scalable Processor ARChitecture Arquitectura RISC MIPS: Stanford SPARC: Berkeley NO es una implementación Desarrollado por el consorcio SPARC International Inc. Algunos implementadores: Sun Microsystems, Texas Instruments, Toshiba, Fujitsu, Cypress, Tatung, entre otros Scalable : el diseño permite compatibilidad de software hacia adelante Historia 1a implementación de Sun en 1987 SPARC version 7 architecture SPARC v8 en Veremos esta versión SPARC v9 en 1994: 64-bit
3 SPARC: Características básicas (i) Diseñado pensando en la optimización de los compiladores, mediante implementaciones sencillas basadas en pipeline Espacio de direcciones lineal de 32 bits Formatos de instrucciones sencillos y escasos Todas las instrucciones son de 32 bits Formatos básicos de instrucciones: Load/store Arithmetic/logical/shift Control transfer Read/write control register Floating-point operate Coprocessor operate Solo se accede a memoria mediante load/store E/S mapeada a memoria
4 SPARC: Características básicas (ii) Modos de direccionamiento registro + registro registro + inmediato La mayoría de las instrucciones operan sobre dos registros (o un registro y una constante) y ponen el resultado en un tercer registro Ventanas de registros Basada en el diseño de Berkeley Permite reducir cantidad de load/stores Compiladores de alta perfromance Manejada por software supervisor (SO) Permite bajar latencia al salvar el contexto Gestión de las ventanas se hace con instrucciones especiales (SAVE y RESTORE), no atada a llamadas a procedimiento (CALL y JMPL)
5 SPARC: Características básicas (iii) En cada instante un programa accede a 8 registros globales más 24 registros de ventana Estos registros se comportan como un cache de los argumentos del procedimiento, variables locales y direcciones de retorno Salto retardado El procesador siempre hace el fetch y ejecuta la próxima instrucción posterior a una bifurcación. Obs: se puede anular el efecto de la instrucción retardada usando un bit especial de annul. En una instrucción de conditional delayed transfer, la instrucción retardada siempre se ejecuta (caso normal) cuando el annul bit es 0. En cambio cuando el annul bit es 1 la instrucción retardada no se ejecuta, excepto cuando se considera una bifurcación condicional que evalúa verdadero (o sea, el salto se hace).
6 SPARC: Características básicas (iv) Traps vectorizadas El SO transfiere el control usando la tabla de traps, que contiene las primeras 4 instruccions de cada manejador. La dirección base en la tabla (TBA) está en el trap base register, TBR. Desplazamiento en la tabla codificado en el type number de cada trap. Tabla de traps Mitad para hardware traps Mitad para traps de software (instrucciones Ticc). Un trap abre una nueva ventana de registros, y los contadores de programa (PC, npc) se salvan (por hardware) en dos registros de la nueva ventana. El manejador puede usar los restantes 6 registros
7 SPARC: Otras características (i) Unidad de Punto Flotante (FPU) 32 registros de punto flotante de 32 bits (f registers). Load/store de PF mueven datos entre la FPU y memoria (direcciones calculadas por la IU, Unidad de Enteros) Instrucciones Floating-Point operate (FPop): aritmética de punto flotante Si la FPU no está presente (o deshabilitada, bit EF=0 en el registro PSR), las instrucciones de punto flotante provocan una trap fp_disabled. La instrucción debe ser emulada Coprocesador (CP) SPARC define un set de instrucciones adicional a la FPU, dependiente de la implementación y opcional. Si CP no está presente (o deshabilitado, bit EC=0 en el registro PSR), las instrucciones correspondientes provocan una trap cp_disabled.
8 SPARC: Otras características (ii) Tagged instructions Se usan los dos bits menos significativos de los operandos con tag (etiqueta). Permite dar soporte a lenguajes que usan datos tipados como Lisp o Smalltalk. Existen versiones con y sin generación de traps Útil para manejar el overflow, por ejemplo Instrucciones de sincronización para multiprocesadores Manejo de memoria read-then-set-memory atómico (LDSTUB, LDSTUBA) exchange-register-with-memory atómico (SWAP, SWAPA)
9 Modos de operación SPARC provee dos modos de operación excluyentes Supervisor Mode Sistema, instrucciones privilegiadas User mode Aplicaciones Protección en entornos multitarea Reset en modo supervisor: bit S=1 en el PSR Normalmente el sistema pone PSR(S)=0 (User mode) Retorno a modo supervisor en traps y reset. RETT (return from trap) restaura el bit S al valor previo a la interrupción
10 Modelo de Memoria El modelo de memoria SPARC se aplica a sistemas uniprocesador y también a sistemas multiprocesadores de memoria compartida Modelo estándar: Total Store Ordering (TSO) Garantiza que stores, FLUSHes, y loadstores atómicos de todos los procesadores se ejecutan de manera serial y en un orden que cumple con el orden en que las instrucciones fueron lanzadas por los procesadores
11 Memory Management Unit (i) La arquitectura de referencia de la MMU especifica Comportamiento del hardware Organización y contenidos de las tablas de memoria principal que dan soporte a la arquitectura Características ofrecidas por la MMU 32-bit virtual address 36-bit physical address Fixed 4K-byte page size 3-level map Soporte para grandes espacios de mapeo lineal (4K, 256K, 16M, 4G bytes) Soporte de múltiple contextos Protecciones de nivel de página Procesamiento de hardware miss
12 Memory Management Unit (ii) Las funcionalidades vistas por el software: Traslación de direcciones virtuales a físicas para cada proceso en ejecución. Mapeo en páginas de 4K-byte, lo cual evita la necesidad de disponer de espacios de memoria contiguos para cada proceso Protección de memoria. Un proceso no puede acceder el espacio de memoria de otro proceso Implementa la memoria virtual. Seguimiento de las páginas cargadas en memoria mediante la tabla de páginas. La MMU señaliza los fallos de página
13 MMU(iii) Dir. virtual se compara con tags almacenadas en el PDC (TLB). Si hay un hit se genera la dirección física directamente Si hay miss, la MMU carga los Page Table Descriptors hasta encontrar la Page Table Entry buscada, o produce un error (fallo de página, se genera trap). Esta entrada de la tabla se carga en la MMU, se hace la traducción de direcciones y continúa la carga desde memoria. Además se chequean los permisos, y si hay violación, se produce un trap.
14 Cache SPARC utiliza caches normalmente, aunque algunas implementaciones pueden particionar instrucciones y datos en memorias (caches) separadas. Esta organización se conoce como arquitecture Harvard o split I&D caches.
15 Ventanas de Registros (i) CWP+1 CWP+1 %31 ENTRADA %24 %23 %16 LOCALES CWP SAVE y TRAP %15 %8 SALIDA %31 %24 ENTRADA %23 %16 LOCALES CWP-1 %15 %8 SALIDA %31 %24 ENTRADA RESTORE y RETT %23 %16 LOCALES %15 %8 SALIDA %7 %0 GLOBALES
16 Ventanas de Registros (ii)
17 SPARC Register Set: Vista de un Procedimiento en User-Mode
18 Subrutinas (i) PC Dirección de la instrucción en ejecución npc Dirección de la próxima instrucción a ser ejecutada (si no ocurre un trap) En un salto retardado el PC apunta a la instrucción retardada, mientras que el npc apunta al destino del salto PC es leído por el CALL o JMPL. En un trap PC y npc se copian en los registros r[17] y r[18] (locales 1 y 2) en la ventana CALL y RET (JMPL) no abren una nueva ventana Subrutinas normalmente usan SAVE para usar una nueva ventana de registros Obs: riesgo de trap de overflow/underflow de la ventana de registros
19 Subrutinas (ii) function: save %sp, -C, %sp ; perform function, leave return value, ; if any, in register %i0 upon exit ret ; jmpl %i7+8, %g0 restore ; restore %g0,%g0,%g0 SAVE decrementa el CWP, y almacena una suma en el registro destino. La constante "C" indica el espacio a reservar en el stack; el mínimo son 16 palabras para registros LOCAL e IN Obs: parámetros fuente del SAVE son leídos de la ventana actual, mientras que el destino pertenece a la nueva ventana. O sea que si bien el nombre "%sp" es el origen y destino, el resultado se escribe en el %sp de la nueva ventana (el stack pointer original se renombra como %fp o frame pointer) %sp = %o6 (r14) %fp = %i6 (r30)
20 Subrutinas (iii) RET es una instrucción sintética que corresponde a un JMPL. Esta instrucción hace un salto a la dirección resultante de sumar 8 al registro %i7 La dirección fuente (la del propio RET) se escribe a %g0 (o sea se descarta) La instrucción restore es también sintética, y es la forma más simple del restore, sin hacer ninguna suma. El llamante tiene el formato: call <function> ; jmpl <address>, %o7 mov 0, %o0 CALL también es una instrucción sintética (JMPL). En este caso se salva la dirección de retorno en el registro %o7. El delay slot se usa en este caso para setear el primer parámetro en 0. El valor de retorno también se pasa normalmente en %o0
21 Subrutinas: Ejemplo (i) Ejemplo: suma de tres enteros llamando a subrutina! CALLER:! int i; /* compiler assigns "i" to register %l7 */! i = sum3( 1, 2, 3 );... mov 1, %o0! first arg to sum3 is 1 mov 2, %o1! second arg to sum3 is 2 call sum3! the call to sum3 mov 3, %o2! last parameter to sum3 in delay slot mov %o0, %l7! copy return value to %l7 (variable "i")...
22 Subrutinas: Ejemplo (ii) #define SA(x) (((x)+7)&( 0x07)) /* rounds "x" up to doubleword boundary */ #define MINFRAME ((16+1+6)*4) /* minimum size frame */! CALLEE:! int sum3( a, b, c )! int a, b, c; /* args received in %i0, %i1, and %i2 */! {! return a+b+c;! } sum3: save %sp,-sa(minframe),%sp! set up new %sp; alloc min. stack frame add %i0, %i1, %l7! compute sum in local %l7 add %l7, %i2, %l7! (or %i0 could have been used directly) ret! return from sum3, and... restore %l7, 0, %o0! move result into output reg & restore
23 Subrutinas: Ejemplo (ii) Algunas rutinas leaf pueden operar sin una nueva ventana o stack frame, usando la del llamante: No referencian %sp, excepto en el SAVE No referencian %fp Usan no más de 8 registros, incluyendo %o7 (la dirección de retorno ) En este caso la rutina se puede optimizar, ahorrando tiempo y memoria Solo puede usar registros volátiles : %o0... %o5, %o7, and %g1 En el caso del ejemplo: sum3: add %o0, %o1, %o0! retl! (must use RETL, not RET, add %o0, %o2, %o0! to return from leaf procedure)
24 Algunas instrucciones sintéticas
25 El stack (i) Los registros in y out son usados fundamentalmente para pasaje de parámetros El registro out %o6 se usa como stack pointer, %sp. Apunta a un área de memoria donde el sistema puede almacenar %r16... %r31 (%l0... %l7 and %i0... %i7) si ocurre un window_overflow trap El stack pointer del llamante %sp (%o6) se convierte automáticamente en el frame pointer %fp (%i6) del procedimiento corriente cuando se ejecuta un SAVE El llamado encuentra sus primeros 6 parámetros en %i0... %i5, y el resto (si existen) en el stack
26 El stack (ii) A cada procedimiento se le asigna un stack frame en memoria En tiempo de compilación se reservan al menos 16 palabras, arrancando en %sp, para salvar registros in y local Otras reservas que siempre se hacen: Una palabra para parámetros ocultos Seis palabras para que el llamado almacene parámetros direccionables El compilador puede reservar más espacio bajo demanda, por ejemplo si se tienen más de seis parámetros de salida
27 El stack (iii)
28 Referencias SPARC International Inc., The SPARC Architecture Manual, Version 8, R. P. Paul, SPARC Architecture, Assembly Language Programming, and C, Second Edition, Prentice Hall, Notas de teórico del curso.
29 Próxima clase Seguimos con SPARC
ARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN
ARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN De Diego Varona, Rubén Romay López, Oscar Manuel Vega Martínez, Jorge INTRODUCCIÓN La representación de la instrucción en la computadora se denomina formato.
Más detallesArquitectura de Computadores II Clase #9
Arquitectura de Computadores II Clase #9 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 SPARC: Big-Endian Dirección de doubleword, word, o halfword es la del byte
Más detallesArquitectura de Computadoras
4-1 Arquitectura de Computadoras Tema 4: Arquitectura del Set de Instrucciones Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom 4-2 Arquitectura del Set de Instrucciones Indice
Más detallesEl nivel ISA (II)! Conjunto de Instrucciones
El nivel ISA (II) Conjunto de Instrucciones EC-2721 Arquitectura del Computador I Que es un Conjunto de Instrucciones? Colección completa de instrucciones comprendida por un procesador Lenguaje de máquina
Más detallesTema 3: Microprocesador ColdFire MCF5282
Tema 3: Microprocesador ColdFire MCF5282 Departamento de Electrónica Curso 2010/11 Índice Introducción al MCF5282 Las familias 68K y ColdFire Características generales del MCF5282 El núcleo del MCF5282
Más detallesISA (Instruction Set Architecture) Arquitectura del conjunto de instrucciones
ISA (Instruction Set Architecture) Arquitectura del conjunto de instrucciones Instruction Set Architecture (ISA) Arquitectura del conjunto de instrucciones software Conjunto de instrucciones hardware Universidad
Más detallesSISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detallesMIPS: Modelo de programación. (I Parte)
MIPS: Modelo de programación (I Parte) MIPS: Microprocessor without Interlocked Pipeline Stages Trabajaremos como MIPS Son similares a las desarrolladas en los años 80 Cerca de 100 millones de procesadores
Más detallesArquitectura de Computadores
Arquitectura de Computadores Ricardo.Sanz@upm.es Curso 2004-2005 Arquitectura de Computadores Arquitectura de computadores es la disciplina que estudia la organización y funcionamiento de los computadores
Más detallesArquitectura de Computadores II Clase 15
Arquitectura de Computadores II Clase 15 Introducción al modo protegido Facultad de Ingeniería Universidad de la República Instituto de Computación Contenido Generalidades. Modos de operación. Manejo de
Más detallesARQUITECTURA SPARC NOTAS DEL CURSO
ARQUITECTURA SPARC NOTAS DEL CURSO Arquitectura de Computadores 2 Facultad de Ingeniería Página 2 de 24 1 ÍNDICE 1 ÍNDICE...3 2 DIRECCIONAMIENTO DE MEMORIA...4 3 VENTANAS...6 4 INSTRUCCIONES...8 4.1 ARITMÉTICAS...9
Más detallesArquitectura de Computadores II Clase #3
Clase #3 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Registros Repertorio de instrucciones Modos de direccionamiento El stack Formatos de datos Control
Más detallesObjetivos. Objetivos. Arquitectura de Computadores. R.Mitnik
Objetivos Objetivos Arquitecturas von Neumann Otras Unidad Central de Procesamiento (CPU) Responsabilidades Requisitos Partes de una CPU ALU Control & Decode Registros Electrónica y buses 2 Índice Capítulo
Más detallesIntroducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones
Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detalles8.4. El software en los μprocesadores
8.4. El software en los μprocesadores Ejemplo de comandos de la CPU: Tarea: Sumar dos números A y B. Suponer los datos A y B almacenados en las posiciones 1000 2 y 1010 2 respectivamente. El resultado
Más detallesVAX. Félix Huete García Germán Aguado Llorente
Diego Esteban Moreno VAX Félix Huete García Germán Aguado Llorente QUÉ ES VAX (Virtual Address Extensión)? Es una máquina CISC sucesora de la PDP-11, producida por Digital Equipment Corporation. Su nombre
Más detallesTema 3 SUBRUTINAS. Estructura de Computadores OCW_2015 Nekane Azkona Estefanía
Tema 3 SUBRUTINAS ÍNDICE Definición e instrucciones básicas Soporte para el tratamiento de subrutinas (ejecución de la subrutina y gestión del bloque de activación) Interrupciones vs llamadas a procedimiento
Más detallesEjercicios del Tema 3. Fundamentos de la programación en ensamblador
Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Escriba un programa en ensamblador del MIPS 32 para calcular la suma de los 100 primeros números naturales. El programa
Más detallesContenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos
Arquitectura de ordenadores (fundamentos teóricos) Representación de la información Estructura de un microprocesador Memorias Sistemas de E/S Elementos de un ordenador Microprocesador Placa base Chipset
Más detallesSistemas embebidos basados en FPGAs para instrumentación
Sistemas embebidos basados en FPGAs para instrumentación Introducción a los sistemas de instrumentación basados en microprocesador Guillermo Carpintero del Barrio Introducción al contenido de la asignatura
Más detallesOrganización de Computadoras. Clase 7
Organización de Computadoras Clase 7 Temas de Clase Formatos de instrucción Modos de direccionamiento Notas de Clase 7 2 Elementos de una instrucción de máquina Código de operación especifica la operación
Más detallesOrganización del Computador I Verano. Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 204 Profesora Borensztejn Memoria Virtual Memoria Virtual es la técnica que permite
Más detallesConceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
Más detallesArquitectura del CPU. Organización del Computador 1 Verano 2016
Arquitectura del CPU Organización del Computador 1 Verano 2016 Agenda De dónde venimos? Introducción: esquema de una computadora Representación de la información Circuitos Combinatorios Circuitos Secuenciales
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Veremos Memoria virtual Resumen de ideas para mejorar performance 1 Recordemos:
Más detallesArquitectura de Computadores II Clase #7
Arquitectura de Computadores II Clase #7 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Veremos Memoria virtual 1 Recordemos: Jerarquía de Memoria Registros Instr.
Más detallesEl Diseño de un Lenguaje Máquina
Arquitectura de Ordenadores Juego de Instrucciones del Procesador Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática El Diseño de un Lenguaje
Más detallesPlataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión Diego R. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice. Arquitectura
Más detallesTema: Microprocesadores
Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Microprocesadores Arq. de Computadora I Ing. Carlos Ortega H. 1
Más detallesTema 2: Arquitectura del repertorio de instrucciones. Visión del computador que tiene el programador en bajo nivel.
Tema 2: Arquitectura del repertorio de instrucciones Visión del computador que tiene el programador en bajo nivel. Lo que el programador en lenguaje ensamblador debe conocer para escribir programas: (1)
Más detallesUNIVERSIDAD NACIONAL DE COLOMBIA SEDE BOGOTÁ FACULTAD DE INGENIERÍA INGENIERÍA MECATRÓNICA
UNIVERSIDAD NACIONAL DE COLOMBIA SEDE BOGOTÁ FACULTAD DE INGENIERÍA INGENIERÍA MECATRÓNICA INTRODUCCIÓN AL PIC NOMENCLATURA ARQUITECTURA. TEMPORIZACIÓN. SET DE INSTRUCCIONES. MODOS DE DIRECCIONAMIENTO.
Más detallesEstructura de Microprocesadores. Profesor Ing. Johan Carvajal Godínez
Estructura de Microprocesadores PIC 18F4550 Administración de la memoria Profesor Ing. Johan Carvajal Godínez Contenidos Organización de la memoria del MCU Administración de la memoria de programa (Flash)
Más detallesTaller de Sistemas Operativos. Direccionamiento de Memoria 2012
Taller de Sistemas Operativos Direccionamiento de Memoria 2012 TSO Direccionamiento de Memoria - 2010 Agenda Arquitectura de memoria en x86 (IA-32). Direccionamiento en Linux. Arquitectura de memoria en
Más detallesELO311 Estructuras de Computadores Digitales. Operaciones MIPS para Control de flujo
ELO311 Estructuras de Computadores Digitales Operaciones MIPS para Control de flujo Tomás Arredondo Vidal Este material está basado en: material de apoyo del texto de David Patterson, John Hennessy, "Computer
Más detallesTema 6 Organización y gestión de la memoria
Departamento de Tecnologías de la Información Tema 6 Organización y gestión de la memoria Ciencias de la Computación e Inteligencia Artificial Índice 6.1 Organización de la memoria en tiempo de ejecución
Más detallesTema 2: Lenguaje máquina. La interfaz entre el hardware y el software
Tema 2: Lenguaje máquina La interfaz entre el hardware y el software 1 Índice Introducción. Formatos de Instrucción. Modos de Direccionamiento. Ortogonalidad y Regularidad. Frecuencia de Utilización de
Más detallesTEMA 4. ARQUITECTURA IA-64
TEMA 4. ARQUITECTURA IA-64 Stalling, W.Computer Organization and Architecture cap. 15 Intel IA-64 Architecture Software Developer s Manual Generalidades IA-64 Desarrollo conjunto Intel-HP Nueva arquitectura
Más detallesProcesador. Memoria. Ejemplo de un Procesador: MU0. Instrucciones. Direcciones. Registros. Datos. Instrucciones y datos SETI Tr.
Ejemplo de un Procesador: MU0 Instrucciones Registros Procesador Direcciones Instrucciones y datos Datos Memoria Tr. 306 float fir_filter(float input, float *coef, int n, float *history { int i; float
Más detallesAnálisis general de un Microprocesador
Análisis general de un Microprocesador Arquitectura del chip Repertorio de instrucciones Sistema mínimo Señales de control Función de cada pin del µp Herramientas de desarrollo Performance. ARQUITECTURA
Más detallesEspacio de direcciones de un proceso
Espacio de direcciones de un proceso Yolanda Becerra Fontal Juan José Costa Prats Facultat d'informàtica de Barcelona (FIB) Universitat Politècnica de Catalunya (UPC) BarcelonaTech 2014-2015 QP Indice
Más detallesArquitectura (Procesador familia 80 x 86 )
Arquitectura (Procesador familia 80 x 86 ) Diseño de operación Basada en la arquitectura Von Newman Memoria CPU asignadas direcciones I / O BUS: Es un canal de comunicaciones Bus de direcciones: Contiene
Más detallesMemoria Virtual. Ing. Jorge Castro-Godínez
Memoria Virtual Lección 7 Ing. Jorge Castro-Godínez MT7003 Microprocesadores y Microcontroladores Área de Ingeniería Mecatrónica Instituto Tecnológico de Costa Rica I Semestre 2014 Jorge Castro-Godínez
Más detallesTrabajo Práctico Número 6
Página 1 de 6 Trabajo Práctico Número 6 Arquitectura de Computadoras 24/05/2014 Instrucciones Los problemas de ejercitación propuestos en el presente trabajo práctico pueden ser resueltos en forma individual
Más detallesInstituto Tecnológico de Morelia
Instituto Tecnológico de Morelia Arquitectura de Computadoras Unidad 1a Programa 1 Modelo de arquitecturas de cómputo. 1.1 Modelos de arquitecturas de cómputo. 1.1.1 Clásicas. 1.1.2 Segmentadas. 1.1.3
Más detallesSistemas Operativos. Tema 1. Arquitectura Básica de los Computadores
Sistemas Operativos. Tema 1 Arquitectura Básica de los Computadores http://www.ditec.um.es/so Departamento de Ingeniería y Tecnología de Computadores Universidad de Murcia Sistemas Operativos. Tema 1 Arquitectura
Más detallesEs un software de simulación que ejecuta programas en lenguaje de ensamblador para procesadores con arquitectura MIPS32.
Arquitectura de Computadoras Jose Luis Tecpanecatl Xihuitl, Ph.D. Es un software de simulación que ejecuta programas en lenguaje de ensamblador para procesadores con arquitectura MIPS32. SPIM lee e inmediatamente
Más detallesOrganización de computadoras. Clase 4. Universidad Nacional de Quilmes. Lic. Martínez Federico
Organización de computadoras Clase 4 Universidad Nacional de Quilmes Lic. Martínez Federico Memoria: Organización Lectura Escritura Direcciones Qué pasó? Qué pasó? Memoria: Organización Lectura Escritura
Más detallesOrganización Básica de un Computador y Lenguaje de Máquina
Organización Básica de un Computador y Prof. Rodrigo Araya E. raraya@inf.utfsm.cl Universidad Técnica Federico Santa María Departamento de Informática Valparaíso, 1 er Semestre 2006 Organización Básica
Más detallesVelocidades Típicas de transferencia en Dispositivos I/O
Entradas Salidas Velocidades Típicas de transferencia en Dispositivos I/O Entradas/Salidas: Problemas Amplia variedad de periféricos Entrega de diferentes cantidades de datos Diferentes velocidades Variedad
Más detallesDiseño de compiladores. Organización de memoria. Organización de memoria. Organización de memoria. Zona de código 04/05/2014 ORGANIZACIÓN DE MEMORIA
Diseño de compiladores Gestión de la memoria / Generación de código ORGANIZACIÓN DE MEMORIA Organización de memoria Depende del tipo de lenguaje (declarativos, imperativos), del compilador y del sistema
Más detallesEjercicios del tema 4. El procesador
jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes
Más detallesLa memoria principal. Los subsistemas de E/S. Los buses del sistema
GUIA 23: MEMORIA E/S La estructura básica de la mayoría de los ordenadores actuales se representa mediante los siguientes elementos básicos: La Unidad Central de Procesamiento, CPU La memoria principal
Más detallesSistemas con Microprocesadores I
Sistemas con Microprocesadores I 1 Microcontroladores Introducción Harvard vs. von-neumann Clasificación del procesador Segmentado o Pipeline Ortogonal vs. No ortogonal 2 Microcontroladores PIC Siglas
Más detallesINDICE Control de dispositivos específicos Diseño asistido por computadora Simulación Cálculos científicos
INDICE Parte I. La computadora digital: organización, operaciones, periféricos, lenguajes y sistemas operativos 1 Capitulo 1. La computadora digital 1.1. Introducción 3 1.2. Aplicaciones de las computadoras
Más detallesMicroprocesadores. Informática Aplicada DSI-EIE FCEIA
Microprocesadores Informática Aplicada DSI-EIE FCEIA Arquitecturas Un concepto: Programa almacenado Dos modelos: Von Neumann (1945) Harvard 2 Microprocesador Es un circuito integrado que cumple las funciones
Más detallesClase Práctica Memoria Caché
Organización del Computador 1 Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 1 de Junio de 2010 Clase Práctica Memoria Caché Qué es la memoria caché? En el sentido general, un caché
Más detallesJerarquía de Memoria. Sistema de Memoria. El Cache. Efectividad del Cache. Patrón de Accesos a Memoria Generado por Programas
Sistema de Jerarquía de L L Primaria Secundaria El Efectividad del El mecanismo más utilizado para compensar por la diferencia en velocidades entre el y la memoria primaria (factor a 0 t ípico) Es una
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 Memoria Virtual Define la relación entre memoria principal y memoria secundaria Permite crear la ilusión de una memoria principal de
Más detallesCompiladores: Generación de Código. Pontificia Universidad Javeriana Cali Ingeniería de Sistemas y Computación Prof. María Constanza Pabón
Compiladores: Generación de Código Pontificia Universidad Javeriana Cali Ingeniería de Sistemas y Computación Prof. María Constanza Pabón Generación de Código Representación Intermedia Tabla de Símbolos
Más detallesTécnicas Digitales III
Universidad Tecnológica Nacional Facultad Regional San Nicolás Técnicas Digitales III Familia 56800 DSP56F801 1 DSP56F801 Nombre funcional Nº Pines Power (V DD ) 5 Ground (V SS ) 6 Supply Cap. 2 PLL y
Más detallesAdministración de memoria: Funciones y operaciones
Administración de memoria: Funciones y operaciones Facultad de Ingeniería, UNAM Instituto de Investigaciones Económicas, UNAM Índice Introducción 1 Introducción 2 3 4 5 El administrador de memoria Es otra
Más detallesArquitecturas vectoriales, SIMD y extensiones multimedia
Arquitecturas vectoriales, SIMD y extensiones multimedia William Stallings, Organización y Arquitectura de Computadores, 5ta. ed., Capítulo 16: Procesamiento Paralelo. Andrew S. Tanenbaum, Organización
Más detallesModos de Direccionamiento
Arquitectura de Ordenadores Modos de Direccionamiento del Intel Pentium Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Modos de Direccionamiento ADM-1
Más detallesLa Pila en los Procesadores IA-32 e Intel c 64
La Pila en los Procesadores IA-32 e Intel c 64 Alejandro Furfaro Ilustraciones de David Gonzalez Marquez (tnx a lot) Abril 2012 Abril 2012 1 / 44 Agenda 1 Funcionamiento Básico 2 Ejemplos de uso de pila
Más detallesMemoria Principal. Operating System Concepts 8th Edition
Memoria Principal Administración de Memoria Antecedentes Intercambio Asignación de memoria contigua Paginación Estructura de la tabla de páginas Segmentación 8.2 Objetivos Proveer de distintas descripciones
Más detallesFUNCIONAMIENTO DEL ORDENADOR
FUNCIONAMIENTO DEL ORDENADOR COMPUTACIÓN E INFORMÁTICA Datos de entrada Dispositivos de Entrada ORDENADOR PROGRAMA Datos de salida Dispositivos de Salida LOS ORDENADORES FUNCIONAN CON PROGRAMAS Los ordenadores
Más detallesObjetivo. Introducción. Tema: GENERACION DE CODIGO. Compiladores, Guía 11 1
Compiladores, Guía 11 1 Tema: GENERACION DE CODIGO. Facultad : Ingeniería Escuela :Computación Asignatura:Compiladores Objetivo Reconocer las diferentes instrucciones para la generación de código.ensamblador
Más detallesArquitectura de Computadores y laboratorio Clase 15: Arquitectura MIPS Pt.3. Departamento de Ingeniería de Sistemas Universidad de Antioquia 2011 2
Arquitectura de Computadores y laboratorio Clase 15: Arquitectura MIPS Pt.3 Departamento de Ingeniería de Sistemas Universidad de Antioquia 2011 2 Instrucciones de control de flujo Arquitectura de Computadores
Más detallesArquitectura de Computadoras para Ingeniería
Arquitectura de Computadoras para Ingeniería (Cód. 7526) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Dana K. Urribarri AC 2016 1 Jerarquía de Memoria Dana K. Urribarri AC 2016 2 Indexado físico
Más detallesGESTION DE LA MEMORIA
GESTION DE LA MEMORIA SISTEMAS OPERATIVOS Generalidades La memoria es una amplia tabla de datos, cada uno de los cuales con su propia dirección Tanto el tamaño de la tabla (memoria), como el de los datos
Más detallesPontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación. 2. Multiprogramación
Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación IIC2343 Arquitectura de Computadores Multiprogramación c Alejandro Echeverría, Hans-Albert Löbel
Más detallesEntrada y Salida! EC-2721 Arquitectura del Computador I! Entradas/Salidas: Problemas. Entradas salidas: Criterios. Amplia variedad de periféricos!
Entrada y Salida Velocidades de transferencia típicas en Dispositivos I/O EC-2721 Arquitectura del Computador I William Stallings, Computer Organization and Architecture, Cap. 7 Universidad Simón Bolívar
Más detallesCircuitos Digitales II y Laboratorio Electrónica Digital II y Laboratorio
Circuitos Digitales II y Laboratorio Electrónica Digital II y Laboratorio Fundamentos de Arquitectura de Computadores Modelo de von Neumann Profesor: Felipe Cabarcas Correo:cabarcas@udea.edu.co Oficina:
Más detallesPipeline o Segmentación Encausada
Pipeline o Segmentación Encausada Material Elaborado por el Profesor Ricardo González A partir de Materiales de las Profesoras Angela Di Serio Patterson David, Hennessy John Organización y Diseño de Computadores
Más detallesProcesador: Pentium 4 SL6S9. Año 2001, 2.4 GHZ 512 KB L2 caché Hecho en Filipinas
Procesador: Pentium 4 SL6S9 Año 2001, 2.4 GHZ 512 KB L2 caché Hecho en Filipinas Diagrama del die Especificaciones Este procesador cuenta con un Front Side Bus de velocidad 400 MHz que conecta los componentes
Más detallesOrganización del Computador I Verano. MIPS (2 de 2) Basado en el capítulo 2 del libro de Patterson y Hennessy
Organización del Computador I Verano MIPS (2 de 2) Basado en el capítulo 2 del libro de Patterson y Hennessy Verano 2014 Profesora Borensztejn Arquitectura MIPS (R2000) Registros Formato de Instrucción
Más detallesArquitectura de Computadores II Clase #6
Arquitectura de Computadores II Clase #6 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Recapitulando: donde estamos? Componentes clásicos de un computador Procesador
Más detallesINTRODUCCIóN A LA PROGRAMACIóN APUNTES DE JAVA APUNTES DE JAVA
APUNTES DE JAVA FUNCIONAMIENTO DE UN PROGRAMA Assembler Ensamblador Ejecuta Programador Programa fuente BASIC Interprete Ejecuta C, C++, Pascal Compilador Compila Ejecuta Programa fuente Programa Objeto
Más detallesTema 5 Diseño del Set de Instrucciones (ISA) Arquitectura de Computadoras
Tema 5 Diseño del Set de Instrucciones (ISA) Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom dcohen@herrera.unt.edu.ar Temario 1. Evolución histórica. 2. Repaso de conceptos importantes.
Más detalles1.1 Introducción y definición de un microcontrolador 1.2 Estructura básica de un microcontrolador 1.3 Características de la Arquitectura
Índice 1.1 Introducción y definición de un microcontrolador 1.2 Estructura básica de un microcontrolador 1.3 Características de la Arquitectura 1.3.1 Arquitectura RISC 1.3.2 Arquitectura Harvard 1.3.3
Más detallesTema 1 Introducción. Arquitectura básica y Sistemas Operativos. Fundamentos de Informática
Tema 1 Introducción. Arquitectura básica y Sistemas Operativos Fundamentos de Informática Índice Descripción de un ordenador Concepto básico de Sistema Operativo Codificación de la información 2 1 Descripción
Más detallesQué es un programa informático?
Qué es un programa informático? Un programa informático es una serie de comandos ejecutados por el equipo. Sin embargo, el equipo sólo es capaz de procesar elementos binarios, es decir, una serie de 0s
Más detallesMemoria Virtual. Departamento de Arquitectura de Computadores
Memoria Virtual Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesUnidad 2: Gestión de Memoria
Unidad 2: Gestión de Memoria Tema 3, Gestión de Memoria: 3.1 Definiciones y técnicas básicas. 3.2 Gestión de memoria contigua: Partición, fragmentación, algoritmos de ubicación... 3.3 Paginación: Estructura
Más detallesSección de procesamiento: El camino de datos
Sección de procesamiento: El camino de datos Montse Bóo Cepeda Este trabajo está publicado bajo licencia Creative Commons Attribution- NonCommercial-ShareAlike 2.5 Spain. Estructura del curso 1. Evolución
Más detallesArquitectura de Computadores II
Facultad de Ingeniería Universidad de la República Instituto de Computación Temas Repaso de conceptos Microcontroladores CISC vs RISC CISC Complex Instruct Set Computers RISC Reduced Instruct Set Computers
Más detallesEstructura de Computadores. Capítulo 3b: Programación en
Estructura de Computadores Capítulo 3b: Programación en ensamblador del MIPS. José Daniel Muñoz Frías Universidad Pontificia Comillas. ETSI ICAI. Departamento de Electrónica y Automática Estructura de
Más detallesDiferentes Perspectivas de un Ordenador
Arquitectura de Ordenadores Programación en ensamblador Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Diferentes Perspectivas de un Ordenador INT-1
Más detallesArquitecturas RISC v.2014
Arquitecturas RISC v.2014 William Stallings, Organización y Arquitectura de Computadores, Capítulo 12: Computadores de repertorio reducido de instrucciones. John Hennessy David Patterson, Arquitectura
Más detallesMicrocontroladores PIC de Microchip: generalidades
Microcontroladores PIC de Microchip: generalidades PIC significa Peripheral Interface Controller Los fabrica ARIZONA MICROCHIP TECHNOLOGY. Fábrica principal: Chandler (Arizona). Otras en Tender (Arizona),
Más detallesCapítulo 4 Gestión de memoria
Sistemas operativos: una visión aplicada Capítulo 4 Gestión de memoria Contenido Objetivos del sistema de gestión de memoria Modelo de memoria de un proceso Esquemas de memoria basados en asignación contigua
Más detallesTema 11. Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. 11.1.1. MULTIPROGRAMACIÓN.
Tema 11 Soporte del Sistema Operativo 11.1. REQUERIMIENTOS DE LOS SISTEMAS OPERATIVOS. El sistema operativo es básicamente un programa que controla los recursos del computador, proporciona servicios a
Más detallesPaso de parámetros y gestión del marco de pila
Paso de parámetros y gestión del marco de pila Estructura de Computadores 1. Introducción En clases previas se ha presentado el modelo de programación del 88110 y se ha explicado cómo se ubican las distintas
Más detallesArquitectura de Computadores. Tema 13 Memoria Virtual. Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.
Arquitectura de Computadores Tema Memoria Virtual Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom En Perspectiva: En dónde estamos ahora? Las cinco componentes clásicas de
Más detallesEstructura y Tecnología de Computadores. Módulo C. Arquitectura del procesador. Tema 4. Modos de direccionamiento y tipos de datos
1 Estructura y Tecnología de Computadores Módulo C. Arquitectura del procesador Tema. Modos de direccionamiento y tipos de datos José Manuel Mendías Cuadros Dpto.. Arquitectura de Computadores y Automática
Más detallesMicrocontroladores ARM Advanced RISC Machine
TD II - Microcontroladores ARM de 32 bits - 19/11/2007 - Ing. Susana Marta Canel A 1 - Microcontroladores ARM Advanced RISC Machine 1 Arquitectura ARM Antecedentes La arquitectura ARM se diseñó para permitir
Más detallesCONJUNTOS DE INSTRUCCIONES
4 CONJUNTOS DE INSTRUCCIONES 4.1. Introducción En este capítulo estudiaremos los distintos tipos de instrucciones de que constan los juegos de instrucciones de los ordenadores. Se verán con especial interés
Más detalles