Sistemas Operativos. Revisión del Sistema del Cómputador. John A. Sanabria Cali, Colombia

Transcripción

1 Sistemas Operativos Revisión del Sistema del Cómputador John A. Sanabria Cali, Colombia Sistema Operativos - Febrero-Junio 2015 Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

2 Contenido 1 Objetivos de Aprendizaje 2 Elementos básicos 3 Ejecución de Instrucciones 4 Interrupciones 5 Jerarquía de memoria 6 Organización del multiprocesador y multicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

3 Objetivos de Aprendizaje Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

4 Objetivos de Aprendizaje Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

5 Objetivos de Aprendizaje Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

6 Objetivos de Aprendizaje Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Listar y describir los niveles jerárquicos de memoria en un computador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

7 Objetivos de Aprendizaje Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Listar y describir los niveles jerárquicos de memoria en un computador Explicar las características básicas de un multiprocesador y multicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

8 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

9 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

10 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Procesador. Dispositivos de almacenamiento. Módulos de Entrada/Salida(I/O). Bus del sistema. Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

11 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Procesador. Para qué? Dispositivos de almacenamiento. Para qué? Módulos de Entrada/Salida(I/O). Para qué? Bus del sistema. Para qué? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

12 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Procesador. Para qué? Ejecutar procesos Dispositivos de almacenamiento. Para qué? Módulos de Entrada/Salida(I/O). Para qué? Bus del sistema. Para qué? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

13 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Procesador. Para qué? Ejecutar procesos Dispositivos de almacenamiento. Para qué? Almacenar procesos, programas, archivos Módulos de Entrada/Salida(I/O). Para qué? Bus del sistema. Para qué? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

14 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Procesador. Para qué? Ejecutar procesos Dispositivos de almacenamiento. Para qué? Almacenar procesos, programas, archivos Módulos de Entrada/Salida(I/O). Para qué? Mover datos desde fuera del PC y hacia el PC y visceversa Bus del sistema. Para qué? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

15 Elementos básicos Propósito del sistema operativo Un sistema operativo tiene como propósito Compartir eficientemente los recursos del computador entre los usuarios y los procesos Pero cuales son esos recursos? Procesador. Para qué? Ejecutar procesos Dispositivos de almacenamiento. Para qué? Almacenar procesos, programas, archivos Módulos de Entrada/Salida(I/O). Para qué? Mover datos desde fuera del PC y hacia el PC y visceversa Bus del sistema. Para qué? Proveer comunicación entre todas las partes del PC Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

16 Elementos básicos Diagrama de los principales componentes de un PC Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

17 Elementos básicos Esquema a alto nivel de la CPU Usada para procesar instrucciones y datos que se encuentran en memoria volatil (e.g. cache, RAM) Registros son las unidades de almacenamiento más rápidas pero muy limitados en capacidad Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

18 Elementos básicos Esquema a alto nivel de la CPU Los registros tienen propósitos específicos MAR (memory address register), dirección de memoria a leer o escribir MBR (memory buffer register), datos para escribir a memoria o lugar donde datos en memoria se almacenarán I/OAR (I/O address register). Específica la dirección de un dispositivo I/OBR (I/O buffer register). Especifica la dirección de memoria para intercambiar datos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

19 Elementos básicos Esquema a alto nivel de la memoria volátil La memoria tiene localidades contiguas, accesibles a través de un número consecutivo Permite el almacenamiento de de datos o instrucciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

20 Elementos básicos Evolución del microprocesador El gran avance en la computación fue llevar un gran computador a una pastilla de silicio Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

21 Elementos básicos Evolución del microprocesador El gran avance en la computación fue llevar un gran computador a una pastilla de silicio Al reducir el tamaño se logró Reducir tiempos de ejecución Reducir consumos de energía Costos de producción Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

22 Elementos básicos Evolución del microprocesador Los multicore incrementan el número de unidades de procesamiento por procesador, 2, 4 u 8 cores y cada core capaz de correr dos hilos de ejecución Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

23 Elementos básicos Evolución del microprocesador Los multicore incrementan el número de unidades de procesamiento por procesador, 2, 4 u 8 cores y cada core capaz de correr dos hilos de ejecución Graphical Processing Units (GPUs) Procesadores manycore Procesan una instrucción sobre muchos datos (arquitectura Single Instruction - Multiple Data) Uso inicial, procesamiento de imágenes. Hoy en día se usa en muchas otras áreas Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

24 Elementos básicos Comparación entre multicore y manicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

25 Elementos básicos Evolución del microprocesador System on a Chip (SoC) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

26 Elementos básicos Evolución del microprocesador System on a Chip (SoC) Orientado a dispositivos de mano (handheld devices) donde CPUs, caches, GPUs, dispositivos de I/O estan en una misma pastilla Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

27 Elementos básicos Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Listar y describir los niveles jerárquicos de memoria en un computador Explicar las características básicas de un multiprocesador y multicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

28 Ejecución de Instrucciones Ejecución de instrucciones Los programas de computador se encuentran en un medio de almacenamiento permanente y su funcionamiento se define a través de instrucciones del procesador. Una vez este programa se carga en memoria se le denomina proceso Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

29 Ejecución de Instrucciones Ejecución de instrucciones Los programas de computador se encuentran en un medio de almacenamiento permanente y su funcionamiento se define a través de instrucciones del procesador. Una vez este programa se carga en memoria se le denomina proceso El procesamiento de las instrucciones involucra dos pasos básicamente recuperar (fetch) y ejecutar (execute). El ejecutar una tarea puede ser un proceso muy complejo Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

30 Ejecución de Instrucciones Ejecución de instrucciones Hay dos etapas, recuperar (fetch) y ejecutar (execute) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

31 Ejecución de Instrucciones Ejecución de instrucciones Hay dos etapas, recuperar (fetch) y ejecutar (execute) La razón por la cual se puede llegar a un estado halt o detención es Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

32 Ejecución de Instrucciones Ejecución de instrucciones Hay dos etapas, recuperar (fetch) y ejecutar (execute) La razón por la cual se puede llegar a un estado halt o detención es El procesador pierde energía Se alcanza una instrucción para detener el programa e.g. exit() Aparece un error irrecuperable Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

33 Ejecución de Instrucciones Ejecución de instrucciones Hay dos etapas, recuperar (fetch) y ejecutar (execute) La razón por la cual se puede llegar a un estado halt o detención es El procesador pierde energía Se alcanza una instrucción para detener el programa e.g. exit() Aparece un error irrecuperable. Cómo cual? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

34 Ejecución de Instrucciones Ejecución de instrucciones Al comienzo de cada ciclo instrucción el procesador recupera una instrucción Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

35 Ejecución de Instrucciones Ejecución de instrucciones Al comienzo de cada ciclo instrucción el procesador recupera una instrucción El contador del programa (PC - program counter) contiene la dirección de la próxima instrucción a recuperar Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

36 Ejecución de Instrucciones Ejecución de instrucciones Al comienzo de cada ciclo instrucción el procesador recupera una instrucción El contador del programa (PC - program counter) contiene la dirección de la próxima instrucción a recuperar Las instrucciones se encuetran en direcciones de memoria contiguas luego el PC incrementa su valor de forma constante Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

37 Ejecución de Instrucciones Ejecución de instrucciones Al comienzo de cada ciclo instrucción el procesador recupera una instrucción El contador del programa (PC - program counter) contiene la dirección de la próxima instrucción a recuperar Las instrucciones se encuetran en direcciones de memoria contiguas luego el PC incrementa su valor de forma constante. Pero no siempre es así, cuando cree ud. que sucede esto? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

38 Ejecución de Instrucciones Ejecución de instrucciones La próxima instrucción a ejecutar se almacena en el instruction register (IR). Esta info la lee el procesador y ejecuta la operación codifica dentro del registro. Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

39 Ejecución de Instrucciones Ejecución de instrucciones La próxima instrucción a ejecutar se almacena en el instruction register (IR). Esta info la lee el procesador y ejecuta la operación codifica dentro del registro. Las instrucciones a ejecutar por un procesador caen en una de estas cuatro categorias Procesador-memoria. Datos que se transfieren del procesador (registro) a memoria Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

40 Ejecución de Instrucciones Ejecución de instrucciones La próxima instrucción a ejecutar se almacena en el instruction register (IR). Esta info la lee el procesador y ejecuta la operación codifica dentro del registro. Las instrucciones a ejecutar por un procesador caen en una de estas cuatro categorias Procesador-memoria. Datos que se transfieren del procesador (registro) a memoria Procesador-I/O. Datos que se transfieren hacia o desde un periférico Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

41 Ejecución de Instrucciones Ejecución de instrucciones La próxima instrucción a ejecutar se almacena en el instruction register (IR). Esta info la lee el procesador y ejecuta la operación codifica dentro del registro. Las instrucciones a ejecutar por un procesador caen en una de estas cuatro categorias Procesador-memoria. Datos que se transfieren del procesador (registro) a memoria Procesador-I/O. Datos que se transfieren hacia o desde un periférico Procesamiento de datos. Ejecución de tareas aritmético lógicas Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

42 Ejecución de Instrucciones Ejecución de instrucciones La próxima instrucción a ejecutar se almacena en el instruction register (IR). Esta info la lee el procesador y ejecuta la operación codifica dentro del registro. Las instrucciones a ejecutar por un procesador caen en una de estas cuatro categorias Procesador-memoria. Datos que se transfieren del procesador (registro) a memoria Procesador-I/O. Datos que se transfieren hacia o desde un periférico Procesamiento de datos. Ejecución de tareas aritmético lógicas Control. Instrucción que indica que la secuencia de instrucciones se altera Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

43 Ejecución de Instrucciones Características de una máquina hipotética Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

44 Ejecución de Instrucciones Características de una máquina hipotética Registros son de tamaño 16 bits Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

45 Ejecución de Instrucciones Características de una máquina hipotética Registros son de tamaño 16 bits El formato de una instrucción se codifica: 4 bits para indicar el tipo de operación y 12 bits para indicar una dirección de memoria Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

46 Ejecución de Instrucciones Características de una máquina hipotética Registros son de tamaño 16 bits El formato de una instrucción se codifica: 4 bits para indicar el tipo de operación y 12 bits para indicar una dirección de memoria. Cuantas operaciones se pueden definir? Qué tanta memoria se puede direccionar? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

47 Ejecución de Instrucciones Características de una máquina hipotética Registros son de tamaño 16 bits El formato de una instrucción se codifica: 4 bits para indicar el tipo de operación y 12 bits para indicar una dirección de memoria. Cuantas operaciones se pueden definir? Qué tanta memoria se puede direccionar? Los enteros se codifican: 1 bit para el signo y 15 bits para el valor del entero Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

48 Ejecución de Instrucciones Características de una máquina hipotética Registros son de tamaño 16 bits El formato de una instrucción se codifica: 4 bits para indicar el tipo de operación y 12 bits para indicar una dirección de memoria. Cuantas operaciones se pueden definir? Qué tanta memoria se puede direccionar? Los enteros se codifican: 1 bit para el signo y 15 bits para el valor del entero. Cual es el valor máximo y mínimo que se puede representar en esta máquina? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

49 Ejecución de Instrucciones Ud. va a hacer el trabajo de un procesador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

50 Ejecución de Instrucciones Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Listar y describir los niveles jerárquicos de memoria en un computador Explicar las características básicas de un multiprocesador y multicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

51 Interrupciones Interrupciones Las interrupciones tienen como propósito el interrumpir la operación del procesador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

52 Interrupciones Interrupciones Las interrupciones tienen como propósito el interrumpir la operación del procesador Las interrupciones buscan maximizar el uso del procesador entrelazando operaciones de I/O con operaciones de procesamiento. La razón: el procesador opera mas rápido que los dispositivos de I/O Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

53 Interrupciones Interrupciones Las interrupciones tienen como propósito el interrumpir la operación del procesador Las interrupciones buscan maximizar el uso del procesador entrelazando operaciones de I/O con operaciones de procesamiento. La razón: el procesador opera mas rápido que los dispositivos de I/O Un procesador a 1GHz ejecuta alrededor de 10 9 instrucciones por segundo Un disco duro de 7200 rpm y 4 ms media-pista de rotación, resulta ser mas lento que la CPU Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

54 Interrupciones Algunas interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

55 Interrupciones Flujo de programa sin interrupciones Líneas sólidas representan el flujo de ejecución de un programa, (e.g. segmentos 1, 2 y 3) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

56 Interrupciones Flujo de programa sin interrupciones Líneas sólidas representan el flujo de ejecución de un programa, (e.g. segmentos 1, 2 y 3) Operación WRITE consta de tres secciones: Preparación para la oper. de I/O, etiqueta 4. Poner datos en buffer del dispositivo Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

57 Interrupciones Flujo de programa sin interrupciones Líneas sólidas representan el flujo de ejecución de un programa, (e.g. segmentos 1, 2 y 3) Operación WRITE consta de tres secciones: Preparación para la oper. de I/O, etiqueta 4. Poner datos en buffer del dispositivo Ejecución de la operación de I/O Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

58 Interrupciones Flujo de programa sin interrupciones Líneas sólidas representan el flujo de ejecución de un programa, (e.g. segmentos 1, 2 y 3) Operación WRITE consta de tres secciones: Preparación para la oper. de I/O, etiqueta 4. Poner datos en buffer del dispositivo Ejecución de la operación de I/O Finalizar la operación, etiqueta 5. Se anuncia que la operación terminó (e.g. success o failure) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

59 Interrupciones Flujo de programa con interrupciones (operación I/O corta y larga) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

60 Interrupciones Flujo de programa con interrupciones (operación I/O corta y larga) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

61 Interrupciones Interrupciones y el ciclo de instrucción El interrupt-handler es generalmente una rutina del sistema operativo Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

62 Interrupciones Interrupciones y el ciclo de instrucción El interrupt-handler es generalmente una rutina del sistema operativo Cada dispositivo de (I/O) tiene sus propias instrucciones para leer/escribir datos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

63 Interrupciones Interrupciones y el ciclo de instrucción El interrupt-handler es generalmente una rutina del sistema operativo Cada dispositivo de (I/O) tiene sus propias instrucciones para leer/escribir datos Existe un overhead a la hora de procesar una interrupción Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

64 Interrupciones Comparación del procesamiento de operaciones de I/O sin interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

65 Interrupciones Comparación del procesamiento de operaciones de I/O con interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

66 Interrupciones Comparación del procesamiento de operaciones de I/O sin y con interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

67 Interrupciones Comparación del procesamiento de operaciones de I/O largas con interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

68 Interrupciones Procesamiento de interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

69 Interrupciones Pasos ejecutados antes de pasar control a la rutina de interrupción Instrucción N es procesada y PC N + 1 Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

70 Interrupciones Pasos ejecutados antes de pasar control a la rutina de interrupción Instrucción N es procesada y PC N + 1 El valor de PC es guardado en la control stack así como los registros generales. Para un total de M objetos en la pila Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

71 Interrupciones Pasos ejecutados antes de pasar control a la rutina de interrupción Instrucción N es procesada y PC N + 1 El valor de PC es guardado en la control stack así como los registros generales. Para un total de M objetos en la pila El valor de stack pointer se actualiza a T M Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

72 Interrupciones Pasos ejecutados antes de pasar control a la rutina de interrupción Instrucción N es procesada y PC N + 1 El valor de PC es guardado en la control stack así como los registros generales. Para un total de M objetos en la pila El valor de stack pointer se actualiza a T M Para procesar el interrupt service routine, PC Y. Donde Y es la dirección de la primera instrucción de la rutina Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

73 Interrupciones Pasos ejecutados después de terminar la rutina de interrupción El PC N + 1 para continuar la ejecución del programa del usuario Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

74 Interrupciones Pasos ejecutados después de terminar la rutina de interrupción El PC N + 1 para continuar la ejecución del programa del usuario Se restauran los registros que estaban en la control stack a los registros del procesador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

75 Interrupciones Pasos ejecutados después de terminar la rutina de interrupción El PC N + 1 para continuar la ejecución del programa del usuario Se restauran los registros que estaban en la control stack a los registros del procesador El stack pointer toma el valor de T, se restaura el PSW y se continúa con la ejecución de la instrucción N + 1 Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

76 Interrupciones Múltiples interrupciones Es posible que mientras se procesa una interrupción otra(s) ocurra(n). Qué sugiere ud. que debería hacer el sistema operativo? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

77 Interrupciones Múltiples interrupciones Es posible que mientras se procesa una interrupción otra(s) ocurra(n). Qué sugiere ud. que debería hacer el sistema operativo? Deshabilitar interrupciones. Nuevas interrupciones se ponen en cola de espera y se procesan una vez se rehabiliten las interrupciones Qué problema tiene esta solución? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

78 Interrupciones Múltiples interrupciones Es posible que mientras se procesa una interrupción otra(s) ocurra(n). Qué sugiere ud. que debería hacer el sistema operativo? Deshabilitar interrupciones. Nuevas interrupciones se ponen en cola de espera y se procesan una vez se rehabiliten las interrupciones Qué problema tiene esta solución? Pueden llegar instrucciones con mayor prioridad Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

79 Interrupciones Múltiples interrupciones No deshabilitar interrupciones y además asignar prioridades a las interrupciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

80 Interrupciones Múltiples interrupciones No deshabilitar interrupciones y además asignar prioridades a las interrupciones Suponga un orden de prioridad como sigue (mayor valor, mayor prioridad): Impresora (2) Disco (4) Comunicación (5) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

81 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

82 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos t = 0 comienza a ejecutarse el programa Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

83 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos t = 0 comienza a ejecutarse el programa t = 10 ocurre una interrupción de impresora Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

84 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos t = 0 comienza a ejecutarse el programa t = 10 ocurre una interrupción de impresora Se esta ejecutando la interrupción de la impresora y llega una interrupción de comunicación al tiempo t = 15, qué debe hacer el sistema operativo con esta interrupción? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

85 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos t = 0 comienza a ejecutarse el programa t = 10 ocurre una interrupción de impresora Se esta ejecutando la interrupción de la impresora y llega una interrupción de comunicación al tiempo t = 15, qué debe hacer el sistema operativo con esta interrupción? priority(comm) > priority(printer) se detiene la ejecución de la int. de impresora y se atiende comm Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

86 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos t = 0 comienza a ejecutarse el programa t = 10 ocurre una interrupción de impresora Se esta ejecutando la interrupción de la impresora y llega una interrupción de comunicación al tiempo t = 15, qué debe hacer el sistema operativo con esta interrupción? priority(comm) > priority(printer) se detiene la ejecución de la int. de impresora y se atiende comm Se esta ejecutando la interrupción de comm y llega una interrupción de disco al tiempo t = 20, qué debe hacer el sistema operativo con esta interrupción? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

87 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos (2) priority(disk) < priority(comm) se continua con la rutina de comm y se encola la solicitud de disco Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

88 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos (2) priority(disk) < priority(comm) se continua con la rutina de comm y se encola la solicitud de disco t = 25 se termina la int. de comm, qué cree que sucede? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

89 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos (2) priority(disk) < priority(comm) se continua con la rutina de comm y se encola la solicitud de disco t = 25 se termina la int. de comm, qué cree que sucede? Hay dos interrupciones pendientes a atender (printer y disk), cual se atiende? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

90 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos (2) priority(disk) < priority(comm) se continua con la rutina de comm y se encola la solicitud de disco t = 25 se termina la int. de comm, qué cree que sucede? Hay dos interrupciones pendientes a atender (printer y disk), cual se atiende? Se atiende disk. Al t = 35 se termina la atención a disk y printer se atiende ahora Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

91 Interrupciones Múltiples interrupciones Suponga ocurre la siguiente secuencia de eventos (2) priority(disk) < priority(comm) se continua con la rutina de comm y se encola la solicitud de disco t = 25 se termina la int. de comm, qué cree que sucede? Hay dos interrupciones pendientes a atender (printer y disk), cual se atiende? Se atiende disk. Al t = 35 se termina la atención a disk y printer se atiende ahora t = 40 se termina de atender printer y se pasa el control al programa de usuario Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

92 Interrupciones Representación gráfica del ejemplo anterior Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

93 Interrupciones Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Listar y describir los niveles jerárquicos de memoria en un computador Explicar las características básicas de un multiprocesador y multicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

94 Jerarquía de memoria Jerarquía de memoria Existen al menos tres factores que determinan que tipo de memoria tener. Sugiera algunos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

95 Jerarquía de memoria Jerarquía de memoria Existen al menos tres factores que determinan que tipo de memoria tener. Sugiera algunos Velocidad Tamaño o capacidad Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

96 Jerarquía de memoria Jerarquía de memoria Existen al menos tres factores que determinan que tipo de memoria tener. Sugiera algunos Velocidad Tamaño o capacidad $$$ Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

97 Jerarquía de memoria Jerarquía de memoria Existen al menos tres factores que determinan que tipo de memoria tener. Sugiera algunos Velocidad Tamaño o capacidad $$$ Algunas relaciones que se mantienen en el mercado Más rápido, mayor costo Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

98 Jerarquía de memoria Jerarquía de memoria Existen al menos tres factores que determinan que tipo de memoria tener. Sugiera algunos Velocidad Tamaño o capacidad $$$ Algunas relaciones que se mantienen en el mercado Más rápido, mayor costo Más capacidad menor costo y acceso mas lento Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

99 Jerarquía de memoria Jerarquía de memoria Existen al menos tres factores que determinan que tipo de memoria tener. Sugiera algunos Velocidad Tamaño o capacidad $$$ Algunas relaciones que se mantienen en el mercado Más rápido, mayor costo Más capacidad menor costo y acceso mas lento Existe un dilema donde se quiere dispositivos de almacenamiento rápidos pero a bajo costo. Cómo se logra resolver este problema? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

100 Jerarquía de memoria Jerarquía de memoria Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

101 Jerarquía de memoria Jerarquía de memoria Dispositivos en la punta de la pirámide son rápidos pero costosos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

102 Jerarquía de memoria Jerarquía de memoria Dispositivos en la punta de la pirámide son rápidos pero costosos Dispositivos en la base son muy económicos, lentos y con mucha capacidad de almacenamiento Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

103 Jerarquía de memoria Jerarquía de memoria Dispositivos en la punta de la pirámide son rápidos pero costosos Dispositivos en la base son muy económicos, lentos y con mucha capacidad de almacenamiento Para sacar el mejor provecho se debe trabajar la mayor parte del tiempo con aquellos datos en los dispositivos de rápido acceso Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

104 Jerarquía de memoria Jerarquía de Memoria - Ejemplo Suponga que un procesador tiene dos niveles de memoria Nivel 1, T 1 1,000 bytes y tiempo de acceso 0.1 µs Nivel 2, T 2 100,000 bytes y tiempo de acceso 1 µs Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

105 Jerarquía de memoria Jerarquía de Memoria - Ejemplo Suponga que un procesador tiene dos niveles de memoria Nivel 1, T 1 1,000 bytes y tiempo de acceso 0.1 µs Nivel 2, T 2 100,000 bytes y tiempo de acceso 1 µs Asuma que si un byte esta en el nivel 1, el procesador lo puede acceder directamente. Si el byte esta en el nivel 2 entonces se debe transferir primero al nivel 1 y luego se transfiere al procesador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

106 Jerarquía de memoria Jerarquía de Memoria - Ejemplo Sea H el Hit Ratio. Probabilidad de encontrar el byte deseado en el nivel 1 Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

107 Jerarquía de memoria Jerarquía de Memoria - Ejemplo Sea H el Hit Ratio. Probabilidad de encontrar el byte deseado en el nivel 1 Entre mayor sea el hit ratio (H 1) entonces el tiempo de acceso a los datos tiende a ser T 1 Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

108 Jerarquía de memoria Jerarquía de Memoria - Ejemplo Sea H el Hit Ratio. Probabilidad de encontrar el byte deseado en el nivel 1 Entre mayor sea el hit ratio (H 1) entonces el tiempo de acceso a los datos tiende a ser T 1 Suponga que H = 0.95, es decir el hit ratio es del 95% entonces el tiempo promedio es (0.95)(0.1µs) + (0.05)(0.1µs + 1µs) = = 0.15µs Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

109 Jerarquía de memoria Jerarquía de memoria El objetivo es tratar de tener siempre los datos que requiere el procesador en la memoria de mas rápido acceso, principio de localidad referencial Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

110 Jerarquía de memoria Jerarquía de memoria El objetivo es tratar de tener siempre los datos que requiere el procesador en la memoria de mas rápido acceso, principio de localidad referencial La mayoría de los programas tienden a ejecutarse la mayor parte del tiempo en ciertas partes del código (e.g. loops, subrutinas) y a trabajar con ciertos datos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

111 Jerarquía de memoria Jerarquía de memoria El objetivo es tratar de tener siempre los datos que requiere el procesador en la memoria de mas rápido acceso, principio de localidad referencial La mayoría de los programas tienden a ejecutarse la mayor parte del tiempo en ciertas partes del código (e.g. loops, subrutinas) y a trabajar con ciertos datos Siguiendo nuestro ejemplo, la idea sería tener ese código y esos datos mas referenciados en el nivel 1 Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

112 Jerarquía de memoria Jerarquía de memoria El objetivo es tratar de tener siempre los datos que requiere el procesador en la memoria de mas rápido acceso, principio de localidad referencial La mayoría de los programas tienden a ejecutarse la mayor parte del tiempo en ciertas partes del código (e.g. loops, subrutinas) y a trabajar con ciertos datos Siguiendo nuestro ejemplo, la idea sería tener ese código y esos datos mas referenciados en el nivel 1 En un computador tenemos registros cache RAM disco duro Discos duros y medios persistentes de almacenamiento se conocen como memoria secundaria o memoria auxiliar. Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

113 Jerarquía de memoria Jerarquía de memoria El objetivo es tratar de tener siempre los datos que requiere el procesador en la memoria de mas rápido acceso, principio de localidad referencial La mayoría de los programas tienden a ejecutarse la mayor parte del tiempo en ciertas partes del código (e.g. loops, subrutinas) y a trabajar con ciertos datos Siguiendo nuestro ejemplo, la idea sería tener ese código y esos datos mas referenciados en el nivel 1 En un computador tenemos registros cache RAM disco duro Discos duros y medios persistentes de almacenamiento se conocen como memoria secundaria o memoria auxiliar. Ha escuchado de la memoria swap? Qué es? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

114 Jerarquía de memoria Memoria cache Nota El sistema operativo no tiene control sobre el uso de la memoria cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

115 Jerarquía de memoria Memoria cache Nota El sistema operativo no tiene control sobre el uso de la memoria cache Las instrucciones del procesador acceden a datos e instrucciones Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

116 Jerarquía de memoria Memoria cache Nota El sistema operativo no tiene control sobre el uso de la memoria cache Las instrucciones del procesador acceden a datos e instrucciones El acceso a memoria RAM es mucho mas lento que el acceso que tiene la CPU a los registros del procesador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

117 Jerarquía de memoria Memoria cache Nota El sistema operativo no tiene control sobre el uso de la memoria cache Las instrucciones del procesador acceden a datos e instrucciones El acceso a memoria RAM es mucho mas lento que el acceso que tiene la CPU a los registros del procesador Los procesadores mejoran sus velocidades pero no así las velocidades de la RAM Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

118 Jerarquía de memoria Principios de la memoria cache Los objetivos de la memoria cache son Dar acceso rapido a datos (instrucciones o datos) Incrementar la cantidad de datos disponibles al procesador con bajos tiempos de acceso Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

119 Jerarquía de memoria Principios de la memoria cache Los objetivos de la memoria cache son Dar acceso rapido a datos (instrucciones o datos) Incrementar la cantidad de datos disponibles al procesador con bajos tiempos de acceso Dado que el acceso de la memoria al cache es por bloques este hecho favorece el principio de localidad Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

120 Jerarquía de memoria Principios de la memoria cache Los objetivos de la memoria cache son Dar acceso rapido a datos (instrucciones o datos) Incrementar la cantidad de datos disponibles al procesador con bajos tiempos de acceso Dado que el acceso de la memoria al cache es por bloques este hecho favorece el principio de localidad Este principio asume que si un dato en la posición x de memoria se lee en el tiempo t entonces en el tiempo t + 1 (o posteriores) se necesitará acceder a direcciones de memoria x + 1, x + 2 o x + 3. Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

121 Jerarquía de memoria Múltiples niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

122 Jerarquía de memoria Estructura de memoria cache/principal Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

123 Jerarquía de memoria Estructura de memoria cache/principal Memoria principal tiene 2 n palabras direccionables Cada palabra tiene una dirección de n-bits Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

124 Jerarquía de memoria Estructura de memoria cache/principal Memoria principal tiene 2 n palabras direccionables Cada palabra tiene una dirección de n-bits La memoria es dividida en bloques de K palabras. Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

125 Jerarquía de memoria Estructura de memoria cache/principal Memoria principal tiene 2 n palabras direccionables Cada palabra tiene una dirección de n-bits La memoria es dividida en bloques de K palabras. Entonces hay M = 2 n /K bloques Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

126 Jerarquía de memoria Estructura de memoria cache/principal Memoria principal tiene 2 n palabras direccionables Cada palabra tiene una dirección de n-bits La memoria es dividida en bloques de K palabras. Entonces hay M = 2 n /K bloques La memoria cache tiene C slots de capacidad K palabras. C << M Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

127 Jerarquía de memoria Estructura de memoria cache/principal Cuando el procesador requiere una palabra y no esta en el cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

128 Jerarquía de memoria Estructura de memoria cache/principal Cuando el procesador requiere una palabra y no esta en el cache Se busca el bloque en la RAM que contiene la palabra Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

129 Jerarquía de memoria Estructura de memoria cache/principal Cuando el procesador requiere una palabra y no esta en el cache Se busca el bloque en la RAM que contiene la palabra Se identifica un slot en la cache donde se ubicará el bloque que contiene la palabra que requiere el procesador Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

130 Jerarquía de memoria Estructura de memoria cache/principal Cuando el procesador requiere una palabra y no esta en el cache Se busca el bloque en la RAM que contiene la palabra Se identifica un slot en la cache donde se ubicará el bloque que contiene la palabra que requiere el procesador Se copia el bloque de la RAM a un slot en la cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

131 Jerarquía de memoria Operación de lectura de la cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

132 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque Función de asociación (mapping function) Algoritmo de reemplazo Poĺıtica de escritura Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

133 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque. Función de asociación (mapping function). Algoritmo de reemplazo Poĺıtica de escritura Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

134 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque. Afecta el hit ratio. A mayor tamaño de bloque mas datos vecinos se cargan en cache y entonces menos accesos a RAM. Pero cuando el tamaño de bloque es muy grande se deben reemplazar bloques ya en cache y eso puede afectar negativamente el hit ratio Función de asociación (mapping function). Algoritmo de reemplazo Poĺıtica de escritura Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

135 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque. Afecta el hit ratio. A mayor tamaño de bloque mas datos vecinos se cargan en cache y entonces menos accesos a RAM. Pero cuando el tamaño de bloque es muy grande se deben reemplazar bloques ya en cache y eso puede afectar negativamente el hit ratio Función de asociación (mapping function). Determina que slot del cache se va a usar. Esta función debe buscar el reducir el número de misses Algoritmo de reemplazo Poĺıtica de escritura Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

136 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque Función de asociación (mapping function) Algoritmo de reemplazo. Poĺıtica de escritura. Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

137 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque Función de asociación (mapping function) Algoritmo de reemplazo. Este algoritmo se usa en el momento en que el cache esta lleno y se debe remover un slot del cache para dejar un espacio donde poner el nuevo bloque que viene de la RAM Poĺıtica de escritura. Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

138 Jerarquía de memoria Diseño de cache Cuando se piensa en el diseño del cache se deben tener en cuenta Tamaño del cache Tamaño del bloque Función de asociación (mapping function) Algoritmo de reemplazo. Este algoritmo se usa en el momento en que el cache esta lleno y se debe remover un slot del cache para dejar un espacio donde poner el nuevo bloque que viene de la RAM Poĺıtica de escritura. Se invoca esta poĺıtica cuando un bloque en el cache esta sucio y necesita ser reemplazado entonces debe escribirse en la memoria antes de reemplazarse. Cuando se debe hacer el copiado? Número de niveles de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

139 Jerarquía de memoria Memoria de acceso directo Hay tres técnicas para manejar las operaciones de I/O I/O programado I/O dirigido por las interrupciones Memoria de acceso directo, (DMA - direct memory access) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

140 Jerarquía de memoria Memoria de acceso directo I/O programado El procesador emite una solicitud de operación de I/O al módulo encargado de atenderla El módulo debe ejecutar la operación e indicará cuando la operación se llevó a cabo en su totalidad El procesador debe periodicamente validar cuando el módulo terminó la operación de I/O Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

141 Jerarquía de memoria Memoria de acceso directo I/O programado El procesador emite una solicitud de operación de I/O al módulo encargado de atenderla El módulo debe ejecutar la operación e indicará cuando la operación se llevó a cabo en su totalidad El procesador debe periodicamente validar cuando el módulo terminó la operación de I/O Problemas de la solución Qué inconvenientes ve ud. en esta solución? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

142 Jerarquía de memoria Memoria de acceso directo I/O programado El procesador emite una solicitud de operación de I/O al módulo encargado de atenderla El módulo debe ejecutar la operación e indicará cuando la operación se llevó a cabo en su totalidad El procesador debe periodicamente validar cuando el módulo terminó la operación de I/O Problemas de la solución El procesador debe esperar hasta que la operación de I/O termine El procesador debe invertir esfuerzo para validar que todo acabo bien Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

143 Jerarquía de memoria Memoria de acceso directo I/O dirigido por las interrupciones El procesador emite una solicitud de operación de I/O al módulo encargado de atenderla El módulo debe ejecutar la operación solicitada e interrumpir al procesador una vez haya concluido El procesador una vez interrumpido debe transmitir los datos desde el buffer del dispositivo hasta la region de la RAM donde los datos se pueden procesar posteriormente Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

144 Jerarquía de memoria Memoria de acceso directo I/O dirigido por las interrupciones El procesador emite una solicitud de operación de I/O al módulo encargado de atenderla El módulo debe ejecutar la operación solicitada e interrumpir al procesador una vez haya concluido El procesador una vez interrumpido debe transmitir los datos desde el buffer del dispositivo hasta la region de la RAM donde los datos se pueden procesar posteriormente Problemas de la solución Qué inconvenientes ve ud. en esta solución? Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

145 Jerarquía de memoria Memoria de acceso directo I/O dirigido por las interrupciones El procesador emite una solicitud de operación de I/O al módulo encargado de atenderla El módulo debe ejecutar la operación solicitada e interrumpir al procesador una vez haya concluido El procesador una vez interrumpido debe transmitir los datos desde el buffer del dispositivo hasta la region de la RAM donde los datos se pueden procesar posteriormente Problemas de la solución El procesador debe encargarse de mover los datos del buffer del dispositivo hasta la RAM Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

146 Jerarquía de memoria Memoria de acceso directo Problemas de las soluciones propuestas Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

147 Jerarquía de memoria Memoria de acceso directo Problemas de las soluciones propuestas La velocidad de transferencia se limita por la velocidad de muestreo del procesador al servicio Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

148 Jerarquía de memoria Memoria de acceso directo Problemas de las soluciones propuestas La velocidad de transferencia se limita por la velocidad de muestreo del procesador al servicio El procesador debe encargarse de la transferencia de los datos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

149 Jerarquía de memoria Memoria de acceso directo DMA (direct memory access) se usa para mover grandes volumenes de datos y puede ser implementado por algún módulo en el sistema Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

150 Jerarquía de memoria Memoria de acceso directo DMA (direct memory access) se usa para mover grandes volumenes de datos y puede ser implementado por algún módulo en el sistema Cuando el procesador requiere una operación de I/O debe indicar al módulo Si es una operación de lectura o escritura La dirección del dispositivo de I/O La dirección de memoria donde se van a leer o escribir los datos El número de palabras a ser leidas o escritas Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

151 Jerarquía de memoria Memoria de acceso directo DMA (direct memory access) se usa para mover grandes volumenes de datos y puede ser implementado por algún módulo en el sistema Cuando el procesador requiere una operación de I/O debe indicar al módulo Si es una operación de lectura o escritura La dirección del dispositivo de I/O La dirección de memoria donde se van a leer o escribir los datos El número de palabras a ser leidas o escritas El procesador solo se involucra cuando solicita la operación y una vez es notificado de que la operación concluyó Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

152 Jerarquía de memoria Memoria de acceso directo DMA (direct memory access) se usa para mover grandes volumenes de datos y puede ser implementado por algún módulo en el sistema Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

153 Jerarquía de memoria Contenido Objetivos de Aprendizaje Al finalizar este capítulo el estudiante deberá ser capaz de: Describir los elementos básicos de un sistema de cómputo y su interrelación Explicar los pasos llevados a cabo por un procesador para ejecutar una instrucción Comprender el concepto de las interrupciones y como y por qué un procesador usa interrupciones Listar y describir los niveles jerárquicos de memoria en un computador Explicar las características básicas de un multiprocesador y multicore Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

154 Organización del multiprocesador y multicore Organización del multiprocesador y multicore El computador se ha pensado como una máquina secuencial e incluso aprendemos a programar de forma secuencial Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

155 Organización del multiprocesador y multicore Organización del multiprocesador y multicore El computador se ha pensado como una máquina secuencial e incluso aprendemos a programar de forma secuencial A niveles mas detallados se puede observar que múltiples operaciones ocurren de forma concurrente, e.g. pipelining Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

156 Organización del multiprocesador y multicore Organización del multiprocesador y multicore El computador se ha pensado como una máquina secuencial e incluso aprendemos a programar de forma secuencial A niveles mas detallados se puede observar que múltiples operaciones ocurren de forma concurrente, e.g. pipelining Gracias a la caida de los precios del HW, los diseñadores han visto una buena oportunidad para crear elementos de procesamiento paralelos y mas confiables Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

157 Organización del multiprocesador y multicore Multiprocesadores simétricos Características de un SMP (Symmetric MultiProcessor) Hay dos o mas procesadores similares Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

158 Organización del multiprocesador y multicore Multiprocesadores simétricos Características de un SMP (Symmetric MultiProcessor) Hay dos o mas procesadores similares Los procesadores comparten una memoria y la velocidad de acceso a la misma es igual para todos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

159 Organización del multiprocesador y multicore Multiprocesadores simétricos Características de un SMP (Symmetric MultiProcessor) Hay dos o mas procesadores similares Los procesadores comparten una memoria y la velocidad de acceso a la misma es igual para todos Los procesadores comparten el acceso a dispositivos I/O Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

160 Organización del multiprocesador y multicore Multiprocesadores simétricos Características de un SMP (Symmetric MultiProcessor) Hay dos o mas procesadores similares Los procesadores comparten una memoria y la velocidad de acceso a la misma es igual para todos Los procesadores comparten el acceso a dispositivos I/O Todos los procesadores son capaces de hacer las mismas funciones (symmetric) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

161 Organización del multiprocesador y multicore Multiprocesadores simétricos Características de un SMP (Symmetric MultiProcessor) Hay dos o mas procesadores similares Los procesadores comparten una memoria y la velocidad de acceso a la misma es igual para todos Los procesadores comparten el acceso a dispositivos I/O Todos los procesadores son capaces de hacer las mismas funciones (symmetric) El sistema es controlado por un sistema operativo Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

162 Organización del multiprocesador y multicore Multiprocesadores simétricos Ventajas de un SMP vs un uniprocesador Rendimiento los programas se pueden reprogramar de modo que se puedan hacer muchas tareas de forma paralela Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

163 Organización del multiprocesador y multicore Multiprocesadores simétricos Ventajas de un SMP vs un uniprocesador Rendimiento los programas se pueden reprogramar de modo que se puedan hacer muchas tareas de forma paralela Disponibilidad la falla de un procesador no altera la operación de los demás elementos Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

164 Organización del multiprocesador y multicore Multiprocesadores simétricos Ventajas de un SMP vs un uniprocesador Rendimiento los programas se pueden reprogramar de modo que se puedan hacer muchas tareas de forma paralela Disponibilidad la falla de un procesador no altera la operación de los demás elementos Crecimiento incremental se pueden adicionar nuevos elementos de procesamiento Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

165 Organización del multiprocesador y multicore Multiprocesadores simétricos Ventajas de un SMP vs un uniprocesador Rendimiento los programas se pueden reprogramar de modo que se puedan hacer muchas tareas de forma paralela Disponibilidad la falla de un procesador no altera la operación de los demás elementos Crecimiento incremental se pueden adicionar nuevos elementos de procesamiento Escalamiento los vendedores ofrecen sus soluciones de cómputo considerando las características de sus sistemas Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

166 Organización del multiprocesador y multicore Multiprocesadores simétricos Ventajas de un SMP vs un uniprocesador Rendimiento los programas se pueden reprogramar de modo que se puedan hacer muchas tareas de forma paralela Disponibilidad la falla de un procesador no altera la operación de los demás elementos Crecimiento incremental se pueden adicionar nuevos elementos de procesamiento Escalamiento los vendedores ofrecen sus soluciones de cómputo considerando las características de sus sistemas Sistema operativo potenciado para SMP El sistema operativo debe proveer la funcionalidad y las herramientas necesarias para explotar el paralelismo que provee el sistema Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

167 Organización del multiprocesador y multicore Organización de los SMP Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

168 Organización del multiprocesador y multicore Organización de los SMP Posible problema Coherencia de cache Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

169 Organización del multiprocesador y multicore Computadores multicore Multicore combinan dos o mas procesadores en un solo chip (a.k.a chip multiprocessor) Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

170 Organización del multiprocesador y multicore Computadores multicore Multicore combinan dos o mas procesadores en un solo chip (a.k.a chip multiprocessor) Cada core tiene su registros, ALU, hardware de pipeline, unidad de control Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

171 Organización del multiprocesador y multicore Computadores multicore Multicore combinan dos o mas procesadores en un solo chip (a.k.a chip multiprocessor) Cada core tiene su registros, ALU, hardware de pipeline, unidad de control Los multicore nacen como una respuesta a las limitantes físicas que imponían los procesadores convencionales Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61

172 Organización del multiprocesador y multicore Computadores multicore DDR Controller Elimina el bus para comm. entre módulos de RAM Quickpath Tecnología para rápida comm. entre cores Multicore combinan dos o mas procesadores en un solo chip (a.k.a chip multiprocessor) Cada core tiene su registros, ALU, hardware de pipeline, unidad de control Los multicore nacen como una respuesta a las limitantes físicas que imponían los procesadores convencionales Sanabria (Cali, Colombia) Sistemas Operativos Febrero-Junio / 61