Tema 1. Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 1.1
|
|
- Daniel Sosa Tebar
- hace 5 años
- Vistas:
Transcripción
1 Tema 1 Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 1.1 José M. Cámara (checam@ubu.es)
2 Multiprocesadores y multicomputadores Multiprocesadores: son sistemas formados por un cierto número de procesadores que trabajan en paralelo. La comunicación entre ellos se realiza mediante el empleo de variables en memoria compartida. Multicomputadores:en este caso los procesadores que trabajan en paralelo disponen de una memoria totalmente independiente del resto. Se caracterizan por tanto por emplear un sistema de memoria distribuida. La intercomunicación se realiza mediante paso de mensajes entre ellos.
3 Memoria compartida UMA Procesador 1 Procesador 2 SISTEMA DE CONEXIÓN MEMORIA COMPARTIDA Procesador n
4 Memoria compartida NUMA Procesador 1 Memoria Local 1 Procesador 2 Memoria Local 2 SISTEMA DE CONEXIÓN Procesador n Memoria Local n
5 Memoria compartida Problemas de coherencia por: Compartición de datos Migración de procesos Entrada-salida Se debe cumplir: Propagación de escritura Serialización de escritura
6 Coherencia de cache Protocolos de observación del bus (snoopy): De escritura invalidación De escritura-actualización Protocolos basados en directorios: De mapeo completo Limitados Encadenados
7 Observación del bus: Invalidación: Write-trough MEMORIA COMPARTIDA Write-back MSI MESI Procesa dor Cache Controlador de cache Procesa dor Cache Controlador de cache MOESI* MESIF* Actualización: Firefly Dragon * No implican la existencia de un bus, sino conexiones punto a punto
8 Write through PRr PRw Bw PRr Br PRw V I Bw Br PRr PRw
9 Protocolo MSI Contenido multimedia disponible
10 Protocolo MESI Contenido multimedia disponible
11 Protocolo Dragon Contenido multimedia disponible
12 Directorios Almacenados en memoria principal. Permiten al controlador de memoria mantener constancia de las copias presentes en las cache locales. A cada línea de cache se le asocia una etiqueta. Existen 3 posibilidades de implementación: Directorios de mapeo completo Directorios limitados Directorios encadenados
13 Directorios de mapeo completo La etiqueta incluye un campo de un bit por cada posible poseedor de copia (todos los nodos de la máquina). Un campo adicional de un bit indica si existe permiso de escritura. Si es así, solamente se encontrará activado el bit correspondiente al nodo que lo ha solicitado. Antes de conceder el permiso de escritura, el controlador de memoria invalida las copias existentes hasta ese momento. Los directorios de mapeo completo tienen un problema de escalabilidad: El tamaño de las etiquetas crece proporcionalmente al número de nodos de la máquina > mucho espacio de memoria principal dedicado al directorio.
14 Ejemplo directorio mapeo completo Máquina con 512 nodos y 2 Gbyte de memoria principal por nodo. Líneas de cache de 64 bytes. 1024GB/64bytes = 2 40 /2 6 =2 34 líneas de cache = etiquetas Cada etiqueta bits 2 9 bits = 2 6 bytes 2 34 etiquetas * 2 6 bytes/etiqueta = 2 40 bytes para directorio
15 Directorios limitados No existe un campo para cada nodo, sino para unos pocos. Los campos necesitan los bits suficientes para codificar a qué nodo representan: log 2 (nº de nodos). También existe un campo para señalar si se ha concedido permiso de escritura. Si se reduce mucho el nº de campos es posible minimizar el tamaño del directorio. En contrapartida, se limita el número de posibles poseedores de copia. Si todos los campos están utilizados y aparece un nuevo peticionario, hay que retirar alguna copia. Esto provoca intercambios adicionales y la implementación de una política de intercambio que permita decidir qué copia se retira.
16 Directorios encadenados Sólo se conserva un campo en la etiqueta para apuntar al último poseedor de copia. Cada poseedor de copia dispone de un puntero al anterior de la lista. Un nuevo peticionario se coloca al final de la lista y el controlador de memoria le entrega un puntero al que le precedía. Una eventual petición de escritura debe propagarse por toda la lista invalidando cada copia y avisando al anterior. Solo cuando el primero confirma su invalidación, se puede conceder el permiso de escritura. Se trata de un procedimiento lento. Se minimiza el almacenamiento en memoria principal pero se distribuye entre los diferentes nodos.
17 Estructura de los directorios Directorios de mapeo completo Etiqueta N procesadores en el sistema M líneas de cache en memoria principal Directorio: M etiquetas N campos de 1 bit 1 bit de permiso de escritura Directorios encadenados Etiqueta Directorios limitados Etiqueta Directorio: M etiquetas 1 campo de log2(n) bits Cache Directorio: M etiquetas campos de log2(n) bits 1 bit de permiso de escritura Cache Cache
18 Ejemplo de bus: TLSB Implementado en máquinas de Alpha como el Alphaserver Segunda mitad de los 90s. Bus síncrono con buses de datos y direcciones separados. Bus de datos de 256 bits. BW máximo de 3,2 Gbytes/s: Bus de datos de 256 bits.
19 TLSB: Direccionamiento I Direccionamiento geográfico de los módulos conectados mediante 3 líneas. Se pueden conectar hasta 9 módulos ya que la dirección 000 es ocupada por el dispositivo 0 y el 8 que tiene que ser de e/s obligatoriamente. Direccionamiento virtual para dispositivos como bancos de memoria o CPUs que, de esta manera adquieren una dirección propia en el sistema. Cada módulo puede albergar hasta 8 direcciones virtuales.
20 TLSB: Direccionamiento II Hasta 1 TB de memoria es direccionado mediante direcciones de 40 bits. La dirección es decodificada por el solicitante para extraer la dirección virtual del banco de memoria. Hasta 16 bancos de memoria son soportados por el sistema. Las transferencias emplean líneas de cache de 64 bytes. El solicitante puede lanzar una petición de bus al mismo tiempo que compara la etiqueta de cache local. Si se produce un hit, la petición se anula.
21 TLSB: Direccionamiento III De los 40 bits de direcciones, se toman los bits 6-39 como dirección de línea de 64 bytes. El bit 5 se emplea para definir la secuencia en que los dos bloques de 32 bytes aparecen en el bus: High>low o Low>high. Los 5 bits restantes codifican la dirección virtual (hasta 16 CPUs y hasta 16 bancos de memoria).
22 TLSB: Arbitraje Cualquier transacción en el bus debe iniciarse con una petición por parte del módulo interesado. El arbitraje es distribuido, lo cual implica que no existe un dispositivo que actúe de arbitro. La contienda tiene que ser resuelta entre los distintos módulos. La prioridad de los nodos se inicializa a su dirección geográfica. En tiempo de funcionamiento, se emplea un mecanismo de Round Robin para actualizar la prioridad.
23 TLSB: Transferencias I Cuando un nodo esclavo está listo para proporcionar los datos que le han sido requeridos, toma control del bus. El esclavo activa la línea denominada TLSB_SEND_DATA, a lo que todos los dispositivos tienen tiempo para activar las líneas TLSB_SHARED o TLSB_DIRTY. TLSB_SHARED activada indica que algún dispositivo dispone de copia válida y desea seguir disponiendo de ella. Esta línea puede ser activada por cualquier dispositivo en respuesta a cualquier comando.
24 TLSB: Transferencias II TLSB_DIRTY activa indica que hay un dispositivo cuya copia es más reciente que la que hay en memoria. En tal caso, él se encargará de volcar los datos al bus. TLSB_DIRTY sólo puede ser activada en respuesta a comandos de lectura. Las especificaciones del protocolo no establecen el protocolo de coherencia, sino sólo el funcionamiento de las líneas.
25 Referencias K. whang. Advances Computer Architectures. McGraw Hill. Alphaserver8400 system hadbook.
TEMA 1. Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 2.0
TEMA 1 Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 2.0 José M. Cámara (checam@ubu.es) Multiprocesadores y multicomputadores Multiprocesadores: son sistemas formados
Más detallesMULTIPROCESADORES COMERCIALES. José M. Cámara v. 2.0
MULTIPROCESADORES COMERCIALES José M. Cámara (checam@ubu.es) v. 2.0 ARQUITECTURA SMP AlphaServer 8400 Características generales Multiprocesador simétrico de acceso uniforme a memoria Hasta 12 CPU Alpha
Más detalles2EMHWLYRV 5HIHUHQFLDV. Procesadores vectoriales
7HPD0XOWLSURFHVDGRUHV 2EMHWLYRV 5HIHUHQFLDV,QWURGXFFLyQ $UTXLWHFWXUDVFHQWUDOL]DGDVGHPHPRULDFRPSDUWLGD $UTXLWHFWXUDVGLVWULEXLGDVGHPHPRULDFRPSDUWLGD 6LQFURQL]DFLyQ 0XOWLFRPSXWDGRUHV 1 esadores vectoriales
Más detallesAspectos avanzados de arquitectura de computadoras Multiprocesadores (I) Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Multiprocesadores (I) Facultad de Ingeniería - Universidad de la República Curso 2017 Motivación Explotación de ILP estancada desde 2005 (aproximadamente)
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual Es el nivel de la jerarquía que maneja la cache entre memoria principal y memoria secundaria. Permite que los programas se expandan más allá de los límites de la memoria principal. Permite
Más detallesMemoria compartida simétrica
Memoria compartida simétrica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento
Más detallesTEMA 3: MP DE MEMORIA COMPARTIDA (Y IV)
Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas ARQUITECTURA DE COMPUTADORES II AUTORES: David Expósito Singh Florin Isaila Daniel Higuero Alonso-Mardones Javier García Blas Borja Bergua
Más detallesTEMA 4 PROCESAMIENTO PARALELO
TEMA 4 PROCESAMIENTO PARALELO Tipos de plataformas de computación paralela Organización lógica Organización física Sistemas de memoria compartida Sistemas de memoria distribuida Tipos de plataformas de
Más detallesPROBLEMAS TEMA 1: Estructuras de interconexión de un computador
PROBLEMAS TEMA 1: Estructuras de interconexión de un computador Problemas propuestos en examen 1.1 Una CPU que emplea un tamaño de palabra de 16 bits tiene un repertorio de 16 instrucciones con un formato
Más detallesMULTIPROCESADORES MODELOS DE INTERCONEXIÓN
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
Más detallesAspectos avanzados de arquitectura de computadoras Multiprocesadores (II) Facultad de Ingeniería - Universidad de la República Curso 2016
Aspectos avanzados de arquitectura de computadoras Multiprocesadores (II) Facultad de Ingeniería - Universidad de la República Curso 2016 Distributed Shared Memory (1/3) Imagen tomada del libro Computer
Más detallesMemoria compartida distribuida
Memoria compartida distribuida Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento
Más detallesIntroducción a las Computadoras. Capítulo 3 Buses del Sistema
Introducción a las Computadoras Capítulo 3 Buses del Sistema Concepto de Programa Los sistemas de propósito específico no son flexibles El Hardware de propósito general puede realizar diferentes tareas,
Más detallesArquitectura de Computadores
Curso 2006/07 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. 5. Sistema de Entrada/Salida 6. Buses Informática Aplicada Arquitectura de Computadores 1 Características generales
Más detallesMemoria Cache. Departamento de Arquitectura de Computadores
Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesArquitectura de computadores I
Arquitectura de computadores I Perspectiva de alto nivel de los computadores Septiembre de 2017 Contenido Componentes del computador Funcionamiento del computador Estructuras de interconexión Interconexión
Más detallesSistema Cache. Técnicas Digitales III Ing. Gustavo Nudelman Universidad Tecnológica Nacional - Facultad Regional Buenos Aires
Sistema Cache Técnicas Digitales III Ing. Gustavo Nudelman 2012 RAM dinámica Almacena un bit como una capacidad espuria en un transistor La necesidad de conservar la carga y la lectura destructiva obliga
Más detallesArquitectura de Computadoras para Ingeniería
Arquitectura de Computadoras para Ingeniería (Cód. 7526) 1 Cuatrimestre 2016 Dra. DCIC - UNS 1 Multiprocesadores 2 Clasificación de Flynn Clasificación de 1966 En función del flujo de instrucciones y datos
Más detallesTema II. Unidad de memoria
Tema II Unidad de memoria 2 Unidad de memoria 2.1 Definiciones y conceptos básicos 2.1.1 Localización 2.1.2 Capacidad 2.1.3 Unidad de transferencia 2.1.4 Método de acceso 2.1.5 Tipos físicos 2.1.6 Características
Más detallesTEMA 10 INTRODUCCIÓN A LOS SISTEMAS OPERATIVOS DISTRIBUIDOS. Introducción Hardware Software Aspectos de diseño
TEMA 10 INTRODUCCIÓN A LOS SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño 1 Introducción Aparecen en los 80 Desarrollo de Microprocesadores LAN Sistemas Distribuidos:
Más detallesTEMA 9. SISTEMAS OPERATIVOS DISTRIBUIDOS
TEMA 9. SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño 1 Introducción Aparecen en los 80 Desarrollo de Microprocesadores LAN Sistemas Distribuidos: Gran nº de procesadores
Más detallesEJERCICIOS DEL TEMA 4
Computación de Altas Prestaciones 1 EJERCICIOS DEL TEMA 4 SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) 1. Se diseña un procesador con un único nivel de memoria caché con tasa de fallos del 6% y tamaño
Más detallescon memoria compartida con memoria privada (multicomputadores)
@ esadores vectoriales Objetivos 7HPD0XOWLSURFHVDRUHV $#% #( & #(') " *! #%' +,.-/0 1 2 3546 7 9! ) :#% $ ; ")9% #% %#%& )? #%' 9! '! #% $'! &! & #%') $ :>& '!! 1 2 esadores vectoriales Referencias
Más detallesARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR
ARQUITECTURA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR Historia Bloques funcionales Dimensionamiento Estructura CPU Concepto de programa Interrupciones Buses Entrada / Salida Ejemplo de arquitectura:
Más detallesOrganización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesMemoria Caché. Algorítmo de Mapeo Directo
Algorítmo de Mapeo Directo Antecedentes Uno de los principales problemas con la arquitectura de computadoras Von Neumann es que la memoria principal generalmente es considerablemente más lenta que el procesador;
Más detallesCon estas consideraciones, Flynn clasifica los sistemas en cuatro categorías:
Taxonomía de las arquitecturas 1 Introducción Introducción En este trabajo se explican en detalle las dos clasificaciones de computadores más conocidas en la actualidad. La primera clasificación, es la
Más detallesTaxonomía de las arquitecturas
Taxonomía de las arquitecturas 1 INTRODUCCIÓN 2 2 CLASIFICACIÓN DE FLYNN 3 2.1 SISD (SINGLE INSTRUCTION STREAM, SINGLE DATA STREAM) 3 2.2 SIMD (SINGLE INSTRUCTION STREAM, MULTIPLE DATA STREAM) 4 2.2.1
Más detallesIntroducción a memorias cache
Introducción a memorias cache Lección 6 Ing. Cristina Murillo Miranda Arquitectura de Sistemas Embebidos Programa de Maestría en Electrónica Énfasis en Sistemas Embebidos Escuela de Ingeniería en Electrónica
Más detalles1. Introducción 2. S.O. de Red. NFS 3. S.O. Distribuidos 4. Características de Diseño. Tema5: Sistemas Operativos Distribuidos
Tema 5: Sistemas Operativos Distribuidos 1. Introducción 2. S.O. de Red. NFS 3. S.O. Distribuidos 4. Características de Diseño 1 1. Introducción Sistema Informático Distribuido: Colección de S.I. autónomos
Más detallesESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR
ESTRUCTURA DE INTERCONEXIÓN DE UN COMPUTADOR 1 Arquitectura Von Neumann se fundamente en tres ideas: En la memoria del ordenador se almacenan indistintamente datos e instrucciones. Se puede acceder a la
Más detallesIndice 1. Introducción al procesamiento paralelo 2. Estructura de los multiprocesadores de memoria compartida
Tema 8: Multiprocesadores de memoria compartida y distribuida Indice 1. Introducción al procesamiento paralelo 2. Estructura de los multiprocesadores de memoria compartida 3. Medio de interconexión de
Más detallesPipeline de instrucciones
Pipeline de instrucciones Manejo de Interrupciones Tipos: - Síncronas - Asíncronas Asíncronas: No están asociadas a ninguna instrucción. Se atienden normalmente al final de la instrucción en ejecución.
Más detallesIntroducción a los multiprocesadores
Introducción a los multiprocesadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento
Más detallesMapa de memoria. memoria CACHÉ
Mapa de memoria memoria CACHÉ Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. Segmentación de la memoria Estructuración
Más detallesGRADO EN INGENIERÍA DE COMPUTADORES
GRADO EN INGENIERÍA DE COMPUTADORES Departamento Arquitecturas de Paralelas Automática Prof. Dr. José Antonio de Frutos Redondo Curso 2013-2014 Tema 4. Arquitecturas Paralelas Arquitecturas paralelas.
Más detallesEstructura general de una Computadora Arquitectura Estructura Von Neumann
BUSES Estructura general de una Computadora Arquitectura Estructura Von Neumann Unidad Básica en estructura computador. Cargar programas, ingreso datos, resultados, etc. Estructura de buses BUSES Es un
Más detallesTEMA II: ALMACENAMIENTO DE LA INFORMACIÓN
CUESTIONES A TRATAR: Existe un tipo único tipo de memoria en un determinado computador? Todas las memorias de un computador tienen la misma función?. Qué es la memoria interna de un computador? Por qué
Más detallesMPP. MIMD Computador Masivamente Paralelo
MPP MIMD Computador Masivamente Paralelo BLUE GENE/Q Introducción Se trata del tercer representante de una serie que comenzó con el Blue Gene/L y continuó con el Blue Gene/P. Son máquinas desarrolladas
Más detallesMULTIPROCESADORES TIPOS DE PARALELISMO
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
Más detallesARQUITECTURA DE LOS SUBSISTEMAS DE BUSES Y ENTRADA/SALIDA
U C V F A C C I E N C I A S Organización y Estructura del Computador II ARQUITECTURA DE LOS SUBSISTEMAS DE BUSES Y ENTRADA/SALIDA T e m a 2 G D O E C - II S e m e st r e I - 2012 AGENDA Subsistema de Buses
Más detallesMULTIPROCESADORES COHERENCIA DE CACHÉ
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
Más detallesPráctica 6 SMPCache: simulador de cachés para multiprocesadores simétricos. 1. Objetivos. 2. Desarrollo. 2.1 El simulador SMPCache
Práctica 6 SMPCaché: simulador de cachés para multiprocesadores simétricos 1 Práctica 6 SMPCache: simulador de cachés para multiprocesadores simétricos 1. Objetivos El objetivo de la presente práctica
Más detallesCaracterísticas de los Canales de E/S
Canales Los dispositivos son cada vez más sofisticados Ej: tarjetas gráficas 3D. Evolución: 1. La CPU controla directamente los periféricos. 2. Se agrega un módulo o controlador. 3. Idem 2 más llamado
Más detallesTema 6: Sistema de memoria
Tema 6: Sistema de memoria Introducción Jerarquía del sistema de memorias Memoria principal Memoria entrelazada Memoria cache Políticas de ubicación Políticas de extracción Políticas de reemplazo Políticas
Más detallesTrabajo Práctico Número 6
Página 1 de 6 Trabajo Práctico Número 6 Arquitectura de Computadoras 24/05/2014 Instrucciones Los problemas de ejercitación propuestos en el presente trabajo práctico pueden ser resueltos en forma individual
Más detallesComentarios sobre la bibliografía
Apéndice A Comentarios sobre la bibliografía [CSG99] [Hwa93] [DYN97] [HP96] La siguiente lista de libros es una lista priorizada atendiendo a la idoneidad de los contenidos para la asignatura de å, no
Más detallesPipeline de instrucciones
Pipeline de instrucciones Manejo de Interrupciones Tipos: - Síncronas - Asíncronas Asíncronas: No están asociadas a ninguna instrucción. Se atienden normalmente al final de la instrucción en ejecución.
Más detallesMemoria. Organización de memorias estáticas.
Memoria 1 Memoria Organización de memorias estáticas. 2 Memoria En memoria físicas con bus de datos sea bidireccional. 3 Memoria Decodificación en dos niveles. 4 Necesidad de cantidades ilimitadas de memoria
Más detallesArea Académica: Sistemas Computacionales. Tema: Elementos de diseño de memoria caché
Area Académica: Sistemas Computacionales Tema: Elementos de diseño de memoria caché Profesor: Raúl Hernández Palacios Periodo: 2011 Keywords: Memory, cache memory. Tema: Elementos de diseño de memoria
Más detallesIntroducción a la Computación. Capitulo 4 Memoria Cache
Introducción a la Computación Capitulo 4 Memoria Cache Características generales Ubicación Capacidad Unidad de transferencia Método de Acceso Prestaciones Dispositivo Físico Características Físicas Organización
Más detallesMEMORIA CACHÉ PRINCIPIOS BASICOS
MEMORIA CACHÉ PRINCIPIOS BASICOS El objetivo de la memoria cache es lograr que la velocidad de la memoria sea lo mas rapida posible, consiguiendo al mismo tiempo un tamaño grande al precio de memorias
Más detallesMultiprocesadores Coherencia de las cachés El problema de la coherencia de las cachés
Capítulo 5 Multiprocesadores Los multiprocesadores son sistemas MIMD basados en varios procesadores funcionando de forma paralela e independiente. La principal característica de los multiprocesadores es
Más detallesIntroducción. Universidad de Sonora Arquitectura de Computadoras 2
Memoria virtual Introducción Memoria virtual es un mecanismo que permite que la memoria principal parezca mas grande que su tamaño físico. Permite ejecutar programas mas grandes que la memoria física disponible.
Más detallesPROCESAMIENTO DISTRIBUIDO
Pág. 1 INTRODUCCIÓN PROCESAMIENTO DISTRIBUIDO Arquitectura de comunicaciones: Software básico de una red de computadoras Brinda soporte para aplicaciones distribuidas Permite diferentes Sistemas Operativos
Más detallesTEMA 3: MP DE MEMORIA COMPARTIDA (III)
Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas ARQUITECTURA DE COMPUTADORES II AUTORES: David Expósito Singh Florin Isaila Daniel Higuero Alonso-Mardones Javier García Blas Borja Bergua
Más detallesTema 7. Mejora del rendimiento: introducción a la segmentación y a las arquitecturas paralelas
Tema 7. Mejora del rendimiento: introducción a la segmentación y a las arquitecturas paralelas Arquitectura de Computadores Curso 2009-2010 Transparencia: 2 / 21 Índice Introducción Taxonomía de Flynn
Más detallesENTRADA-SALIDA. 2. Dispositivos de Carácter: Envía o recibe un flujo de caracteres No es direccionable, no tiene operación de búsqueda
Tipos de Dispositivos ENTRADA-SALIDA 1. Dispositivos de Bloque: Almacena información en bloques de tamaño fijo (512b hasta 32Kb) Se puede leer o escribir un bloque en forma independiente 2. Dispositivos
Más detallesIntroducción a la Computación. Capítulo 7 Entrada/Salida
Introducción a la Computación Capítulo 7 Entrada/Salida Problemas Entrada/Salida Existe una amplia variedad periféricos Se les entrega distintas cantidades de datos Funcionan a distintas velocidades Tienen
Más detallesREDES DE DATOS Modelo OSI. Angélica Flórez Abril, MSc.
REDES DE DATOS Modelo OSI Angélica Flórez Abril, MSc. Jerarquía de protocolos Organización en capas o niveles. El número de capas y sus funciones difieren de red a red. Cada capa ofrece servicios a las
Más detallesArquitectura de Computadoras. Clase 9 Procesamiento paralelo
Arquitectura de Computadoras Clase 9 Procesamiento paralelo Introducción al procesamiento paralelo Sea cual sea el nivel de prestaciones, la demanda de máquinas de mayor rendimiento seguirá existiendo.
Más detallesUNIDAD TEM ATICA 3: ACELERACI ON DEL ACCESO A MEMORIA.
UNIDAD TEMÁTICA 3: ACELERACIÓN DEL ACCESO A MEMORIA. 10. Evaluación de las prestaciones del subsistema de memoria. 11. Mejora de las prestaciones de las antememorias. 12. Mejora de las prestaciones de
Más detallesEjecución serial: las tareas/instrucciones de un programa son ejecutadas de manera secuencial, una a la vez.
Paralelismo Conceptos generales Ejecución serial: las tareas/instrucciones de un programa son ejecutadas de manera secuencial, una a la vez. Ejecución paralela: varias tareas/instrucciones de un programa
Más detallesMemoria virtual Ubicación de bloque en paginación
Ubicación de bloque en paginación Dónde puede ubicarse un bloque en memoria principal? Los sistemas operativos permiten que los bloques se coloquen en cualquier parte de la memoria principal (totalmente
Más detallesVelocidades Típicas de transferencia en Dispositivos I/O
Entradas Salidas Velocidades Típicas de transferencia en Dispositivos I/O Entradas/Salidas: Problemas Amplia variedad de periféricos Entrega de diferentes cantidades de datos Diferentes velocidades Variedad
Más detallesIntroducción. Universidad de Sonora Arquitectura de Computadoras 2
Memoria virtual Introducción Memoria virtual es un mecanismo que permite que la memoria principal parezca mas grande que su tamaño físico. Permite ejecutar programas mas grandes que la memoria física disponible.
Más detallesTema 7. Entrada / Salida
Tema 7 Entrada / Salida Problemática Entrada/Salida Elementos claves en un computador: Procesador, memoria y módulos de E/S Cada módulo de E/S se conecta al bus del sistema y controla a uno o a más periféricos
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras Clase 7 Memoria Sistema de Memoria Los programadores desean acceder a cantidades ilimitadas de memoria rápida!! Solución práctica: Jerarquía de memoria organizada en niveles
Más detallesSistema de memoria. Introducción
Sistema de memoria Introducción Memorias de acceso aleatorio: Apropiadas para la memorización a largo plazo de programas. Grandes y lentas. Organización: n: líneas de direcciones. m: tamaño de palabra.
Más detallesTrabajo Práctico Número 6 Arquitectura de Computadoras
Trabajo Práctico Número 6 Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom De qué trataba este TP? Memoria caché: Políticas de escritura: write-back, write-through Métricas de performance:
Más detallesTema II. Unidad de memoria
Tema II Unidad de memoria 2.1 Definiciones y conceptos básicos. 2.2 Jerarquía de memorias. 2.3 Memorias de semiconductor. 2.4 Memorias asociativas. 2.5 Memoria caché. 2.6 Discos magnéticos. 2.1 Definiciones
Más detallesMultiprocesadores de Memoria Compartida
Arquitectura (10/11) Multiprocesadores Memoria Compartida Características MMC Res Interconexión para MMC Programación MMC Tipos MMC 1 Arquitectura (10/11) Características MMC Prestaciones (MMC) = f (coste
Más detallesSistemas de memoria. Estructura de computadores 2
Sistemas de memoria Ubicación Memoria interna: memoria principal, registros de la CPU, memoria de la unidad de control de la CPU (control microprogramado) Memoria externa: dispositivos de almacenamiento
Más detallesTema 10. Sistemas Multiprocesadores Multiprocesadores Simétricos (SMP) SISTEMAS ELECTRÓNICOS PARA EL TRATAMIENTO DE LA INFORMACIÓN
Tema 10 Sistemas Multiprocesadores 10.1 Multiprocesadores Simétricos (SMP) A medida que aumenta la siempre creciente demanda de mayores prestaciones, y conforme el coste de los microprocesadores se reduce,
Más detallesARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses)
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) http:// www.atc.us.es Índice 1. Características bus PCI 2. Señales PCI 3. Transferencias PCI 4. Comandos
Más detallesSistemas de Archivos Implementación. Módulo 11. Departamento de Ciencias e Ingeniería de la Computación Universidad Nacional del Sur.
Sistemas de Archivos Implementación Módulo 11 Departamento de Ciencias e Ingeniería de la Computación Universidad Nacional del Sur Objetivos Describir los detalles locales de la implementación del sistema
Más detallesSistemas operativos: una visión aplicada. Capítulo 1 Conceptos arquitectónicos
Sistemas operativos: una visión aplicada Capítulo 1 Conceptos arquitectónicos Contenido Estructura del computador Ejecución de instrucciones Interrupciones Reloj del computador Jerarquía de memoria Entrada/Salida
Más detallesUnidad 9. Daniel Rojas UTN. Thursday, July 31, 14
Unidad 9 Daniel Rojas UTN Manejo de Memoria La memoria consiste en un punto central de los sistemas modernos de computadora. Consiste en arreglos de bytes, cada uno con su propia dirección. Ciclo de Instrucciones
Más detallesArquitectura de Computadoras. Anexo Clase 8 Buses del Sistema
Arquitectura de Computadoras Anexo Clase 8 Buses del Sistema Estructuras de interconexión Todas las unidades han de estar interconectadas. Existen distintos tipos de interconexiones para los distintos
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras Arquitecturas Von Neumann Harvard Otras (Multiprocesador, Sistemas distribuidos) Arquitectura de Computadores Corresponde a la estructura, organización, e interconexión de
Más detallesMemoria caché básica
Memoria caché básica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Más detallesCAPITULO 12: SISTEMAS DE FICHEROS DISTRIBUIDOS Un sistema bien diseñado permite el acceso a un servidor de ficheros (remoto) con eficiencia y
CAPITULO 12: SISTEMAS DE FICHEROS DISTRIBUIDOS Un sistema bien diseñado permite el acceso a un servidor de ficheros (remoto) con eficiencia y fiabilidad comparables a las del acceso a los ficheros locales
Más detallesGrandes de Bases de Datos. Alta disponibilidad Clústers
Grandes de Bases de Datos Alta disponibilidad Clústers Introducción Qué son? 2 o más equipos trabajando en conjunto para la obtención de un fin común No todos son iguales Clúster de balanceo de carga Clúster
Más detallesExamen de enero de 2012 Hoja: 1 / 5. En la parte de teoría solamente existe una opción válida en las preguntas de respuesta múltiple.
Examen de enero de 2012 Hoja: 1 / 5. / Gestión Normas: En la parte de teoría solamente existe una opción válida en las preguntas de respuesta múltiple. No se podrá emplear documentación adicional a la
Más detallesCapítulo 5. Multiprocesadores.
Capítulo 5. Multiprocesadores. Los multiprocesadores son sistemas MIMD basados en varios procesadores funcionando de forma paralela e independiente. La principal característica de los multiprocesadores
Más detallesARQUITECTURA DE LA MEMORIA EN LOS DSPs
ARQUITECTURA DE LA MEMORIA EN LOS DSPs Xt Xt-1 Xt-2 Xt-(n-2) Xt-(n-1)..... D D D Co X C1 X Cn-2 Cn-1 X X +... + + Yt UN PROCESO TÍPICO EN EL PROCESAMIENTO DIGITAL DE SEÑALES, COMO PUEDA SER EL FILTRADO
Más detallesPráctica 7 - Buses. Organización del Computador 1 1er. Cuatrimestre 2006
Práctica 7 - Buses Organización del Computador 1 1er. Cuatrimestre 2006 Sincronización y Control Ejercicio 1 En una fábrica se utiliza para alimentar una máquina un tubo de dos entradas y una salida. Las
Más detallesCAN-8124 CAN-8224 CAN-8424
CAN-8124 CAN-8224 CAN-8424 Descripción: DeviceNet es un protocolo de red basado en el bus CAN, utilizado principalmente en redes embebidas para control de maquinaria industrial como: equipo textil, impresoras,
Más detallesFUNDAMENTOS DE COMPUTADORES BUSES II
Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público
Más detallesPROCESADOR AMD OPTERON USO EN SERVIDORES MULTIPROCESADOR. David Oña Martínez
PROCESADOR AMD OPTERON USO EN SERVIDORES MULTIPROCESADOR David Oña Martínez ÍNDICE CARACTERÍSTICAS GENERALES ARQUITECTURA x86-64 MICROARQUITECTURA DEL NÚCLEO PIPELINE CACHES INSTRUCTION FETCH AND DECODE
Más detallesArquitectura de Computadoras 2011
Arquitectura de Computadoras Unidad 7: Entrada/Salida Arquitectura de Computadoras Aspectos claves La arquitectura de E/S es su interfaz con el exterior Se diseña de manera sistemática para controlar las
Más detallesSistemas operativos (Parte 4)
Sistemas operativos (Parte 4) M. en C. Mario Farias-Elinos Contenido Implementación de un sistema de archivos Ejemplos de sistemas de archivos Dispositivos de I/O Multiprocesamiento 1 Operaciones con archivos
Más detallesPrograma Educativo: Licenciatura en Sistemas PROGRAMA DE ESTUDIO
Programa Educativo: Licenciatura en Sistemas PROGRAMA DE ESTUDIO Computacionales Área de Formación : Sustantiva Profesional Horas teóricas: 4 Horas prácticas: 0 Total de Horas: 4 Arquitectura de computadoras
Más detallesGESTIÓN DE ARCHIVOS. Presentado por: Alba Arosemena Alma Vargas Hospicia Mendoza Roselvira Fernández Ahías Arosemena
GESTIÓN DE ARCHIVOS Presentado por: Alba Arosemena Alma Vargas Hospicia Mendoza Roselvira Fernández Ahías Arosemena INTRODUCCIÓN En la mayoría de las aplicaciones, el archivo es el elemento central. La
Más detalles9. Lenguaje ensamblador
9. Lenguaje ensamblador Lenguaje máquina: un programa o secuencia de instrucciones viene dado por una secuencia de códigos binarios. Lenguaje ensamblador: secuencia lógica de sentencias pertenecientes
Más detallesOrganización del Computador I. Memoria Cache. Autor: Alejandro Furfaro
Organización del Computador I Memoria Cache 1 Memorias: Evolución Pioneros: Maurcice Wilkes con la primer memoria de tanque de mercurio para la computadora EDSAC. 2 bytes: 1947. Visionarios. "640K debe
Más detallesGrandes de Bases de Datos. Alto desempeño Clústers
Grandes de Bases de Datos Alto desempeño Clústers Introducción Clústers 2 o más equipos trabajando en conjunto para la obtención de un fin común Clústers No todos son iguales Clúster de balanceo de carga
Más detallesTema III: Componentes de un Sistema Operativo
Tema III: Componentes de un Sistema Operativo Concepto de proceso Jerarquía de memoria: Concepto de memoria cache Memoria virtual Partición Sistema de ficheros Sistema de entrada/salida: Driver y controladora
Más detallesOrganización del Computador 1 Memoria Cache
Organización del Computador 1 Memoria Cache Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 2011 Memorias: Evolución Memoria cache Pioneros: Maurice Wilkes
Más detallesTema 5. El Sistema de Memoria
Tema 5. Arquitectura de Computadores Curso 2009-2010 Índice Transparencia: 2 / 38 Características del sistema de memoria Memoria principal y entrelazado de memoria Jerarquía del sistema de memorias Principios
Más detalles