PROCESADOR AMD OPTERON USO EN SERVIDORES MULTIPROCESADOR. David Oña Martínez
|
|
- María Mercedes Acosta Coronel
- hace 6 años
- Vistas:
Transcripción
1 PROCESADOR AMD OPTERON USO EN SERVIDORES MULTIPROCESADOR David Oña Martínez
2 ÍNDICE CARACTERÍSTICAS GENERALES ARQUITECTURA x86-64 MICROARQUITECTURA DEL NÚCLEO PIPELINE CACHES INSTRUCTION FETCH AND DECODE PREDICTOR DE SALTOS CÓMO SE INTEGRA TODO LO ANTERIOR? UNIDADES FUNCIONALES DE ENTEROS Y PUNTO FLOTANTE CÓMO SE INTEGRA ESTO ÚLTIMO? UNIDADES FUNCIONALES LOAD Y STORE CONTROLADOR DE MEMORIA E HYPERTRANSPORT FIABILIDAD CÓMO SE INTEGRA ESTO ÚLTIMO? MULTIPROCESAMIENTO ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR MULTIPROCESAMIENTO DE MÁS DE 8 VÍAS
3 CARACTERÍSTICAS GENERALES Microprocesador de 64 bit basado en la arquitectura x86. Procesador superescalar. Ejecución fuera de orden especulativa, con renombrado de registros y ROB. Dos niveles amplios de memoria cache on-chip (L1 y L2). Controlador de memoria double-datarate (DDR) on-chip. HyperTransport para multiprocesamiento.
4 ARQUITECTURA x86-64 POR QUÉ 64 BIT? Bases de datos Herramientas CAD Servidores de alto rendimiento Necesidad de direccionamiento de grandes cantidades de memoria tanto física como virtual. QUÉ OCURRE ENTONCES CON LA ARQUITECTURA x86-32? La tecnología x86-64: Funciona a máximo rendimiento con las aplicaciones y sistemas operativos de 32 bits existentes, al tiempo que ofrece una ruta de migración a 64 bits apta. Está diseñada para permitir la informática de 64 bits sin dejar de ser compatible con la amplia infraestructura de software x86. Permite una sola infraestructura en entornos de 32 y 64 bit.
5 ARQUITECTURA x86-64 COMPATIBILIDAD CON LA ARQUITECTURA x86 Direcciones virtuales de 64 bit. Direcciones físicas de 52 bit. Se extienden las instrucciones aritmético-lógicas de enteros a 64 bit. Se dobla el número de registros de propósito general (GPRs) y los registros de extensión SIMD (SSE) (de 8 a 16 en ambos casos). Se amplían los GPRs de 32 a 64 bit.
6 MICROARQUITECTURA DEL NÚCLEO
7 MICROARQUITECTURA DEL NÚCLEO Procesador de 3 vías: realiza el fetch y decode de 3 instrucciones por ciclo. Consta de 72 μops. Codifica instrucciones de tamaño variable en μops de longitud fija. Existen 2 tipos de μ-ops: Enteras. Punto flotante y multimedia. 11 μops por ciclo en las siguientes unidades de ejecución: 3 UFs de enteros. 3 UFs de generación de direcciones. 3 UFs de punto flotante y multimedia. 2 load/store a la cache de datos.
8 PIPELINE Completamente integrado desde la unidad de fetch a través de la memoria DRAM. La memoria DRAM funciona a la misma frecuencia que el núcleo.
9 PIPELINE Consta de: 12 etapas para operaciones de enteros. 17 etapas para operaciones en punto flotante. Suficientemente largo como para obtener buenos resultados a alta frecuencia. Suficientemente corto como para obtener buen IPC. 7 ciclos para las etapas de fetch y decode en los que la latencia viene salvaguardada por el predictor de saltos. En la operación de carga el acceso a memoriacache de datos L1 tiene lugar en la etapa 11 y en la siguiente etapa el dato se encuentra en el CDB.
10 PIPELINE Si se produce un fallo de cache L1 tiene lugar un acceso en paralelo a la cache L2 y a la cola de peticiones de sistema (system request queue). Si se da un acierto en L2 se cancela la petición de sistema. El controlador de memoria gestiona la petición de sistema en la memoria DRAM. Se adelantan los datos tanto de cache como de memoria DRAM mientras se actualiza L1 y se realiza la correción de código.
11 CACHES L1: Cache de datos e instrucciones (L1) separadas: Tamaño: 64 Kbytes. Asociativa por conjuntos. Indexadas linealmente. 8 vías. Marcos de bloque de 4 Kbytes. Longitud de palabra de 64 bytes. TLB asociativa: 32 entradas correspondientes a páginas de 4 Kbytes. 8 entradas correspondientes a páginas de 2 a 4 Mbytes.
12 CACHES L2: Tamaño: 1 Mbyte. Asociativa por conjuntos de 16 vías. Política de reemplazamiento pseudo-lru: 2 vías por sector. LRU asociada a cada sector Se utilizan la mitad de bits que para LRU obteniendo el mismo resultado. El protocolo MOESI (Modified, Owner, Exclusive, Shared, Invalid) garantiza coherencia en la cache. TLB asociativa por conjuntos de 4 vías con 512 entradas correspondientes a páginas de 4 Kbytes. Existe un filtro HW que impide la eliminación innecesaria de páginas de la TLB. Solamente se limpia la TLB cuando se producen modificaciones en la paginación de las estructuras de datos.
13 INSTRUCTION FETCH AND DECODE La unidad de fetch envía a la unidad scan/align 16 bytes de instrucción por ciclo (las instrucciones pueden variar de 1 a 15 bytes). La unidad scan/align escanea los bytes y marca los límites de cada instrucción. Las instrucciones se traducen en μops de longitud fija mediante: Fastpath decoders (decodificadores HW ). Microcódigo.
14 INSTRUCTION FETCH AND DECODE Fastpath decoders: Pueden traducir hasta 3 instrucciones por ciclo. La mayoría de las instrucciones que se decodifican en 1 ó 2 μops usan estos decodificadores. Opteron posee más recursos Fastpath que Athlon. Microcódigo: Sólo se traduce 1 instrucción por ciclo.
15 PREDICTOR DE SALTOS Predictor híbrido. El mecanismo de selección elige entre predicción estática y la tabla de historia global. La tabla de historia global posee dos contadores saturados de 2 bits. La pila de direcciones de retorno (RAS) almacena conjuntamente cada salto con su dirección de retorno. Cuando se lee una línea de la cache de datos se guarda la información de predicción de salto y los últimos bits en L2 (en el campo de código de corrección de errores de cache).
16 PREDICTOR DE SALTOS
17 CÓMO SE INTEGRA TODO LO ANTERIOR?
18 UNIDADES DE ENTEROS Y PUNTO FLOTANTE A la unidad de control de instrucciones llegan 3 μops por ciclo. La unidad de control de instrucciones posee un ROB de 72 entradas. En paralelo, las μops llegan a las estaciones de reserva de enteros y a la cola de operaciones en punto flotante. Se procede al issue de las μops y la ejecución de las mismas comienza cuando cuando los operandos se encuentran disponibles. μops de enteros: Camino de datos de 64 bits. La mayoría se realizan en 1 ciclo. El HW de multiplicación tarda: 3 ciclos para multiplicaciones de 32 bits. 5 ciclos para multiplicaciones de 64 bits.
19 UNIDADES DE ENTEROS Y PUNTO FLOTANTE μops en punto flotante: Camino de datos de extensión a 80 bit de precisión. UFs segmentadas con CPI = 1 para la mayoría de las operaciones. Operaciones simples y la mayoría de las MMX tardan 2 ciclos. Multiplicación MMX: 3 ciclos. Multiplicación y suma: 4 ciclos. División y raíz cuadrada con latencia variable dependiendo de la precisión (entre 16 y 35 ciclos).
20 CÓMO SE INTEGRA ESTO ÚLTIMO?
21 UNIDAD LOAD STORE 2 operaciones de load o store de 64 bits por ciclo (si el acceso se realiza a bloques distintos) La latencia del load es de 3 ciclos (puede requerir un ciclo extra si existe algún conflicto). Aunque la operación de load puede proporcionar valores fuera de orden, la operación de store sólo puede realizar el commit cuando se retira el valor del ROB.
22 CONTROLADOR DE MEMORIA On chip. CONTROLADOR DE MEMORIA E HYPERTRANSPORT Conexión bidireccional con memoria DDR a 333 MHz (ancho de banda de 128 bits). Memoria DDR compuesta de módulos de memoria PC2700 en línea (DIMMs). Pico de ancho de banda máximo del controlador de 5.3 Gbytes/s. 8 módulos DIMM de 2 Gbytes adicionales proporcionan un refuerzo de 16 Gbytes. No emplea la misma señal de reloj que el núcleo pero la frecuencia es idéntica. Un protocolo de coherencia de cache evita el retardo producido por el acceso en serie a las caches de los distintos procesadores permitiendo al acceso concurrente a caches y DRAM.
23 CONTROLADOR DE MEMORIA E HYPERTRANSPORT HYPERTRANSPORT 3 conexiones con un ancho de banda de 16 bits (3.2 Gbytes/s por dirección). Dos posibles configuraciones: Protocolo coherente (cht) para conectar procesadores. Protocolo incoherente (HT) para conectar E/S. Permite conexionado flexible, adaptable y configurable a todo tipo de topologías E/S. Es transparente a cualquier sistema operativo que emplea PCI.
24 FIABILIDAD CORRECIÓN DE ERRORES DE CÓDIGO (ECC)/SISTEMA DE BITS DE PARIDAD Memorias cache L1, L2 y sus respectivas TLBs y memoria DRAM: 8 bits de paridad para 64 bits de datos. Single Error Correction Double Error Detection (SECDED). Existen mecanismos HW que limpian errores ECC de 1 bit. Procesador: 16 bits de paridad para 128 bits de datos. Los errores del sistema ECC se envían a una arquitectura de comprobación que informa de los fallos con suficiente información para diagnosticar el error.
25 CÓMO SE INTEGRA ESTO ÚLTIMO?
26 MULTIPROCESAMIENTO Las tres conexiones HyperTransport on-chip permiten construir sistemas multiprocesador de 2, 4 y hasta 8 vías con amplio ancho de banda para flujos de datos de E/S. 2 vías 4 vías 8 vías
27 ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR CONDICIONES DEL ESTUDIO MEDIANTE MICROBENCHMARKS Se analizan 3 tipos de configuraciones: sistemas de 1, 2 y 4 procesadores. Se estudia la latencia y el ancho de banda. Cada conexión HyperTransport ofrece un ancho de banda de 6.4 Gbytes/s: 3 conexiones E/S (1P). 4 conexiones E/S (2P y 4P). Distancia media entre nodos: 1 hop (1P y 2P) hops (4P).
28 ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR CONDICIONES DEL ESTUDIO MEDIANTE MICROBENCHMARKS Se hace distinción entre dos tipos de acceso a memoria: Acceso exclusivo a memoria local de cada procesador (a) Acceso a memoria Xfire (Crossfire): Todos los procesadores acceden a datos de cada nodo mediante una interconexión total de los procesadores (comunicación all-to-all) (b)
29 ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR RESULTADOS DEL ANÁLISIS El ancho de banda de la lectura de memoria en 4P es de hasta: Gbytes/s en accesos a memoria local Gbytes/s en accesos a memoria a través de los nodos.
30 ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR RESULTADOS DEL ANÁLISIS La latencia media de lectura sin carga de datos de páginas de memoria a disposición de todos los procesadores es, como mucho, de: 50 ns (1P). 70 ns (2P). 110 ns (4P).
31 ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR RESULTADOS DEL ANÁLISIS El ancho de banda medio de tráfico uniforme entre nodos es de: 5.3 Gbytes/s (1P). 7 Gbytes/s (2P) Gbytes/s (4P).
32 ANÁLISIS DEL RENDIMIENTO DEL MULTIPROCESADOR Parámetro del sistema 1P 2P 4P Nº de DIMMs Memoria total usando DIMMS de 2 Gbytes (Gbytes) Nº de conexiones HyperTransport Bisection bandwidth (Gbytes/s) Diámetro (Nº de hops) Distancia media (Nº de hops) Ancho de banda de lectura de memoria local (Gbytes/s) Ancho de banda local por procesador (Gbytes/s) Ancho de banda de lectura de memoria Xfire (Gbytes/s) Ancho de banda Xfire (Gbytes/s)
33 MULTIPROCESAMIENTO DE MÁS DE 8 VÍAS El procesador Opteron se concibió como bloque integrante de servidores de buen resultado cuya ampliación resultase versátil. El servidor puede ampliarse a un número de vías superior a 8 mediante un dispositivo HyperTransport externo. Distancia media entre nodos: 2.7 hops. Distancia máxima entre nodos (diámetro de la red): 5 hops.
34 MULTIPROCESAMIENTO DE MÁS DE 8 VÍAS Los procesadores se agrupan en grupos de 4, cada uno con E/S y memoria local independientes. Los 4 procesadores comparten un par de caches remotas y filtros snoop (reducen el tráfico entre interruptores e incrementan el ancho de banda). Cada grupo de procesadores se conecta con el resto mediante dos interruptores coherentes (SW0 y SW1) y seis conexiones HyperTransport.
35 BIBLIOGRAFÍA Chetana N. Keltcher et al, The AMD Opteron Processor for Multiprocessor Servers, IEEE Micro, vol. 23, no 2, 2003, pp
36 FIN DE LA PRESENTACIÓN David Oña Martínez
Modulo III. Multiprocesadores
Arquitectura e Ingeniería a de Computadores Modulo III. Multiprocesadores Tema 8. Coherencia. Consistencia. Sincronización. Lección 12 L12. Tendencias actuales y ejemplos 2 Esquema Tendencias actuales
Más detallesElectrónica Digital II
Electrónica Digital II TIPOS DE MEMORIAS MEMORIA DDR MEMORIA DDR2 MEMORIA DDR3 COMPARACIÓN TIEMPOS DE ACCESO TIPOS DE LATENCIAS RAS CAS ACTIVIDAD PRECARGA TIPOS DE CONFIGURACIONES SINGLE CHANNEL DUAL CHANNEL
Más detallesFUNDAMENTOS DE COMPUTACION INVESTIGACION PROCESADORES DIANA CARRIÓN DEL VALLE DOCENTE: JOHANNA NAVARRO ESPINOSA TRIMESTRE II
FUNDAMENTOS DE COMPUTACION INVESTIGACION PROCESADORES DIANA CARRIÓN DEL VALLE DOCENTE: JOHANNA NAVARRO ESPINOSA TRIMESTRE II 2013 Características principales de la arquitectura del procesador AMD Phenom
Más detalles16bits: Tamaño total: 2 16 Tamaño página: 2 13 nº de páginas: 2 16 / 2 13 = 2 3 = 8 páginas Tamaño de tabla: 2 3 *2B = 16B por tabla
Calcule el espacio de memoria necesario de una tabla de página de un nivel para un espacio de direcciones de 16bits, 32bits, 48bits y 64bits. Asuma que cada entrada de página es del mismo tamaño que el
Más detallesOrganización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesPROCESADORES. Existen 3 tipos de procesadores: DE GALLETA, DE PINES Y DE CONTACTO. DE GALLETA: se utilizaban en las board en los años 80 y 90.
PROCESADORES TIPOS DE PROCESADORES. Existen 3 tipos de procesadores: DE GALLETA, DE PINES Y DE CONTACTO DE GALLETA: se utilizaban en las board en los años 80 y 90. DE PINES: reemplazaron los procesadores
Más detallesMEMORIA RAM. Clase 4
MEMORIA RAM Clase 4 RAM Tipo de memoria que utilizan las computadoras para almacenar los datos y programas a los que necesita tener un acceso rápido. Es volátil, es decir, que se borra cuando apagamos
Más detallesOrganización del Computador 1 Memoria Cache
Organización del Computador 1 Memoria Cache Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires 2011 Memorias: Evolución Memoria cache Pioneros: Maurice Wilkes
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detallesIntroducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones
Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detallesObjetivos. Objetivos. Arquitectura de Computadores. R.Mitnik
Objetivos Objetivos Arquitecturas von Neumann Otras Unidad Central de Procesamiento (CPU) Responsabilidades Requisitos Partes de una CPU ALU Control & Decode Registros Electrónica y buses 2 Índice Capítulo
Más detallesLa memoria del ordenador
La memoria del ordenador Alberto Molina Coballes David Sánchez López Fundamentos de Hardware Diciembre 2011 La memoria Desde el punto de vista informático, memoria es todo dispositivo que es capaz de:
Más detallesArquitectura de Computadoras. Anexo Clase 8 Buses del Sistema
Arquitectura de Computadoras Anexo Clase 8 Buses del Sistema Estructuras de interconexión Todas las unidades han de estar interconectadas. Existen distintos tipos de interconexiones para los distintos
Más detallesINEL 4206 Microprocesadores Texto: Barry B Brey, The Intel Microprocessors: 8va. Ed., Prentice Hall, 2009
Introducción al Curso Microprocesadores INEL 4206 Microprocesadores Texto: Barry B Brey, The Intel Microprocessors: Architecture, Programming and Interfacing. 8va. Ed., Prentice Hall, 2009 Prof. José Navarro
Más detalleso Nos vamos a centrar en la memoria del sistema, esta memoria es conocida como RAM (random-access memory, memoria de acceso aleatorio).
Conrado Perea o Nos vamos a centrar en la memoria del sistema, esta memoria es conocida como RAM (random-access memory, memoria de acceso aleatorio). o Es la memoria que instalamos en la placa base. o
Más detalles1.1 Introducción y definición de un microcontrolador 1.2 Estructura básica de un microcontrolador 1.3 Características de la Arquitectura
Índice 1.1 Introducción y definición de un microcontrolador 1.2 Estructura básica de un microcontrolador 1.3 Características de la Arquitectura 1.3.1 Arquitectura RISC 1.3.2 Arquitectura Harvard 1.3.3
Más detallesMapeo en el P 8086 de Intel
Mapeo en el P 8086 de Intel Ing. Silvia Domizi Ing. Diego Alegrecci Mapeo Microprocesador 8086 1 Introducción Mapeo Microprocesador 8086 2 Mapeo Mapear un dispositivo, es asignarle un intervalo definido
Más detallesEVOLUCION PROCESADORES AMD (ADVANCED MICRO DEVICES)
EVOLUCION PROCESADORES AMD (ADVANCED MICRO DEVICES) AMD AM286 Es la copia del intel 80286, creado con permiso de intel. Por petición de IBM como segunda fuente, tienen arquitectura interna de 16 bits,
Más detallesInstituto Tecnológico de Morelia
Instituto Tecnológico de Morelia Arquitectura de Computadoras Unidad 1a Programa 1 Modelo de arquitecturas de cómputo. 1.1 Modelos de arquitecturas de cómputo. 1.1.1 Clásicas. 1.1.2 Segmentadas. 1.1.3
Más detallesTEMA 1. Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 2.0
TEMA 1 Arquitecturas multiprocesador: MIMD de memoria compartida (multiprocesadores) V 2.0 José M. Cámara (checam@ubu.es) Multiprocesadores y multicomputadores Multiprocesadores: son sistemas formados
Más detallesArquitectura NetBurst: Pentium 4. José Ignacio Gómez Pérez
Arquitectura NetBurst: Pentium 4 José Ignacio Gómez Pérez 1. Introducción Tras varios años sin aportar nada nuevo al mundo de la micro-arquitectura, Intel da un gran paso hacia delante con la presentación
Más detallesDEFINICIÓN RAZONES PARA HACER UN MANTENIMIENTO AL PC
DEFINICIÓN El mantenimiento del computador es aquel que debemos realizar al computador cada cierto tiempo, bien sea para corregir fallas existentes o para prevenirlas. El periodo de mantenimiento depende
Más detalles2. UNION TEMPORAL SED INTERNACIONAL - HARDWARE ASESORIAS Y SOFTWARE. HP DX 5150 MINITORRE 1. DELL COLOMBIA INC.
3. EVALUACIÓN ESPECIFICACIONES TÉCNICAS 3.1. PC TIPO BASICO Marca, modelo, referencia Pentium IV 640 de 3.2 Ghz HT o superior TIPO BÁSICO Especificar, torre o minitorre o desktop con posibilidad de funcionar
Más detallesFamilia de procesadores Intel x86
Familia de procesadores Intel x86 Mario Medina C. mariomedina@udec.cl Intel 8086 y 8088 8086: 1978, 29K transistores 8 Registros de 16 bits Bus de datos de 16 bits Bus de dirección de 20 bits Multiplexado
Más detallesSISTEMAS OPERATIVOS Arquitectura de computadores
SISTEMAS OPERATIVOS Arquitectura de computadores Erwin Meza Vega emezav@unicauca.edu.co Esta presentación tiene por objetivo mostrar los conceptos generales de la arquitectura de los computadores, necesarios
Más detallesCPU MEMORIAS CACHE. Memorias caché. Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal.
MEMORIAS CACHE Memoria caché = memoria de tamaño pequeño y acceso rápido situada entre la CPU y la memoria principal. Tiempo ciclo memoria > tiempo de ciclo del procesador la CPU debe esperar a la memoria
Más detallesTema 5: Memorias. Espacio reservado para notas del alumno
Tema 5: Memorias S Definiciones S Parámetros característicos S Jerarquía de memoria S Dispositivos de almacenamiento S Clasificación S Fundamentos de las memorias S Memoria caché / Memoria virtual S Memoria
Más detallesEl Modelo. Aplicación. Presentación. Sesión. Transporte. Red. Enlace. Físico
El Modelo Es una arquitectura por niveles para el diseño de sistemas de red que permiten la comunicación entre todos los dispositivos de computadoras. Esta compuesto por siete niveles separados, pero relacionados,
Más detallesDpto. de Electrónica 2º GM - EMTT. Tema 6 La Memoria Principal (RAM)
Dpto. de Electrónica 2º GM - EMTT Tema 6 La Memoria Principal (RAM) La Memoria RAM. Es el sitio donde la CPU almacena los datos e instrucciones que se están utilizando en tiempo real. Todos los programas
Más detallesArea Académica: Sistemas Computacionales. Tema: Elementos de diseño de memoria caché
Area Académica: Sistemas Computacionales Tema: Elementos de diseño de memoria caché Profesor: Raúl Hernández Palacios Periodo: 2011 Keywords: Memory, cache memory. Tema: Elementos de diseño de memoria
Más detallesArquitectura de Computadores. Apellidos, Nombre:
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única opción
Más detallesINDICE 1. Operación del Computador 2. Sistemas Numéricos 3. Álgebra de Boole y Circuitos Lógicos
INDICE Prólogo XI 1. Operación del Computador 1 1.1. Calculadoras y Computadores 2 1.2. Computadores digitales electrónicos 5 1.3. Aplicación de los computadores a la solución de problemas 7 1.4. Aplicaciones
Más detallesTEMA II: ALMACENAMIENTO DE LA INFORMACIÓN
CUESTIONES A TRATAR: Existe un tipo único tipo de memoria en un determinado computador? Todas las memorias de un computador tienen la misma función?. Qué es la memoria interna de un computador? Por qué
Más detallesTema: Historia de los Microprocesadores
Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Historia de los Microprocesadores 1 Contenidos La década de los
Más detallesUnidad de Memoria. Almacenamiento de información Operaciones básicas. Propiedades de la Memoria. Escritura o almacenamiento. Lectura.
Unidad de Memoria Almacenamiento de información Operaciones básicas Escritura o almacenamiento Información Dirección Lectura Dirección Información 1K=1024 2 10 1M=1024K=2 20 1G=1024M=2 30 Propiedades de
Más detallesArquitecturas CISC y RISC
Arquitecturas CISC y RISC Diseño de Sistemas Digitales EL-3310 I SEMESTRE 2008 2. ARQUITECTURA DEL CONJUNTO DE INSTRUCCIONES 2.1 Elementos de la arquitectura Clasificación de la arquitectura Organización
Más detallesAUTOMATIZACION. Reconocer la arquitectura y características de un PLC Diferenciar los tipos de entradas y salidas MARCO TEORICO. Estructura Interna
AUTOMATIZACION GUIA DE TRABAJO 3 DOCENTE: VICTOR HUGO BERNAL UNIDAD No. 3 OBJETIVO GENERAL Realizar una introducción a los controladores lógicos programables OBJETIVOS ESPECIFICOS: Reconocer la arquitectura
Más detallesCONTENIDO. Capítulo 1. Capítulo 3. Capítulo 2. Contenido
CONTENIDO Sobre el autor 4 Prólogo 5 El libro de un vistazo 8 Introducción 14 Capítulo 1 INTRODUCCIÓN Estructura básica de la computadora 16 El microprocesador 16 La memoria 17 Los buses 18 Controladoras
Más detalles. Envia un paquete de datos con eco, que se envia a un dispositivo de red para que este emita una respuesta
1. Es un Servicio que Comprende la navegación en Internet a través de páginas en formato de hipertexto, de manera que con un clic del ratón nos transporta a otras páginas relacionadas. 1. Redes NT. La
Más detalles1. Objetivo y evolución de los procesadores ILP.
Arquitectura de Computadores Tema 3: Procesadores ILP Índice. Objetivo y evolución de los procesadores ILP. 2. Segmentación (Pipeline).. Concepto y medida de rendimiento. i 2. Pipeline de instrucciones..
Más detallesMicroprocesadores. Procesador IA-32 - Gestión de Memoria en 64 bits. Alejandro Furfaro
Microprocesadores Procesador IA-32 - Gestión de Memoria en 64 bits Alejandro Furfaro Mayo de 2012 Temario 1 Segmentación Generalidades Sub Modos IA-32e 2 Paginación Alejandro Furfaro () Procesador IA-32
Más detalles202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES
202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202
Más detallesMemorias RAM. Basilio B. Fraguela Rodríguez. Copyright Basilio B. Fraguela 2006
Memorias RAM Basilio B. Fraguela Rodríguez Evolución de la velocidad del procesador y la memoria 1000 Ley de Moore CPU µproc 60%/año 100 10 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 DRAM 1990
Más detallesSistemas de Interconexión entre Redes LAN
Los puentes Sistemas de Interconexión entre Redes LAN Generalidades Los puentes (bridges) operan en la capa de enlace de datos Sólo se usan las direcciones del nivel 2 de OSI En caso de redes IEEE 802.x,
Más detallesTEMA 1: Concepto de ordenador
TEMA 1: Concepto de ordenador 1.1 Introducción Los ordenadores necesitan para su funcionamiento programas. Sin un programa un ordenador es completamente inútil. Para escribir estos programas necesitamos
Más detallesITT-327-T Microprocesadores
ITT-327-T Microprocesadores Introducción al Microprocesador y al Microcomputador. al Microcomputador. Profesor Julio Ferreira. Sistema Microcomputador. Un Sistema Microcomputador tiene dos componentes
Más detallesMontaje y Reparación de Sistemas Microinformáticos
Montaje y Reparación de Sistemas s Es uno de los componentes más imprescindible del equipo informático. Al igual que el resto de tarjetas de expansión, la tarjeta gráfica se conecta al bus PCIe. Algunas
Más detalles1. Introducción a la Arquitectura de Computadoras
1. Introducción a la Arquitectura de Computadoras M. Farias-Elinos Contenido Definiciones Estructura de una computadora Evolución de las computadoras Generaciones de computadoras Evolución de la família
Más detallesMemoria Cache. Departamento de Arquitectura de Computadores
Memoria Cache Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características físicas
Más detallesEVOLUCIÓN DE LOS PROCESADORES
EVOLUCIÓN DE LOS PROCESADORES Lecturas recomendadas: * Tanembaum, A. Organización de computadoras. Cap. 1 * Stallings, W. Organización y arquitectura de computadores. Cap. 2 Arquitectura de una computadora
Más detallesTema 5 Diseño del Set de Instrucciones (ISA) Arquitectura de Computadoras
Tema 5 Diseño del Set de Instrucciones (ISA) Arquitectura de Computadoras http://www.herrera.unt.edu.ar/arqcom dcohen@herrera.unt.edu.ar Temario 1. Evolución histórica. 2. Repaso de conceptos importantes.
Más detallesAyudantía N 5 Redes De Datos CIT Profesor: Cristian Tala
Ayudantía N 5 Redes De Datos CIT2100-1 Profesor: Cristian Tala Ayudante: Gabriel Del Canto Hoy día veremos: - Ejercicios tipo solemne Solemne 1: Pregunta 1 El servicio de almacenamiento de variables y
Más detallesLA MEMORIA. Conrado Perea
LA MEMORIA Conrado Perea QUÉ ES LA MEMORIA? La memoria del sistema es el dispositivo del que dispone el PC para almacenar datos y programas en ejecución. Facilita el acceso de los datos con la mayor rapidez
Más detallesIntroducción a las redes de ordenadores y protocolos de comunicación. Ordenador que no depende de otro para su funcionamiento.
Introducción Evolución de la informática: Inicialmente un ordenador que ejecuta todos los trabajos. Actualmente un conjunto de ordenadores conectados entre sí. Ordenador autónomo: Ordenador que no depende
Más detallesTema: Microprocesadores
Universidad Nacional de Ingeniería Arquitectura de Maquinas I Unidad I: Introducción a los Microprocesadores y Microcontroladores. Tema: Microprocesadores Arq. de Computadora I Ing. Carlos Ortega H. 1
Más detallesTecnológico Nacional de México INSTITUTO TECNOLÓGICO DE SALINA CRUZ
Tecnológico Nacional de México INSTITUTO TECNOLÓGICO DE SALINA CRUZ UNIDAD 2: ENRUTAMIENTO ESTÁTICO Y DINÁMICO ACTIVIDAD: TRABAJO DE INVESTIGACIÓN 1 MATERIA: REDES DE COMPUTADORAS DOCENTE: SUSANA MÓNICA
Más detallesHerramientas Informáticas I Software: Sistemas Operativos
Herramientas Informáticas I Software: Sistemas Operativos Facultad de Ciencias Económicas y Jurídicas Universidad Nacional de La Pampa Sistemas Operativos. Es el software base que permite trabajar como
Más detallesDefinición de Memoria
Arquitectura de Ordenadores Representación de Datos en Memoria Abelardo Pardo abel@it.uc3m.es Universidad Carlos III de Madrid Departamento de Ingeniería Telemática Definición de Memoria DRM-1 La memoria
Más detalles4.2 Servicio de exploración de E/S
4.2 Servicio de exploración de E/S Acerca de esta sección En esta sección se presentan algunas funciones, características y opciones de configuración del servicio de exploración de E/S. Contenido de esta
Más detallesCapitulo 3: Introducción a los Protocolos de Enrutamiento Dinámico
Capitulo 3: Introducción a los Protocolos de Enrutamiento Dinámico 1. Cuáles son las afirmaciones que describen correctamente los conceptos de distancia administrativa y métrica? (Elija dos opciones).
Más detallesEstructura del Computador
Estructura del Computador 1 definiciones preliminares Estructura: es la forma en que los componentes están interrelacionados Función: la operación de cada componente individual como parte de la estructura.
Más detallesAxence nvision. Funcionalidades de Axence nvision
Axence nvision Es una solución avanzada que permite la visualización completa de casi cualquier aspecto de su red informática. Muestra su infraestructura de red en mapas gráficos, monitorea, y presenta
Más detallesPOWER PC. Indice ARQUITECTURA DE COMPUTADORES. Antonio del Amo Ruiz. 1. Introducción. 2. Tecnología RISC. 3. Arquitectura de la CPU Power PC
ARQUITECTURA DE COMPUTADORES POWER PC Antonio del Amo Ruiz 1. Introducción 2. Tecnología RISC Indice 3. Arquitectura de la CPU Power PC 4. Modelos del Power PC 5. Comparación entre Power PC, Pentium y
Más detallesPROTOCOLO IP. Vicente Sánchez Patón. I.E.S Gregorio Prieto. Tema 1 SRI
PROTOCOLO IP Tema 1 SRI Vicente Sánchez Patón I.E.S Gregorio Prieto Cada dispositivo de una red debe definirse en forma exclusiva. En la capa de red, es necesario identificar los paquetes de la transmisión
Más detalles0-31 : caracteres de control : carac. Comunes : especiales (flechas, símbolos) y particulares (ñ)
Hardware y Software (1/6) Lenguaje binario Los ordenadores sólo entienden 1 y 0. Lógica positiva: 0: no hay señal 1: hay señal Código ASCII American Standard Code for Information Interchange Carácter =
Más detallesThreads, SMP y Microkernels. Proceso
Threads, SMP y Microkernels Proceso Propiedad de los recursos a un proceso se le asigna un espacio de dirección virtual para guardar su imagen Calendarización/ejecución sigue una ruta de ejecución la cual
Más detallesAMM SOLUCIÓN INTEGRAL DE LECTURA DE CONTADORES. Tecnología Zigbee. Advanced Metering Management
AMM Advanced Metering Management SOLUCIÓN INTEGRAL DE LECTURA DE CONTADORES Tecnología Zigbee Sistema iflow SOLUCIÓN INTEGRAL DE LECTURA DE CONTADORES DESCRIPCIÓN DEL SISTEMA: El sistema iflow es un sistema
Más detallesHub, switch y Routers son nombres dados a dispositivos de hardware que posibilitan la conexión de computadores a redes.
DISPOSITIVOS DE INTERCONEXION DE REDES DE DATOS Hub, switch y Routers son nombres dados a dispositivos de hardware que posibilitan la conexión de computadores a redes. HUB SWITCH ROUTER No inteligente
Más detallesFUNCIONAMIENTO DEL ORDENADOR
FUNCIONAMIENTO DEL ORDENADOR COMPUTACIÓN E INFORMÁTICA Datos de entrada Dispositivos de Entrada ORDENADOR PROGRAMA Datos de salida Dispositivos de Salida LOS ORDENADORES FUNCIONAN CON PROGRAMAS Los ordenadores
Más detallesResolución de los Ejercicios de la Hoja 4
Resolución de los Ejercicios de la Hoja 4 José Miguel Montañana Aliaga. Fernando Castro Rodríguez. Francisco Tirado Fernández. Dpto. de Arquitectura de Computadores y Automática Facultad de Informática.
Más detallesArquitectura de los Ordenadores (Teoría) Final Junio 2008. Mañana Pág 1 APELLIDOS Y NOMBRE GRUPO Nº EXPEDIENTE
Arquitectura de los Ordenadores (Teoría) Final Junio 2008. Mañana Pág 1 1).- Dada la estructura de unidades funcionales (FD i : unidades de fetch y decodificación; EJ 1 y EJ 2 : unidades de ejecución de
Más detallesAspectos Básicos de Networking
Aspectos Básicos de Networking ASPECTOS BÁSICOS DE NETWORKING 1 Sesión No. 4 Nombre: Capa de transporte del modelo OSI Contextualización Existen diferencias en los servicios de protocolos? Los protocolos
Más detallesEJERCICIOS DEL TEMA 4
Computación de Altas Prestaciones 1 EJERCICIOS DEL TEMA 4 SISTEMAS MULTIPROCESADOR (MEMORIA COMPARTIDA) 1. Se diseña un procesador con un único nivel de memoria caché con tasa de fallos del 6% y tamaño
Más detallesEstructura de Computadores
Estructura de Computadores Tema 4. El procesador Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido Elementos de un
Más detallesInstituto Tecnológico Argentino Técnico en Hardware de PC Plan THP2A03B
Instituto Tecnológico Argentino Técnico en Hardware de PC Plan THP2A03B Reservados los Derechos de Propiedad Intelectual Tema: Procesadores AMD Archivo: CAP2A03BTHP0335.doc Clase Nº: 35 Versión: 1.1 Fecha:
Más detallesEl microprocesador. Alberto Molina Coballes David Sánchez López. Noviembre 2011. Fundamentos de Hardware
El microprocesador Alberto Molina Coballes David Sánchez López Fundamentos de Hardware Noviembre 2011 Índice 1. Concepto 2. Arquitectura Interna 3. Elementos de un Microprocesador 4. Arquitectura Externa.
Más detallesPlataformas paralelas
Plataformas paralelas Curso 2011-2012 Elementos de un computador paralelo Hardware: Múltiples procesadores Múltiples memorias Redes de interconexión Software: Sistemas Operativos paralelos Programas orientados
Más detallesTecnologías y Arquitecturas
Tecnologías y Arquitecturas Parte II Andrés Djordjalian Seminario de Sistemas Embebidos 19 de mayo de 2011 Facultad de Ingeniería de la UBA 06:13 1 de 22 Temas de esta Clase Medición
Más detallesOrganización de Procesadores
Organización de Procesadores Introducción Alejandro Furfaro Agosto de 2014 Alejandro Furfaro Organización de Procesadores Agosto de 2014 1 / 21 Temario 1 Tecnología de Integracion 2 Arquitectura de Computadores
Más detallesIdentifique los cinco componentes de un sistema de comunicación de datos.
0BTema 1: Introducción Problemas resueltos Problema 1 Identifique los cinco componentes de un sistema de comunicación de datos. Los cinco componentes de un sistema de comunicación de datos son el emisor,
Más detallesMemoria. M. en C. Erika Vilches. Parte 6
Memoria M. en C. Erika Vilches Parte 6 Lógica del Chip Como otros circuitos integrados, las memorias semiconductoras vienen en chips encapsulados. Cada chip contiene una matriz de celdas de memoria. Para
Más detallesEjercicios de Arquitectura de Computadoras
Ejercicios Arquitectura Computadoras José Garzía 9 En este tipo ejercicios bemos tener siempre presentes estas tres ecuaciones: MP ( en Memoria Principal ) Cantidad en la Memoria Principal por Cantidad
Más detallesArquitectura de Computadoras para Ingeniería
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Arquitectura de Computadoras para Ingeniería Ejercicios Trabajo Práctico N 7 Jerarquía de Memoria Primer Cuatrimestre de
Más detallesBus de Sistema del Procesador AMD Athlon TM
Bus de Sistema del Procesador AMD Athlon TM El primer bus de sistema de 200 MHz para plataformas de computación x86: ofreciendo ancho de banda de sistema sin precedentes y desempeño escalable ADVANCED
Más detallesTaller de Sistemas Operativos. Direccionamiento de Memoria 2012
Taller de Sistemas Operativos Direccionamiento de Memoria 2012 TSO Direccionamiento de Memoria - 2010 Agenda Arquitectura de memoria en x86 (IA-32). Direccionamiento en Linux. Arquitectura de memoria en
Más detallesMICROPROCESADORES. Conrado Perea
MICROPROCESADORES Conrado Perea Introducción Los orígenes más recientes de la industria microinformática se remontan a los años 40, cuando la Universidad de Stanford, con el objetivo de impulsar su desarrollo,
Más detallesSWITCHE. SILVIO RADA RODRÍGUEZ Ingeniero de Sistemas
SWITCHE SILVIO RADA RODRÍGUEZ Ingeniero de Sistemas DISPOSITIVOS DE INTERCONEXION DE REDES DE DATOS Hub, switch y Routers son nombres dados a dispositivos de hardware que posibilitan la conexión de computadores
Más detallesComputación II. Introducción a Visual Basic
Computación II Introducción a Visual Basic Introducción a Visual Basic Microsoft Visual Basic es un conjunto de herramientas que posibilitan el desarrollo de aplicaciones para Windows de una manera rápida
Más detallesDiseño arquitectónico 1ª edición (2002)
Unidades temáticas de Ingeniería del Software Diseño arquitectónico 1ª edición (2002) Facultad de Informática objetivo Los sistemas grandes se descomponen en subsistemas que suministran un conjunto relacionado
Más detallesResolución de Nombres de Dominio, creación de los mismos y Empresas proveedoras de servicios de internet.
Resolución de Nombres de Dominio, creación de los mismos y Empresas proveedoras de servicios de internet. En redes de datos, los dispositivos son rotulados con direcciones IP numéricas para que puedan
Más detallesTEMA 11 MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES
TEMA 11 MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES 1 CLASIFICACIÓN SEGÚN SU TECNOLOGÍA 2 PARAMETROS FUNDAMENTALES DE LAS MEMORIAS Modo de acceso: Aleatorio (RAM, Random Access Memory) Serie Alterabilidad
Más detallesTAREA 1 MANTENIMIENTO DE COMPUTADORES:
TAREA 1 Llevar a cabo para el tema de mantenimiento de computadores, Las diferentes clasificaciones de los procesadores que existen en la actualidad, tanto para las marcas INTEL Y AMD. MANTENIMIENTO DE
Más detallesIntroducción a los Sistemas Digitales. Tema 1
Introducción a los Sistemas Digitales Tema 1 Qué sabrás al final del tema? Diferencia entre analógico y digital Cómo se usan niveles de tensión para representar magnitudes digitales Parámetros de una señal
Más detallesNivel ISA. Revisión y resultados parcial 1
Nivel ISA Revisión y resultados parcial 1 Parcial 1 SOLUCIÓN Pregunta 1 Tomando en cuenta la secuencia de microinstrucciones (en lenguaje MAL) MAR=SP-1;rd MAR=SP H=MDR;wr MDR=TOS MAR=SP-1;wr TOS=H;goto
Más detallesESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES
Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Estructura de un computador: conceptos básicos Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa 1. Introducción 2. Elementos
Más detallesARQUITECTURA DE COMPUTADORAS
ARQUITECTURA DE COMPUTADORAS Información General Objetivos Al terminar el curso, el estudiante estará capacitado para: 1. Manejar medidas de performance que permitan comparar diversos sistemas de Computadora.
Más detallesPROFInet. Índice. Tecnologías de Control
PROFInet Tecnologías de Control Índice TEMA PROFInet Conceptos Básicos 1. Introducción 2. Fundamentos 3. Sistemas de Transmisión en Tiempo Real 4. Dispositivos Descentralizados de Campo 5. Control de Movimientos
Más detallesArquitectura Del Computador
Arquitectura Del Computador Unidad I Componentes básicos de una computadora Mg. Ramiro Banda Valdivia Marzo 2013 UNIVERSIDAD ALAS PERUANAS FACULTAD DE INGENIERÍAS Y ARQUITECTURA ESCUELA ACADÉMICO PROFESIONAL
Más detallesSENDING LINSN CARD 801 Y 802. alfalite. awww.alfalite.com TARJETA EMISORA DE VÍDEO. Dossier SENDING LINSN CARD 801 Y 802
Dossier SENDING LINSN CARD 801 Y 802 802 801 SENDING LINSN CARD 801 Y 802 TARJETA EMISORA DE VÍDEO a P.I. Industrial Doña Paca, C/ Zalema, 2 21720, Rociana del Condado (Huelva), spain SENDING CARD LINSN
Más detalles