Modulo III. Multiprocesadores

Transcripción

1 Arquitectura e Ingeniería a de Computadores Modulo III. Multiprocesadores Tema 8. Coherencia. Consistencia. Sincronización. Lección 12

2 L12. Tendencias actuales y ejemplos 2 Esquema Tendencias actuales Ejemplos: Snoopy Intel 870 Sun UltraPort Directorio SGI Numaflex Sun Fireplane Glueless/CMP/SMT AMD Opteron Intel Pentium D IBM Power 4/5

3 Tendencias actuales 3 Multiprocesadores glueless Idea: Aprovechar la mayor capacidad de integración, para incorporar dentro de los procesadores elementos (tradicionalmente) externos Objetivos: Reducir coste de sistema multiprocesador Reducir latencia Aumentar ancho de banda Mejorar escalabilidad Elementos integrados: Controlador de memoria El procesador se conecta directamente a la DRAM Controlador de comunicaciones/switch Los procesadores se pueden conectar directamente unos a otros

4 Tendencias actuales 4 Simultaneous MultiThreading (SMT) Idea: Aprovechar la mayor capacidad de integración, para convertir un procesador físico en S procesadores lógicos Objetivos: Utilización eficiente de los recursos compartidos Mejorar el rendimiento (con poco sobrecoste) Elementos: S copias del estado arquitectónico, S=2, 4, (8?) PC, Registros,, etc. Completamente compartido Caches, unidades funcionales y datapaths Compartido mediante umbrales, particiones, etc. Registros físicos, cola de instrucciones y ROB No hay problema de coherencia!

5 Tendencias actuales 5 Chip MultiProcessor (CMP) Idea: Aprovechar la mayor capacidad de integración, para replicar el procesador Objetivos: Mejorar rendimiento Reducir coste sistema Mejorar escalabilidad Elementos compartidos: Ninguno Memoria cache (L2/L3) Controlador de memoria / comunicaciones

6 Intel 870 chipset 6 MProcs basados en Intel Itanium e Intel Xeon Front side bus Scalable Node Controller (SNC) 4 Firmware hub DDR Processor Bus Mem Controller Local Remote Data Anchos Buffer de Banda por Proc Pico : 6.4 GB/s 2 SP0 SP1 Legacy I/O hub PCI-X Bridge I/O hub Scalable Node Controller (SNC) Local-access transaction tracker Remote-access transaction tracker Data buffer : bypass (prioridad Load )

7 Intel 870 chipset 7 SNC SNC SNC SNC Scalability Port Switch Scalability Port Switch I/O Hub Scalability Port Switch (SPS) Crossbar 6 puertos Snoop Filter: Estado de todas las líneas de cache

8 Intel E8870 chipset 8

9 Sun Ultra Port Architecture (E10K) 9 μp μp μp μp μp μp μp μp $ $ $ $ $ $ $ $ Board Interconnect Board Interconnect 16x16 Data Crossbar Memory Module Memory Module 4 Buses de Direcciones Para escalar Snoopy

10 SGI NUMAflex Architecture 10 C-Brick: Itanium2, memoria, SHUB ASICS Node 0 Node 1 Itanium2 Itanium2 Itanium2 Itanium2 NUMALink Mem SHUB SHUB Mem NUMAlink XIO + XIO + NUMAlink 4 Itanium2 Itanium2 Front-size Bus (Snoopy) SHUB: Coherencia (Directorio) IX-brick PX-brick R-brick R-brick IX-brick PX-brick R-Brick: Router Router 8 puertos: cross-bar

11 SGI NUMAflex Architecture 11

12 SGI NUMAflex Architecture 12 Caches: MESI Directorio: 7 Estados + Bits de Presencia Unowed: no hay copias Shared: 0 ó más copias solo lectura Exclusive: 1 única copia en estado E o M Busy: Request pendiente: Read, Read-Exclusive, Uncacbed-Read Poison State: utilizado para migración de páginas Read Request SHUB determina ID Home a partir de la dirección Acceso local especulativo (concurrente con la lectura del directorio) para reducir la latencia Shared or Unowed: Request-Reply Busy: negative acknowledge (NACK) Exclusive: reply forwarding

13 Sun Fireplane (15K ) 13 Address Crossbars Coherencia Snoopy Data Crossbar Coherencia Directorio CPU Mem I/O Address Responses

14 AMD Opteron 14 L2 Cache (1 MB) System Request Queue Bus Unit L1 Instruction Cache (64KB) L1 Data Cache (64KB) μops 16 instruction bytes fetched per cycle Fetch Fastpath Instruction Control Unit (72 entries) Int Decode & Rename Memoria (hasta 16 GB) Scan/Align DDR Memory Controller Xbar Branch Prediction Microcode Engine System Request Queue FP Decode & Rename Crossbar Memory Controller HyperTransport TM 44-entry Load/Store Queue Res Res Res HT HT HT AGU AGU AGU ALU ALU ALU MULT 9-way Out-Of-Order execution 36-entry FP scheduler FADD FMUL HyperTransport TM FMISC

15 Arquitectura Tradicional 15 Impacto en Latencia Es necesario pasar por el NorthBridge Server Processor Server Processor Competencia por el Ancho de Banda (I/O y acceso a memoria) DRAM DDR DDR North Bridge PCI-X Bridge PCI-X IDE, FDC, USB, Etc. South Bridge PCI Controlador Externo

16 AMD Opteron : Glueless Multiprocessing 16 DDR DDR AMD AMD Opteron Processor HyperTransport technology links Menor Latencia Menor Contención AMD-8131 PCI-X Bridge Multiprocesador Glueless E/S alto rendimiento PCI-X IDE, FDC, USB, Etc. AMD-8111 I/O I/O Hub PCI

17 AMD Opteron : Glueless Multiprocessing 17 DDR AMD Opteron cht [1] AMD Opteron DDR cht [1] cht [1] DDR AMD Opteron cht [1] AMD Opteron DDR PCI-X 133MHz 66MHz PCI-X AMD PCI-X AMD PCI-X HT [2] HT [4] PCI-X PCI-X 133MHz Gbit Enet SCSI Gbit Enet HT [3] AMD IDE AC97 ENET USB PCI-33 LPC VGA FLSH BMC SIO

18 AMD Opteron 18 Latencias: 1P System: <80ns 1-Hop in 8P System: <115ns 2-Hop in 8P System: <150ns 3-Hop in 8P System: <190ns Snoop Anchos de HyperTransport Banda (all-to-all) TM por filter Proc: Switch 1P : 5.3 GB/s 2P : 3.53 GB/s 4P : 2.8 GB/sHT HT SW0 SW1 Remote cache

19 AMD Dual-Core Opteron 19 CPU 0 Data CPU 1 Data CPU 0 Probes CPU 1 Probes CPU 0 Requests CPU 1 Requests CPU 0CPU 1 Int Int System Request Interface (SRI) Advanced Programmable Interrupt Controller (APIC) 64-bit Data 64-bit Command/Address 16-bit Data/Command/Address Crossbar (XBAR) Memory Controller (MCT) DRAM Controller (DCT) HyperTransport Link 0 HyperTransport Link 1 HyperTransport Link 2 RAS/CAS/Cntl

20 Intel Pentium D 20

21 IBM Power 4/5 21

22 IBM Power 5 16/64 SMP 22