Máscaras necesarias para la fabricación de un circuito integrado CMOS.

Transcripción

1 ANÁLISIS Y DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES A NIVEL FÍSICO Autores: Almudena Lindoso Marta Portela Enrique San Millán Mario García Luis Entrena Celia López índice Máscaras necesarias para la fabricación de un circuito integrado CMOS. Layout de una puerta NAND Layout de un inversor Reglas de diseño Ejemplos 2 1

2 CMOS Las máscaras se utilizan para seleccionar las partes del silicio dónde se quieren aplicar los distintos procesos de las fases de fabricación. La representación gráfica de las máscaras necesarias en la fabricación de un circuito es el layout del circuito. Un layout se compone de rectángulos que representan las máscaras necesarias agrupadas por capas con las mismas características físicas (Sustratos y pozos, regiones de difusión, polisilicio, interconexiones metálicas y contactos y vias) 3 4 2

3 Implantación de pozos N 5 Implantación de pozos P 6 3

4 Creación de la máscara para seleccionar las áreas activas y crecimiento de oxido grueso para aislar transistores 7 Formación de las puertas con polisilicio 8 4

5 Implantación de dopantes N+ 9 Implantación de dopantes P+ 10 5

6 Añadir aislante, dejando libre las zonas para realizar contactos 11 Metalización: primer nivel 12 6

7 Añadir aislante dejando libre las zonas para realizar las conexiones con otro nivel de metalización (vias) 13 Metalización: segundo nivel 14 7

8 CMOS: inversor 15 Reglas de diseño Establecen las reglas que permiten traducir el diseño del circuito a la geometría real correspondiente en Silicio. Un conjunto completo de reglas de diseño está compuesto por los siguientes elementos: Conjunto de capas Relaciones entre objetos situados en la misma capa Relaciones entre objetos situados en distintas capas Imponen al diseñador restricciones geométricas 16 8

9 Reglas de diseño Existen dos tipos: Escalables.- Expresadas en función de un parámetro (λ) Reglas adimensionales. 2λ es la anchura mínima. Depende de la dimensión mínima de la máscara que puede ser transferida con seguridad al silicio. Determinada por la resolución del proceso de litografía. Usadas en este curso (herramienta Microwind) Para tecnologías menores a 0.18µm el escalado no es lineal. Representan el peor caso => diseños sobredimensionados No escalables Son las usadas en la industria 17 Reglas de diseño Fichero.rul Pozo N Difusión r101 r102 r203 Dif. P+ r201 r202 Dif. P+ Pozo N Pozo N Pozo N r204 Dif. N+ r101 Tamaño mínimo de pozo r102 Distancia mínima entre pozos r201 Tamaño mínimo de difusión P r202 Distancia mínima entre difusiones P r203 Pozo N después de la difusión P como mínimo r204 Distancia mínima entre pozo N y difusión N 18 9

10 Reglas de diseño Fichero.rul Polisilicio r301 r306 r305 r304 Dif. P+ r302 Pozo N Dif. N+ r307 r301 Anchura mínima para polisilicio r302 Anchura mínima para polisilicio sobre difusión (puerta) r304 Distancia mínima entre dos polisilicios r305 Distancia mínima entre polisilico y otra difusión r306 Difusión después del polisilicio r307 Extensión del polisilico después de difusión 19 Reglas de diseño Fichero.rul Contactos Metal 1 r501 r402 r404 r502 r401 r403 Metal 1 Dif. N+ r405 Metal 1 Metal 1 r401 Anchura mínima de un contacto r402 Distancia mínima entre dos contactos r403 Metal extra después de un contacto r404 Polisilicio extra después de un contacto r405 Difusión extra después de un contacto r501 Anchura mínima de metal 1 r502 Distancia mínima entre dos metales

11 Reglas de diseño Fichero.rul Via Metal 2 via r602 r605 r701 r601 r603 Metal 2 r702 contacto Metal 2 Metal 2 r601 Anchura mínima de una via r602 Distancia mínima entre dos vias r603 Distancia mínima entre via y contacto r604 Metal 1 extra tras la via r605 Metal 2 extra tras la via r701 Anchura mínima de metal 2 r702 Distancia mínima entre dos metales 2 21 Ejemplos NAND de 2 entradas 22 11

12 Ejemplos NOR de 3 entradas 23 Ejemplos 24 12