CLASE 14 TALLER: ENTORNO DE DESARROLLO L EDIT

Transcripción

1 CLASE 14 TALLER: ENTORNO DE DESARROLLO L EDIT CDg 14 1

2 TRANSISTORES MOSFET: Un transistor MOSFET de enriquecimiento consta de 2 terminales (dreno y fuente) de un tipo de dopado, inmersas en un sustrato del tipo contrario. Sobre la separación entre las terminales, existe un aislante y sobre él un terminal conductor (puerta) el cual formará el canal de conducción al atraer electrones o huecos (según el tipo de canal). CDg 14 2

3 TRANSISTORES NMOS: Drain Drain Gate Bulk Gate Source Source Símbolo Circuital Símbolo Electrónico CDg 14 3

4 TRANSISTOR NMOS: Drain Source Gate Drain Gate p n+ n+ Bulk & Substrate Source Diagrama Físico Símbolo Digital CDg 14 4

5 ESTRUCTURA NMOS De abajo hacia arriba: Substrato (tipo p) Dreno y Fuente (tipo n+) Óxido de la Puerta (SiO2) Puerta (polisicio o poly ) Aislante (óxido CVD) Conexiones a las terminales (metal1) CDg 14 5

6 TRANSISTORES PMOS: Drain Drain Gate Bulk Gate Source Source Símbolo Circuital Símbolo Electrónico CDg 14 6

7 TRANSISTOR PMOS: Drain Source Gate Drain Gate p+ p+ n Well Bulk p Substrate Símbolo Digital Source Diagrama Físico CDg 14 7

8 ESTRUCTURA PMOS De abajo hacia arriba: Soporte (tipo p) Substrato n Well (tipo n) Dreno y Fuente (tipo p+) Óxido de la Puerta (SiO2) Puerta (polisicio o poly ) Aislante (óxido CVD) Conexiones a las terminales (metal1) CDg 14 8

9 RELACIÓN DE ASPECTO W/L: L W CDg 14 9

10 PARES COMPLEMENTARIOS: pfet G nfet CDg 14 10

11 SECUENCIA DE FABRICACIÓN CMOS: Inicio: Se parte de una oblea tipo p Crecimiento Epitaxial: Se hace crecer una delgada capa tipo p sobre la oblea. Esta capa será el sustrato de todo el integrado (pantalla de LEdit) CDg 14 11

12 SECUENCIA DE FABRICACIÓN CMOS: Formación de n Well: n Well CDg 14 12

13 SECUENCIA DE FABRICACIÓN CMOS: Definición de áreas activas: CDg 14 13

14 SECUENCIA DE FABRICACIÓN CMOS: Crecimiento del óxido de puerta: En LEdit no es necesario especificar las capas de óxido, ellas se deducen a partir de las otras capas. CDg 14 14

15 SECUENCIA DE FABRICACIÓN CMOS: Deposición del polisilicio: CDg 14 15

16 SECUENCIA DE FABRICACIÓN CMOS: Formación del pfet: CDg 14 16

17 SECUENCIA DE FABRICACIÓN CMOS: Formación del nfet: CDg 14 17

18 SECUENCIA DE FABRICACIÓN CMOS: Conexiones con Metal1: CDg 14 18

19 SECUENCIA DE FABRICACIÓN CMOS: Óxido LTO y definición de Vías: Todo el Metal1 se aisla con una capa de óxido. Cuando no puedan hacerse interconexiones con Metal1 o cuando se desee hacer las uniones a los Pads, deben dejarse puntos de unión con los conductores (Vías). CDg 14 19

20 SECUENCIA DE FABRICACIÓN CMOS: Deposición de Metal2: Metal2 se usa para interconectar elementos cuando no pueda hacerse con metal1. También es útil para las conexiones finales a los Pads. CDg 14 20

21 LATCH UP: Es una condición que puede ocurrir en los circuitos integrados CMOS donde: El circuito cesa de operar Hay un consumo excesivo de corriente de la fuente de poder, que puede causar sobrecalentamiento y falla del chip La única forma de sacar el circuito del bloqueo es reseteándolo por hardware CDg 14 21

22 LATCH UP: El origen del latch up es el orden de capas n y p que pueden inducir SCRs parásitos: GND VDD n+ n+ p+ p+ p+ Bulk & Substrate n Well Bulk p Substrate CDg 14 22

23 SOLUCIÓN AL LATCH UP: Usar anillos de guarda alrededor de los transistores: Los NMOS rodearlos de regiones p+ conectadas a tierra. En los PMOS, regiones n+ conectadas a VDD. Respetar todas las reglas de diseño. CDg 14 23

24 SOLUCIÓN AL LATCH UP: Proveer contactos a tierra desde el sustrato p y a VDD desde el sustrato n (los pozos n). Este método, además de evitar el latchup, eleva la inmunidad al ruido de los transistores, así que es el preferido. CDg 14 24

25 FABRICACIÓN CMOS ANTI LATCH UP: Definición de áreas activas: CDg 14 25

26 FABRICACIÓN CMOS ANTI LATCH UP: Deposición del polisilicio: CDg 14 26

27 FABRICACIÓN CMOS ANTI LATCH UP: Formación del pfet: CDg 14 27

28 FABRICACIÓN CMOS ANTI LATCH UP: Formación del nfet: CDg 14 28

29 FABRICACIÓN CMOS ANTI LATCH UP: Conexiones con Metal1: VDD GND CDg 14 29

30 < FIN DE LA CLASE 14 > CDg 14 30