PROCESADORES SUPERESCALARES
|
|
- María Cristina Ana María Gómez Pinto
- hace 5 años
- Vistas:
Transcripción
1 PROCESADORES SUPERESCALARES Distribución Organización de la ventana de instrucciones Operativa de una estación de reserva individual Lectura de los operandos Renombramiento de registros Ejemplo de procesamiento
2 RENOMBRAMIENTO DE REGISTROS. Rango de Vida El tiempo durante el que un dato almacenado en un registro es válido es el rango de vida del registro.(es decir, el tiempo entre dos escrituras consecutivas) Cada rango de vida conforma por sí mismo una dependencia verdadera RAW
3 RENOMBRAMIENTO DE REGISTROS Una unidad funcional de suma/resta (1 ciclo) y otra de multiplicación/división (2 ciclos) La ejecución fuera de orden hace que se ejecute i5 pero genera riesgo WAR con i4 y riesgo WAW con i3 (solapamiento de 2 rangos de vida). SOLUCIÓN Ejecución secuencial de las instrucciones y la escritura ordenada de los registros que hacen de operandos destino. (EN CONTRA DE SUPERESCALAR) Detener aquellas instrucciones dependientes hasta que la instrucción inicial haya acabado (obligada para dependencias RAW pero no para dependencias falsas dinámico de los registros de la arquitectura mediante hardware ) considerando solo dependencias RAW
4 RENOMBRAMIENTO DINÁMICO DE REGISTROS MEDIANTE HARDWARE Paso 1: Resolución de los riesgos WAW y WAR Se renombran de forma única los operandos destino de las instrucciones. (resuelve WAW y WAR) Paso 2: Mantenimiento de las dependencias RAW Se renombran todos los registros fuente que son objeto de una escritura previa utilizando el nombre usado en el paso 1. El dinámico se realiza en el fichero de registros de (RRF) (a diferencia del fichero de registros de la arquitectura (ARF)). EL RRF se puede organizar de tres formas Único fichero de registros formados por la suma del RRF y del ARF Estructura independiente pero accesible desde el ARF Parte del buffer de reordenamiento y accesible desde el ARF
5 ORGANIZACIÓN INDEPENDIENTE DEL RRF CON ACCESO INDEXADO El ARF (FICHERO DE REGISTROS DE LA ARQUITECTURA) tiene Datos: contiene el valor del registro Índice que indica la entrada del RRF que corresponde al último realizado (NUEVO!!) Ocupado que indica si el registro ha sido renombrado El RRF (FICHERO DE REGISTROS DE RENOMBRAMIENTO) tiene Datos: resultado de la instrucción que ha causado el Válido: Indica que todavía no se ha realizado la escritura en el RRF Ocupado: el registro sigue siendo utilizado por instrucciones pendientes de ejecución y no puede liberarse
6 ORGANIZACIÓN INDEPENDIENTE DEL RRF CON ACCESO INDEXADO Situaciones ante un por una instrucción de escritura Instrucción pendiente de escritura, datos no actualizados, pendiente de ejecución (Válido RRF=0) Instrucción finalizada. La información en el ARF no está actualizada (Ocupado RRF=1 y Válido =1) Instrucción terminada. La información del ARF está actualizada (Ocupado ARF=0)
7 ORGANIZACIÓN INDEPENDIENTE DEL RRF CON ACCESO ASOCIATIVO El acceso al RRF se hace de forma asociativa, sin índice, buscando el id del ARF que ha provocado el. En este ejemplo, las 3 primeras entradas del ARF tienen el mismo significado del ejemplo anterior La 4ª entrada del ARF tiene dos s en las entradas Rr3 y Rr4 del RRF. Rr4 es un más actual por tener Último=1
8 ORGANIZACIÓN DEL RRF COMO PARTE DEL BUFFER DE REORDENAMIENTO El buffer de reordenamiento hace de RRF. Incorpora un campo datos y otro válido. El campo Ocupado ya existe en el buffer Situaciones que se producen al efectuar la lectura de un operando El registro del ARF no está pendiente de ninguna escritura y no está renombrado Ocupado=0. Se lee directamente el Dato. El registro del ARF es destinatario de una escritura. Ha sido renombrado, bit Ocupado=1, índice tiene un índice al buffer. En el buffer puede ser que Válido=0 La instrucción está pendiente de finalizar. No tenemos el resultado de la misma Válido=1 El valor del registro del RRF se ha actualizado. La operación debe terminar, actualizando el valor del ARF. Cuando la operación termina Ocupado =0
9 Ejemplo de procesamiento de instrucciones con Planificación dinámica con lectura de operandos (VALORES + IDENTIFICADORES FUENTE Y DESTINO) y de registros mediante un RRF independiente con acceso indexado. de 4 instrucciones/ciclo a 2 estaciones de reserva individuales. 1 unidad funcional suma/resta (1 ciclo) y multiplicación/división (2 ciclos) Estación de reserva individual emite 1 instrucción /ciclo
10 Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos) Ejemplo de procesamiento
11 Ejemplo de procesamiento Rr Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
12 Ejemplo de procesamiento Rr Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
13 Ejemplo de procesamiento 0 0 Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
14 Ejemplo de procesamiento Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
15 Ejemplo de procesamiento Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
16 Ejemplo de procesamiento Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
17 Ejemplo de procesamiento Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
18 Ejemplo de procesamiento Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
19 Ejemplo de procesamiento Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos)
20 Estación de reserva individual suma/resta (1 ciclo) Estación de reserva individual mult/div (2 ciclos) Ejemplo de procesamiento
21 Estación de reserva individual suma/resta (1 ciclo) Ejemplo de procesamiento
22 Estación de reserva individual suma/resta (1 ciclo) Ejemplo de procesamiento Ciclo 6(inicio): Termina i2, se actualiza R2 y se libera Rr1 Termina i4, se actualiza R3 y se libera Rr3 I5 se encuentra en el 2º ciclo
23 Estación de reserva individual suma/resta (1 ciclo) Ejemplo de procesamiento
24 Estación de reserva individual suma/resta (1 ciclo) Ejemplo de procesamiento de instrucciones con Las instrucciones terminan fuera de orden (i3 termina antes que i1) Se cumplen todas las dependencias de datos pero ante una interrupción excepción no se podrían tratar correctamente.
CAPÍTULO 2 PROCESADORES SUPERESCALARES. TERMINACIÓN y RETIRADA
CAPÍTULO 2 PROCESADORES SUPERESCALARES TERMINACIÓN y RETIRADA TERMINACIÓN Las instrucciones finalizadas (han sido ejecutadas) quedan a la espera para la terminación ordenada de todas las instrucciones
Más detallesArquitectura de Computadoras. Clase 8 Procesadores superescalares
Arquitectura de Computadoras Clase 8 Procesadores superescalares Procesador Escalar Ejecución secuencial de instrucciones F: búsqueda D: decodificación F D ALU F D ALU F D ALU Instrucción 1 Instrucción
Más detallesCAPÍTULO 2 PROCESADORES SUPERESCALARES
CAPÍTULO 2 PROCESADORES SUPERESCALARES INTRODUCCIÓN Características de los procesadores superescalares Paralelismo Diversificación Dinamismo Arquitectura de un procesador superescalar genérico Características
Más detallesProcesadores superescalares. Introducción
Procesadores superescalares Introducción Introducción El término superescalar (superscalar) fue acuñado a fines de los 80s. Todas las CPUs modernas son superescalares. Es un desarrollo de la arquitectura
Más detallesProcesadores Superescalares
Departamento de Electrónica y Circuitos EC3731 Arquitectura del Computador II Prof. Osberth De Castro Prof. Juan C. Regidor Prof. Mónica Parada Segmentación de Cauce y Paralelismo Multiples unidades de
Más detallesTema 1: PROCESADORES SEGMENTADOS
Tema 1: PROCESADORES SEGMENTADOS 1.1. Procesadores RISC frente a procesadores CISC. 1.2. Clasificación de las arquitecturas paralelas. 1.3. Evaluación y mejora del rendimiento de un computador. 1.4. Características
Más detallesIntroducción a los procesadores ILP (Instruction-Level Parallel)
Introducción a los procesadores ILP (Instruction-Level Parallel) Herramientas básicas para conseguir paralelismo entre instrucciones: Encauzamiento (pipelining) Se usa en todo procesador ILP Utilizar varias
Más detallesSuperescalares. Scheduling dinámico: algoritmo de Tomasulo
Superescalares Scheduling dinámico: algoritmo de Tomasulo Introducción Scheduling dinámico significa que la CPU (el hardware) puede reordenar las instrucciones. La mayoría de las CPUs de escritorio son
Más detallesPROCESADORES SUPERESCALARES
PROCESADORES SUPERESCALARES . 2.1. Características de los procesadores superescalares. 2.2. Arquitectura de un procesador superescalar genérico. 2.3. Lectura de instrucciones. 2.4. Decodificación. 2.5.
Más detallesTEMA II PROCESADORES SUPERESCALARES. Fuente imágenes: Prof. Morillo
TEMA II PROCESADORES SUPERESCALARES Fuente imágenes: Prof. Morillo . 2.1. Características de los procesadores superescalares. 2.2. Arquitectura de un procesador superescalar genérico. 2.3. Lectura de instrucciones.
Más detallesSeminario 1: Procesadores paralelos
Seminario 1: Procesadores paralelos Índice Introducción Procesadores superescalares Procesadores VLIW Procesadores vectoriales Índice Introducción Procesadores superescalares Procesadores VLIW Procesadores
Más detalles6. PROCESADORES SUPERESCALARES Y VLIW
6. PROCESADORES SUPERESCALARES Y VLIW 1 PROCESADORES SUPERESCALARES Y VLIW 1. Introducción 2. El modelo VLIW 3. El cauce superescalar 4. Superescalar con algoritmo de Tomasulo 2 PROCESADORES SUPERESCALARES
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación
Más detallesPlanificación dinámica - Concepto
Planificación dinámica - Concepto Despacho y ejecución en orden: una limitación. Stall también detiene a operaciones independientes. DIVD F0,F2,F4 ADDD F10,F0,F8 SUBD F12,F8,F14 (1) (2) (3) No siempre
Más detallesArquitectura de Computadoras. Clase 4 Segmentación de Instrucciones
Arquitectura de Computadoras Clase 4 Segmentación de Instrucciones Segmentación de cauce: Conceptos básicos La segmentación de cauce (pipelining) es una forma particularmente efectiva de organizar el hardware
Más detallesAspectos avanzados de arquitectura de computadoras Pipeline II. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Pipeline II Facultad de Ingeniería - Universidad de la República Curso 2017 Excepciones (1/5) Tipos de excepciones: Externas, provocadas por hardware
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras (Cód. 5561) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Dana K. Urribarri AC 2016 1 Instruction-level parallelism Dana K. Urribarri AC 2016 2 Instruction-level parallelism
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesUnidad 4 - Procesamiento paralelo. Arquitectura de computadoras. D o c e n t e : E r n e s t o L e a l. E q u i p o : J e s s i c a F i e r r o
Unidad 4 - Procesamiento paralelo. D o c e n t e : E r n e s t o L e a l E q u i p o : J e s s i c a F i e r r o L u i s N a v e j a s Arquitectura de computadoras Introducción Cuestionario Conclusiones
Más detallesParalelismo al nivel de instrucciones
Paralelismo al nivel de instrucciones Arquitectura de Computadoras M. C. Felipe Santiago Espinosa Mayo de 2017 Qué es la segmentación o pipelining? O Técnica para la generación de paralelismo en microprocesadores.
Más detallesPlanificación Dinámica - 1. Arquitectura de Computadores
Hasta ahora hemos visto que los procesadores en pipeline ejecutan varias instrucciones simultáneamente pero manteniendo el mismo orden del programa, es decir, dadas dos instrucciones i y j de un programa
Más detallesDepartamento de Automática
Departamento de Automática Tema 3 Paralelismo a nivel de instrucción (I) Prof. Dr. José Antonio de Frutos Redondo Dr. Raúl Durán Díaz Curso 2010-2011 Tema 3. Paralelismo a Nivel de Instrucción I Planificación
Más detallesARQUITECTURA PIPELINE O DE ENSAMBLAJE
ARQUITECTURA PIPELINE O DE ENSAMBLAJE Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. Un procesador basado
Más detallesArquitectura de Computadores Problemas (hoja 2). Curso
Arquitectura de Computadores Problemas (hoja 2). Curso 2012-13 1. Sea la siguiente secuencia de código de instrucciones en punto flotante para un computador similar al DLX que aplica gestión dinámica de
Más detallesArquitectura de Computadoras Trabajo Práctico N 8 Pipeline de Instrucciones 1 Primer Cuatrimestre de 2016
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 8 Pipeline de Instrucciones 1 Primer Cuatrimestre de 2016 1. La
Más detallesMultiplicación de matrices con DLX
Multiplicación de matrices con DLX Universidad de Salamanca Depto. Informática y Automática Arquitectura e Ingeniería de computadores Trabajo presentado por: Sergio Garrido Chamorro Santiago González Pérez
Más detallesFacultad de Ingeniería Industrial y de Sistemas v1.1 MA781U CONCEPTOS INICIALES CASOS DE USO
CONCEPTOS INICIALES CASOS DE USO Preparado por: Angel Chata Tintaya (angelchata@hotmail.com) Resumen Se presenta el analisis funcional basico del sistema operativo desarrollado en RationalRose. I. PAQUETES
Más detallesGRADO EN INGENIERÍA DE COMPUTADORES
GRADO EN INGENIERÍA DE COMPUTADORES Computadores VLIW Departamento Computadores superescalares de Automática Prof. Dr. José Antonio de Frutos Redondo Curso 2013-2014 Computadores VLIW y superescalares
Más detallesSuperescalares y VLIW - 1. Arquitectura de Computadores
Las técnicas que hemos visto en los capítulos anteriores las hemos utilizado para eliminar los distintos tipos de riesgos y conseguir la deseada tasa de ejecución de una instrucción por ciclo. No obstante,
Más detallesPlanta Primera. Vivenda. 63,70m² 73,99m² 6,27m²
1 10º 2º 3º Primera 63,70m² 73,99m² 6,27m² 92,94m² Primera 10º 60,47m² 70,39m² 9,19m² 87,65m² Primera 1 66,80m² 78,63m² 8,06m² 95,72m² Primera 2º 51,36m² 60,38m² 7,10m² 78,14m² Primera 3º 51,36m² 60,20m²
Más detalles3. SEGMENTACIÓN DEL CAUCE
3. SEGMENTACIÓN DEL CAUCE 1 SEGMENTACIÓN DEL CAUCE 1. Conceptos básicos 2. Etapas del MIPS64 3. Riesgos 4. Operaciones muticiclo 2 SEGMENTACIÓN DEL CAUCE 1. Conceptos básicos 3 Conceptos básicos Ciclo
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2009 Organización general Superescalar Varios pipelines 2 ops. Enteras, 2 de
Más detallesWINDLX. Álvarez Yanes, Rubén Darias Camacho, Yeray Monzón Hernández, Juan Ramón
WINDLX Álvarez Yanes, Rubén (alu2204@etsii.ull.es) Darias Camacho, Yeray (alu2364@etsii.ull.es) Monzón Hernández, Juan Ramón (alu2298@etsii.ull.es) Índice. 1. Interfaz de usuario.... 3 1.1. Componentes
Más detallesTEMA I PROCESADORES SEGMENTADOS. UNED Manuel Fernandez Barcell
TEMA I PROCESADORES SEGMENTADOS UNED Manuel Fernandez Barcell Http://www.mfbarcell.es Capítulo 1. Procesadores segmentados 1.1. Guión-esquema 1.2. Introducción 1.3. Procesadores RISC frente a procesadores
Más detallesArquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010 1. La
Más detallesARQUITECTURA DE COMPUTADORAS
2-12-2012 INSTITUTO TECNOLÓGICO DE CHIHUAHUA II ARQUITECTURA DE COMPUTADORAS Cuestionario Unidad 4 Claudia Cristina Enríquez Zamarrón 10 55 05 10 Laura Michell Montes Blanco 10 55 05 02 INTRODUCCIÓN: En
Más detallesArquitectura de Computadores Problemas (hoja 4). Curso
Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo
Más detallesMicro arquitectura. Técnicas Digitales III Ing. Gustavo Nudelman Universidad Tecnológica Nacional - Facultad Regional Buenos Aires
Micro arquitectura Técnicas Digitales III Ing. Gustavo Nudelman 2012 Evolución Ley de Moore Fundamentos CISC (Complex Instruction set Computer) instrucciones mas complejas y focalizadas RISC (Reduced Instruction
Más detallesENTRADA-SALIDA. 2. Dispositivos de Carácter: Envía o recibe un flujo de caracteres No es direccionable, no tiene operación de búsqueda
Tipos de Dispositivos ENTRADA-SALIDA 1. Dispositivos de Bloque: Almacena información en bloques de tamaño fijo (512b hasta 32Kb) Se puede leer o escribir un bloque en forma independiente 2. Dispositivos
Más detallesTEMA 3 PROCESADORES VLIW (Very Long Instruction Word)
TEMA 3 PROCESADORES VLIW (Very Long Instruction Word) Esta arquitectura de CPU implementa una forma de paralelismo a nivel de instrucción. Es similar a las arquitecturas superescalares, ambas usan varias
Más detallesTEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION
SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,
Más detallesSistema Operativo. Repaso de Estructura de Computadores. Componentes Hardware. Elementos Básicos
Sistema Operativo Repaso de Estructura de Computadores Capítulo 1 Explota los recursos hardware de uno o más procesadores Proporciona un conjunto de servicios a los usuarios del sistema Gestiona la memoria
Más detallesParalelismo en monoprocesadores. Introducción
Paralelismo en monoprocesadores Introducción Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura Computadoras y técnicas Digitales Carrera: Ingeniería Sistemas Ciclo: 4º año 1 Técnicas para mejorar el
Más detallesMemoria Virtual. Memoria Virtual
Memoria Virtual DISEÑO DE SISTEMAS DIGITALES EL-3310 I SEMESTRE 2008 Memoria Virtual Define la relación entre memoria principal y memoria secundaria Permite crear la ilusión de una memoria principal de
Más detallesPartes de una computadora. Conceptos Generales. Elementos de Computación (CU) Computación (TIG) El Hardware de una computadora
Elementos de Computación (CU) Computación (TIG) Unidad 3 Organización Básica de la Computadora Conceptos Generales Sistema Digital: Es un sistema en el cual la información se representa por medio de variables
Más detallesAspectos avanzados de arquitectura de computadoras Pipeline. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Pipeline Facultad de Ingeniería - Universidad de la República Curso 2017 Objetivo Mejorar el rendimiento Incrementar frecuencia de reloj? Ancho de los
Más detallesTema 4 (II) El procesador
Tema 4 (II) El procesador Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Técnicas de control 1. Lógica cableada 2. Lógica almacenada
Más detallesMemoria Virtual. Ing. Jorge Castro-Godínez
Memoria Virtual Lección 7 Ing. Jorge Castro-Godínez MT7003 Microprocesadores y Microcontroladores Área de Ingeniería Mecatrónica Instituto Tecnológico de Costa Rica I Semestre 2014 Jorge Castro-Godínez
Más detallesSegmentación del ciclo de instrucción
Segmentación del ciclo de instrucción William Stallings, Organización y Arquitectura de Computadores, Capítulo 11: Estructura y función de la CPU. John Hennessy David Patterson, Arquitectura de Computadores
Más detallesApellidos Nombre Grupo. Arquitectura e Ingeniería de Computadores. Examen Final (Teoría parte primer cuatrimestre). 18/06/2012
Apellidos Nombre Grupo Arquitectura e Ingeniería de Computadores. Examen Final (Teoría parte primer cuatrimestre). 18/06/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detalles1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013
E. U. de Informática U. P. M. Departamento de Informática Aplicada 1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013 EJERCICIO 1 Contesta a las siguientes cuestiones (poner una X
Más detallesNombre: Carnet: Examen Parcial 1 (35 Puntos)
Universidad simón Bolívar Departamento de Electrónica y Circuitos / Sección de Sistemas Digitales EC7 Arquitectura del Computador II Trimestre Abril Julio de 008 0/0/008 Nombre: Carnet: Examen Parcial
Más detallesArquitectura de Computadores I. Sistema de memoria 3 (Solución): Segmentación + Bancos
Universidad del País Vasco Facultad de Informática Departamento de Arquitectura y Tecnología de Computadores Arquitectura de Computadores I Sistema de memoria 3 (Solución): Segmentación + Bancos En un
Más detallesIntroducción. Universidad de Sonora Arquitectura de Computadoras 2
Memoria virtual Introducción Memoria virtual es un mecanismo que permite que la memoria principal parezca mas grande que su tamaño físico. Permite ejecutar programas mas grandes que la memoria física disponible.
Más detallesUNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION INGENIERIA EN COMPUTACION ARQUITECTURA DE MAQUINAS III. SIMULADOR DLX (jbz)
UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION INGENIERIA EN COMPUTACION ARQUITECTURA DE MAQUINAS III SIMULADOR DLX (jbz) Integrantes: Denis José Torres Guadamuz 2001 10500
Más detallesArquitectura y Tecnología de Computadores. Curso 07/08
Arquitectura y Tecnología de Computadores. Curso 07/08 Arquitecturas Paralelas. Practica V RIESGOS EN PROCESADORES SEGMENTADOS (II) Ejecución real sobre el MIPS R3000 1. Objetivo: Evaluar la incidencia
Más detallesArquitectura de Computadores
Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistemas de Entrada/Salida 6. Segmentación (Pipeline) MIPS 64 7. Memoria Caché 8. Arquitecturas RISC Arquitectura
Más detallesTécnicas hardware para extraer más paralelismo de instrucciones
Técnicas hardware para extraer más paralelismo de instrucciones El paralelismo extraído por el compilador está limitado por las bifurcaciones que no son fácilmente predecibles Diversas técnicas ayudan
Más detallesAspectos avanzados de arquitectura de computadoras Superescalares I. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Superescalares I Facultad de Ingeniería - Universidad de la República Curso 2017 Instruction Level Parallelism Propiedad de un programa. Indica qué tanto
Más detallesArquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012
Apellidos Nombre Grupo: Arquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las afirmaciones puede ser cierta
Más detallesTutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción
Tutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción ESTRUCTURA DE COMPUTADORES Grupo de Arquitectura de Computadores (GAC) Dyer Rolán García (GAC) Paralelismo a nivel de instrucción
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesUnidad V: Sistemas de archivos 5.1 Concepto
Unidad V: Sistemas de archivos 5.1 Concepto Son los algoritmos y estructuras lógicas utilizadas para poder acceder a la información que tenemos en el disco. Cada uno de los sistemas operativos crea estas
Más detallesLABORATORIO DE COMPUTADORAS
U.N.J.U. F.I. INGENIERÍA INFORMÁTICA LABORATORIO DE COMPUTADORAS ARQUITECTURA BÁSICA DE LAS COMPUTADORAS TEMA: ARQUITECTURA Y MICROPROGRAMACIÓN Conceptos Básicos Computadora Digital: implica que la información
Más detallesProcesadores VLIW y Procesadores vectoriales
3. PROCESADORES VLIW Y PROCESADORES VECTORIALES... 2 3.2. Introducción... 2 3.3. El concepto arquitectónico VLIW... 2 3.4. Arquitectura de un procesador VLIW genérico... 2 3.5. Planificación estática o
Más detallesDefinición de prestaciones
Definición de prestaciones En términos de velocidad. Diferentes puntos de vista: Tiempo de ejecución. Productividad (throughput) Medidas utilizadas En función de la duración del ciclo de reloj y del número
Más detallesFacilitar a los usuarios la posibilidad de estructurar los archivos de la manera más adecuada.
Introducción: Es la parte del SO encargada de administrar el almacenamiento secundario Las funciones básicas que debe realizar un sistema de gestión de archivos son: Crear un archivo, mediante la definición
Más detallesMemoria caché básica
Memoria caché básica Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo ARCOS Departamento de Informática
Más detallesIntroducción. Universidad de Sonora Arquitectura de Computadoras 2
Memoria virtual Introducción Memoria virtual es un mecanismo que permite que la memoria principal parezca mas grande que su tamaño físico. Permite ejecutar programas mas grandes que la memoria física disponible.
Más detallesCuestionario Unidad 4: Procesamiento paralelo 2012
SEP SNEST DGEST INSTITUTO TECNOLÓGICO DE CHIHUAHUA II INGENIERÍA EN SISTEMAS COMPUTACIONALES ARQUITECTURA DE COMPUTADORAS Ing. Ernesto Leal Procesamiento paralelo ELABORADO POR: Miguel Angel Chávez Reza
Más detallesArquitectura e Ingeniería de Computadores Problemas (hoja 3). Curso
Arquitectura e Ingeniería de Computadores Problemas (hoja 3). Curso 2006-07 1. Sea la siguiente secuencia de código de instrucciones en punto flotante para un computador similar al DLX que aplica gestión
Más detallesSegmentación del ciclo de instrucción
Segmentación del ciclo de instrucción v.2012 William Stallings, Organización y Arquitectura de Computadores, Capítulo 11: Estructura y función de la CPU. John Hennessy David Patterson, Arquitectura de
Más detallesUnidad 9. Daniel Rojas UTN. Thursday, July 31, 14
Unidad 9 Daniel Rojas UTN Manejo de Memoria La memoria consiste en un punto central de los sistemas modernos de computadora. Consiste en arreglos de bytes, cada uno con su propia dirección. Ciclo de Instrucciones
Más detallesUniversidad de Sonora Arquitectura de Computadoras 2
Memoria Cachés Introducción Caché es el nivel de memoria situada entre el procesador y la memoria principal. Se comenzaron a usar a fines de los años 60s. Hoy en día, todas la computadoras incluyen cachés.
Más detallesSISTEMA DE FICHEROS EN UNIX
SISTEMA DE FICHEROS EN UNIX SISTEMA DE FICHEROS EN UNIX CONTENIDOS: - El subsistema de ficheros en la arquitectura general de Unix. - El buffer caché. - Estructura del buffer caché. - Funcionamiento del
Más detallesDra. Jessica Andrea Carballido
Dra. Jessica Andrea Carballido jac@cs.uns.edu.ar La Procesamiento Computadora de Secuencias Una computadora es un dispositivo electrónico que integra componentes físicos y lógicos. El hardware de una computadora
Más detallesMemoria. Organización de memorias estáticas.
Memoria 1 Memoria Organización de memorias estáticas. 2 Memoria En memoria físicas con bus de datos sea bidireccional. 3 Memoria Decodificación en dos niveles. 4 Necesidad de cantidades ilimitadas de memoria
Más detallesSistemas Operativos. Procesos
Sistemas Operativos Procesos Agenda Proceso. Definición de proceso. Contador de programa. Memoria de los procesos. Estados de los procesos. Transiciones entre los estados. Bloque descriptor de proceso
Más detallesT E M A 7. Interrupciones
T E M A 7 Interrupciones 7-1 Interrupciones INDICE 7.- Introducción al Tema 7-2 7.1 Interrupciones 7-2 7.1.1 Tipos de Interrupciones 7-2 a).- Interrupciones de Programa 7-2 b).- Interrupciones de Llamada
Más detallesLógica cableada: Lógica programada:
1-1 Lógica cableada: Circuitos vistos en Diseño Lógico (Combinatoria, Modo reloj, RTL, ) Función fija determinada en el momento del diseño por las conexiones físicas entre los componentes del circuito
Más detallesSegmentación del ciclo de instrucción v.2016
Segmentación del ciclo de instrucción v.2016 John Hennessy & David Patterson, Arquitectura de Computadores Un enfoque cuantitativo, 4ª edición Apéndice A (Capítulos 5 y 6 de la 1ª edición) Segmentación
Más detallesEl procesador. Datapath y control
El procesador Datapath y control Introducción En esta parte del curso contiene: Las principales técnicas usadas en el diseño de un procesador. La construcción del datapath y del control. Estudiaremos la
Más detallesCICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Más detalles6. Enumere tres ventajas de los ULT frente a los KLT.
1 Tarea 3 Hilos 1. Cuales bloques de control de proceso deberían pertenecer a un bloque de control de hilo y cuáles a un bloque de control de proceso en un sistema multihilo? Para modelos monohilo deben
Más detallesTEMA 4 TECNICAS DE DIRECCIONAMIENTO
TEMA 4 TECNICAS DE DIRECCIONAMIENTO CURSO 2010/2011 TECNICAS DE DIRECCIONAMIENTO 1. Introducción 2. Registros de los Generadores de Direcciones (DAG) Registros Alternos de los DAG 3. Modos de Operación
Más detallesTEMA 3. PLANIFICACIÓN (SCHEDULING) DE INSTRUCCIONES Arquitectura de Sistemas Paralelos 1. pág 2. direcc MEM
TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE 3.. CONCEPTOS FUNDAMENTALES 3., 3.4 PLANIFICACIÓN ESTÁTICA. DESENROLLADO DE BUCLES. 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo Tomasulo).
Más detallesTecnologías, Organización y Microarquitectura
Septiembre 2012 Tecnología de Integración Nanotecnología Tecnología de Integración Imágenes obtenidas con TEM (Transmission Electron Microscope) de una cepa del virus de la influenza, y de un transistor
Más detallesPROCESADORES SUPER-ESCALARES
PROCESADORES SUPER-ESCALARES ARQUITECTURA DEL PROCESADOR II 1. De los procesadores escalares a los procesadores super-escalares En la materia ya hemos visto el pipeline de 5 etapas. 1 La idea básica entonces
Más detallesUniversidad Autónoma de Baja California Facultad de Ciencias Administrativas Unidad Mexicali
SISTEMAS OPERATIVOS I Clave: 4595 HC: 3 HL: 2 HT: HPC: HCL: HE: CR: 8 Etapa de formación a la que pertenece: Básica Carácter de la Asignatura: Obligatoria PROPÓSITO GENERAL DEL CURSO Proporcionar al estudiante
Más detallesArquitectura de Computadoras
Arquitectura de Computadoras Clase 7 Memoria Sistema de Memoria Los programadores desean acceder a cantidades ilimitadas de memoria rápida!! Solución práctica: Jerarquía de memoria organizada en niveles
Más detallesArquitectura de Computadoras. Clase 2 Interrupciones
Arquitectura de Computadoras Clase 2 Interrupciones Interrupciones Mecanismo mediante el cual se puede interrumpir el procesamiento normal de la CPU. Ejecución secuencial de instrucciones de un programa
Más detallesPROCESADORES DE EMISIÓN MÚLTIPLE
PROCESADORES DE EMISIÓN MÚLTIPLE Cómo conseguir un CPI1)? Emitiendo varias instrucciones en un mismo ciclo de reloj Dos clases de procesadores de emisión múltiple Superescalares y VLIW (Very Long
Más detallesTema 5 (III) Jerarquía de Memoria
Grupo ARCOS Tema 5 (III) Jerarquía de Memoria Estructura de Computadores Grado en Ingeniería Informática Contenidos 1 Tipos de memoria 2 Jerarquía de memoria 3 Memoria principal 4 Memoria caché 5 Memoria
Más detalles